JPS58209101A - 薄膜抵抗回路 - Google Patents
薄膜抵抗回路Info
- Publication number
- JPS58209101A JPS58209101A JP57092525A JP9252582A JPS58209101A JP S58209101 A JPS58209101 A JP S58209101A JP 57092525 A JP57092525 A JP 57092525A JP 9252582 A JP9252582 A JP 9252582A JP S58209101 A JPS58209101 A JP S58209101A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- thin film
- film
- adjustment
- films
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この先明は、抵抗値を調整しうる薄膜抵抗回路に関する
。
。
〔発明の技術的背景及びその問題点」
従来、絶縁基板上に第１図に示すようなパターンをもっ
て抵抗膜（Ａｌｔ形成し、この抵抗膜−のイの部分ある
いは口の部分をレーザービーム等により選択的に切断し
抵抗値を調整するラダー型の薄膜抵抗回路が存する。た
とえば第２図のように切断した場合の上昇した抵抗値Δ
Ｒは次式で表わされる。
て抵抗膜（Ａｌｔ形成し、この抵抗膜−のイの部分ある
いは口の部分をレーザービーム等により選択的に切断し
抵抗値を調整するラダー型の薄膜抵抗回路が存する。た
とえば第２図のように切断した場合の上昇した抵抗値Δ
Ｒは次式で表わされる。
１ ０．６５
ΔＲ＝Ｒ，ｘ２ｘ−＋ＦＬｏＸ２Ｘ−
Ｗ Ｗ
である。ただし、第３図において抵抗膜（１）の部分を
示すが、ｌはハの部分の長さ、Ｗはパターンの幅、ａＯ
は抵抗膜−の面積抵抗である。ハの部分の抵抗値の上昇
は（Ｒｏ Ｘ ２ Ｘ’ ）であるが、ハと二との間の
ホのコーナ部の抵抗値の上昇は（ＢＯＸ２Ｘ０．６５ −）であることは経験的に知られている。
示すが、ｌはハの部分の長さ、Ｗはパターンの幅、ａＯ
は抵抗膜−の面積抵抗である。ハの部分の抵抗値の上昇
は（Ｒｏ Ｘ ２ Ｘ’ ）であるが、ハと二との間の
ホのコーナ部の抵抗値の上昇は（ＢＯＸ２Ｘ０．６５ −）であることは経験的に知られている。
このように、ホのコーナ部が存するパターンでは抵抗値
の上昇が大きく、微調整は困難である。
の上昇が大きく、微調整は困難である。
したがって、たとえば荷重を電気信号に変換して出力す
る歪センサにおけるブリッジ回路の温度ドリフトに対す
る零点補正を行なうものとしては精度が粗い。
る歪センサにおけるブリッジ回路の温度ドリフトに対す
る零点補正を行なうものとしては精度が粗い。
すなわち、第４図に示すように、歪センサのブリッジ回
路はそれぞれＲ１，Ｒｚｌ Ｒ３，Ｒ４の抵抗値をもつ
ス、トレンゲージにより形成され、大刀電圧をＶｇ、出
力電圧ｔ−ｇｏとすれば、 となる。Ｒ１，Ｒ２，Ｒ３，Ｒ４の抵抗値が等しければ
Ｖ。
路はそれぞれＲ１，Ｒｚｌ Ｒ３，Ｒ４の抵抗値をもつ
ス、トレンゲージにより形成され、大刀電圧をＶｇ、出
力電圧ｔ−ｇｏとすれば、 となる。Ｒ１，Ｒ２，Ｒ３，Ｒ４の抵抗値が等しければ
Ｖ。
は零となるが各抵抗値にバラツキがあるとＶｏは零にな
らない。
らない。
たとえば、抵抗ｆｉ Ｒ１１几３．＆が等しく、抵抗値
侮のみがΔ８分だけ差がある値、すなわちＲ，＝几十Δ
Ｒとするときの出力電圧ΔＶｏは、 となる。ストレンゲージ抵抗体の面積抵抗Ｒ，＝１０Ω
、Ｖｇ ＝ ＩＯＶ、 Ｒ＝ Ｉ ＫＱ、 ｊＶｇ＝
１ ｍＶ Ｃ１とき０ＪＲｔ−求めると、 したかつて、ΔＲ−ｉ＝０．４０ となる。
侮のみがΔ８分だけ差がある値、すなわちＲ，＝几十Δ
Ｒとするときの出力電圧ΔＶｏは、 となる。ストレンゲージ抵抗体の面積抵抗Ｒ，＝１０Ω
、Ｖｇ ＝ ＩＯＶ、 Ｒ＝ Ｉ ＫＱ、 ｊＶｇ＝
１ ｍＶ Ｃ１とき０ＪＲｔ−求めると、 したかつて、ΔＲ−ｉ＝０．４０ となる。
ΔＲ＝几・・、−よυ−！−を求めると、ΔＲ＝０．４
Ω、〜＝Ｗ Ｗ １０Ωであるので、−＝０− ’ ４ ＝２５となる。
Ω、〜＝Ｗ Ｗ １０Ωであるので、−＝０− ’ ４ ＝２５となる。
したがって、ラダー型のパターンでは補正力不可能であ
る。
る。
〔発明の目的」
この発明は上述のような点に鑑みなされたもので、微調
整を可能にする薄膜抵抗回路を提供することを目的とす
るものである。
整を可能にする薄膜抵抗回路を提供することを目的とす
るものである。
〔発明の概要」
この発明に、絶縁基板上に隣接して配列された４を性の
良好な導電膜間を複数の抵抗膜により並列に接続し、抵
抗膜を選択して切断して抵抗調整部の抵抗値を定め、ま
たーブロックがこのようにして形成した抵抗詞整部ｆ：
複数直列に接続しつつ絶縁基板上に形成し、これらの抵
抗調整部の抵抗値の総和（直列の合成抵抗）によっても
設定値が調整され、したがって、調整範囲が広く粗調整
から微調整に至るまで高い精度をもって調整することが
できるように構成したものである。
良好な導電膜間を複数の抵抗膜により並列に接続し、抵
抗膜を選択して切断して抵抗調整部の抵抗値を定め、ま
たーブロックがこのようにして形成した抵抗詞整部ｆ：
複数直列に接続しつつ絶縁基板上に形成し、これらの抵
抗調整部の抵抗値の総和（直列の合成抵抗）によっても
設定値が調整され、したがって、調整範囲が広く粗調整
から微調整に至るまで高い精度をもって調整することが
できるように構成したものである。
この発明の一実施例を第５図ないし第９図に基いて説明
する。（１）は絶縁基板である。この絶縁基板（１）上
には第５図に示すようにＮｉ０ｒ膜（２）（あるいはＴ
ａＮ膜）が形成され、その上層に４を性のきわめて良好
な人Ｕ膜（３）が形成されている。そして、これらのＮ
ｉ０ｒ膜（２）とＡｕ ｋ （３）とを選択的にエツチ
ングして第６図に示すパターンを形成し、さらに、第３
図に示すようにハンチングした部分について緬ａ（３）
ｔ−エツチングしてＮｉ０ｒ ＆ （２） を露出させ
る。これにより、絶縁基板（１）上に九膜（３）による
リード電極（４） （５）と複数の導電膜（６）とが形
成されるとともに、Ｎｉ０ｒＷｋ（２）による抵抗膜（
７）と抵抗１ｍ （８） （９）とが形成されている。
する。（１）は絶縁基板である。この絶縁基板（１）上
には第５図に示すようにＮｉ０ｒ膜（２）（あるいはＴ
ａＮ膜）が形成され、その上層に４を性のきわめて良好
な人Ｕ膜（３）が形成されている。そして、これらのＮ
ｉ０ｒ膜（２）とＡｕ ｋ （３）とを選択的にエツチ
ングして第６図に示すパターンを形成し、さらに、第３
図に示すようにハンチングした部分について緬ａ（３）
ｔ−エツチングしてＮｉ０ｒ ＆ （２） を露出させ
る。これにより、絶縁基板（１）上に九膜（３）による
リード電極（４） （５）と複数の導電膜（６）とが形
成されるとともに、Ｎｉ０ｒＷｋ（２）による抵抗膜（
７）と抵抗１ｍ （８） （９）とが形成されている。
導電膜（６）は後述する抵抗調整部を複数形成するため
に最少三個必要とし、一端に位置する導電膜（６ンはリ
ード電極（５）と一体化されている。
に最少三個必要とし、一端に位置する導電膜（６ンはリ
ード電極（５）と一体化されている。
他端の導１１Ｌ膜＜ｅｉ）は前記抵抗膜（７）？介して
前記リード電極（４）に接続されている。そして、ブロ
ック毎に隣接する導電膜（６）間には抵抗膜（８） （
９）が並列に接続され、これにより、ブロック別に抵抗
調整部叫四が複数形成されている。
前記リード電極（４）に接続されている。そして、ブロ
ック毎に隣接する導電膜（６）間には抵抗膜（８） （
９）が並列に接続され、これにより、ブロック別に抵抗
調整部叫四が複数形成されている。
このような構成において、各抵抗調整部四における合成
抵抗は、抵抗膜（８）の抵抗′Ｊｋ５ｒとし、抵抗膜（
９）の抵抗ｆｒとしたときにｉｒである。いずれの抵抗
膜（８） （９） ｔ−レーザービーム等により切断す
ると抵抗の調整が行なわれる。すなわち、第９図（殉の
ように抵抗膜（８）全切断したときは、５ ２５ ｓｒ−Ｔｒ＝７ｒ の抵抗変化があり粗調整が行なわれ、第９図（Ｇｌのよ
うに抵抗膜（９）全切断したときは １ ６ の抵抗変化があり微調整が行なわれる。さらに、このよ
うにして抵抗調整部（ト）毎に調整された抵抗値は直列
の合成抵抗として総和されて変化する。
抵抗は、抵抗膜（８）の抵抗′Ｊｋ５ｒとし、抵抗膜（
９）の抵抗ｆｒとしたときにｉｒである。いずれの抵抗
膜（８） （９） ｔ−レーザービーム等により切断す
ると抵抗の調整が行なわれる。すなわち、第９図（殉の
ように抵抗膜（８）全切断したときは、５ ２５ ｓｒ−Ｔｒ＝７ｒ の抵抗変化があり粗調整が行なわれ、第９図（Ｇｌのよ
うに抵抗膜（９）全切断したときは １ ６ の抵抗変化があり微調整が行なわれる。さらに、このよ
うにして抵抗調整部（ト）毎に調整された抵抗値は直列
の合成抵抗として総和されて変化する。
したがって、調整範囲も広く、粗から微に至るまで自由
に抵抗値を調整することが可能である。その抵抗値も理
論値として正確に設定しうる。
に抵抗値を調整することが可能である。その抵抗値も理
論値として正確に設定しうる。
このようにして自由に抵抗値を調整することができる抵
抗を、たとえば歪センサのブリッジ回路の入力側に接続
することによシ、スパン温度補償抵抗として用いられ、
また、ブリッジ回路中に接続すれば、温度ドリフトに対
するブリッジ回路の出力の零点補正抵抗として用いられ
、いずれにしても精度のきわめて高い調整を行なうこと
が可能でめる。
抗を、たとえば歪センサのブリッジ回路の入力側に接続
することによシ、スパン温度補償抵抗として用いられ、
また、ブリッジ回路中に接続すれば、温度ドリフトに対
するブリッジ回路の出力の零点補正抵抗として用いられ
、いずれにしても精度のきわめて高い調整を行なうこと
が可能でめる。
この発明は上述のように構成したので、各抵抗調整部の
切断すべき抵抗膜を選択して抵抗値を理論値の通りに調
整し、また、複数の抵抗調整部を直列に接続することに
より、各抵抗調整部の抵抗値の総和により、レンジが広
く粗から微に至る調整をきわめて正確に行なうことがで
きる効果を有するものである。
切断すべき抵抗膜を選択して抵抗値を理論値の通りに調
整し、また、複数の抵抗調整部を直列に接続することに
より、各抵抗調整部の抵抗値の総和により、レンジが広
く粗から微に至る調整をきわめて正確に行なうことがで
きる効果を有するものである。
第１図ないし第３図は従来の薄膜抵抗回路のパターンを
示す説明図、第４図は歪センサ等におけるブリッジ回路
図、第５図ないし第９図はこの発明の一実施例を示すも
ので、第５図はパターン形成前の絶縁基板の側面図、第
６図及び第７図はパターン形成過糧を示す絶縁基板の平
面図、第８図はパターン形成後の絶縁基板の側面図、第
９図は抵抗調整部の調整状態を示す一部の平面図である
。 １・・・絶縁基板、６・・・導電膜、８〜９・・・抵抗
膜、１０・・・抵抗調整部 ハ ハ
示す説明図、第４図は歪センサ等におけるブリッジ回路
図、第５図ないし第９図はこの発明の一実施例を示すも
ので、第５図はパターン形成前の絶縁基板の側面図、第
６図及び第７図はパターン形成過糧を示す絶縁基板の平
面図、第８図はパターン形成後の絶縁基板の側面図、第
９図は抵抗調整部の調整状態を示す一部の平面図である
。 １・・・絶縁基板、６・・・導電膜、８〜９・・・抵抗
膜、１０・・・抵抗調整部 ハ ハ
Claims (1)
- 【特許請求の範囲】 １ 絶縁基板上に、間隔’ｔ６けて配列された導電性の
良好な４ｍ膜の間ｔ−ａ択的に切断される複数の抵抗膜
により並列に接続してなる抵抗調整部を形成したこと、
全特徴とする薄膜抵抗回路。 ２、 絶縁基板上に、−ブロックが間隔ｔ６けて配列さ
れた導電性の艮好な導’ＩＩＩ膜の間を選択的に切断さ
れる複数の抵抗膜により並列に接続してなる複数の抵抗
調整部を直列に接続しつつパターン化して形成したこと
を特徴とする薄膜抵抗回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57092525A JPS58209101A (ja) | 1982-05-31 | 1982-05-31 | 薄膜抵抗回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57092525A JPS58209101A (ja) | 1982-05-31 | 1982-05-31 | 薄膜抵抗回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58209101A true JPS58209101A (ja) | 1983-12-06 |
| JPS644641B2 JPS644641B2 (ja) | 1989-01-26 |
Family
ID=14056755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57092525A Granted JPS58209101A (ja) | 1982-05-31 | 1982-05-31 | 薄膜抵抗回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58209101A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011033939A (ja) * | 2009-08-04 | 2011-02-17 | Sharp Corp | ヒータ、このヒータを用いた定着装置及び帯電装置、並びにこの定着装置または帯電装置を用いた画像形成装置 |
-
1982
- 1982-05-31 JP JP57092525A patent/JPS58209101A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011033939A (ja) * | 2009-08-04 | 2011-02-17 | Sharp Corp | ヒータ、このヒータを用いた定着装置及び帯電装置、並びにこの定着装置または帯電装置を用いた画像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS644641B2 (ja) | 1989-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4329878A (en) | Bridge circuit formed of two or more resistance strain gauges | |
| US4628296A (en) | Load cell | |
| EP0071962A1 (en) | Pressure transmitter employing non-linear temperature compensation | |
| JPH0351733A (ja) | 半導体圧力センサの増巾補償回路 | |
| KR100424025B1 (ko) | 기계 전기적 트랜스듀서 | |
| US5548269A (en) | Chip resistor and method of adjusting resistance of the same | |
| US4463274A (en) | Temperature compensation circuit for pressure sensor | |
| US5812047A (en) | Offset-free resistor geometry for use in piezo-resistive pressure sensor | |
| JPS58209101A (ja) | 薄膜抵抗回路 | |
| US5309136A (en) | Electrical circuit such as a Wheatstone bridge with a resistance-adjusting portion | |
| JP2987302B2 (ja) | 電流検知抵抗器及びその調整方法 | |
| RU2086940C1 (ru) | Полупроводниковый датчик давления | |
| JPS58208633A (ja) | 歪センサ | |
| US6490926B2 (en) | Acceleration sensor module | |
| JP3049843B2 (ja) | 抵抗体電極構造の形成方法 | |
| JPS61209332A (ja) | 歪センサ− | |
| JPH11201837A (ja) | ロードセル及びロードセルの温度補償方法 | |
| JP3836594B2 (ja) | ロードセルの温度補償方法 | |
| JPH10239180A (ja) | センサ回路及びその調整方法 | |
| JP3040364B2 (ja) | 歪みゲージ | |
| JPH0252405A (ja) | チップ抵抗器 | |
| CN120496980B (zh) | 一种用于精细调节四桥电阻电路平衡的电阻器 | |
| JPS63219105A (ja) | 印刷抵抗体の抵抗値調整方法 | |
| JPH033882B2 (ja) | ||
| JPH04131721A (ja) | 応力センサ |