JPS58210340A - 車両用電子制御システムの故障デ−タ保持装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、エンジン等の電子制御システムに於（・て、
電子制御演算部、の入出力データ又は制御演算の異常を
判別して故障診断データをメモリに書込み、イグニッシ
ョンスイッチをオフした後もメモリの記憶データを保持
するようにした車両用電子制御システムの故障データ保
持装置に関する。

従来、マイクロコンピュータを用−・たエンジンの電子
制御システム゛としては１例えば第１図に示すように、
インターフェース１、演算回路２及びデータを一時記憶
するメモリ３で構成され、インターフェース１を介して
吸入空気量センサ、車速センサ、クランク角センサ、０
．センサ、エンジン冷却水温センサ等の検出信号を入力
し、所定の制御プログラムに基づいた演算を演算回路２
にて実行し、インターフェース１を介して制御信号全出
力し、アクチュエータの駆動で燃料噴射制御（ＥＧＩ制
御八点へ時期制御（ＩＧＮ制御）、排ガス環流制御ｉＧ
Ｒ制御）、アイドル回転制御（工ＳＣ制御）等を行なっ
ている。

ところで、このような電子制御システムでは各種の電子
制御を時分割にょ勺アルタイムで処理しており、センサ
及びアクチュエータ會含めたシステム全体の構成は相当
複雑なものとなり、万が−にもセンサの故障もしくは演
算エラーを生じた場合には、故障箇所の発見及び故障原
因の究明に相当な手間がかかる。

そこで、演算回路２に入出力信号及び演算制御が正常か
否かを判別するチェック機能を持たせ、異常の発生を判
別したときには、故障部位、故障の程度及び発生回数等
をメモリ３に故障診断データとして書込むようにして（
・る。

このようなメモリ３への故障診断データの書込入に対応
し、イグニッションスイッチ４をオフしてもメモリ３の
記憶データが消去されないようにするため、バツテリイ
５よりイグニッションスイッチ４を介さずメモリ３に直
接電源を供給し、イグニッションスイッチ４をオフにし
てもメモリ３への電源供給全断続して記憶データ全保持
できるようにしている。

ところが、上記の電子制御システムにおける故障の発生
頻度は、信頼性の高（・センサ、制御演算素子等を用い
て（・ることがら極（低いものであシ、通常はメモリ３
に故障診断データＦｉ書込まれていない。しかしながら
、従来の装置では、故障診断データの有無にかかわらず
、常にメモリ３にバツテリイ５より電源を供給するよう
に構成しているため、故障診断データが書込まれている
場合には、データの記憶保持を確実に行なうことができ
るが、故障診断データが書込まれて（・ない状態で侵期
間駐車していた場合には、メモリ３の消費電流が約１０
ｍＡ程度となる九め、（・わゆるバツテリイ上りを起す
恐れがあった。

本発明は上記に鑑入てなされたもので、メモリに配憶し
たエンジン制御システム等の故障ブータラ、イグニッシ
ョンスイッチをオフした後も上記メモリに電源全供給し
て記憶保持する装置に於いて、バツテリイ電力を節減す
るため、イグニッションスイッチのオン・オフに応じて
メモリへの電源を供給・遮断する回路に加えて、故障デ
ータが出現した場合はこれを検知してイグニッションス
イッチをオフにした後もメモリに電源供給を継続し、故
障データが出現しない場合はメモリへの電源供給を遮断
する手段を設けるようにしたものである。

以下、本発明を図面に基づ（・て説明する。

第２図は本発明の一実施例を示したブロック図である。

まず構成全説明すると、１はインターフェースで吸入空
気量センサ、車速センサ、クランク角センサ、０．セン
サ、エンジン冷却水温センサ等の入力ラインが接続され
るとともに、燃料噴射制御。

点火時期制御、排ガス環流制御、アイドル回転制御等を
行々うアクチュエータへの出力ラインが取出されている
。２＃ｉ演算回路でエンジンの燃料噴射制御、点火時期
制御、排ガス環流制御及びアイドル回転制御等全行なう
所定の演算プログラム全有するとともに、インターフェ
ース１ケ介して入出力するセンサ入力信号及びアクチュ
エータへの出力信号の異常の有無、更に各種の制御演算
が正しく行なわれているかどうかをチェックする故障診
断プログラムを備えている。

３は演算回路２の故障診断プログラムにより入出力デー
タ及び演算エラーの異常が判別された時に故障箇所、故
障の程度及び故障回数等を示す故障診断データが書き込
まれるメモリである。

インターフェース１及び演算回路２に対しては、バツテ
リイ５がイグニッションスイッチ４を介して接続され、
一方メモリ３に対しては、イグニッションスイッチ４と
並列に設けた記憶保持回路６を介してバツテリイ５が接
続されて（・る。記憶保持回路６は、バツテリイ５のプ
ラス側をメモリ３に接続するサイリスタ７とイグニッシ
ョンスイッチ４を介してパツテリイ５をメモリ３に接続
するダイオードＤ、と全備え、サイリスタ７のゲートに
対してはインターフェース１を介して演算回路２で入出
力データの異常又は、演算エラーが判別された時に出力
される記憶保持信号ｅｈの出力ラインが接続されている
。更に、記憶保持回路６には、リレー８が設けられてお
り、インターフェース１金介して出力された記憶保持信
号にニジターンオンしているサイリスク７會オフにする
ために、すレー８のリレー接点（常閉接点）８ａｋサイ
リスタ７と直列に接続して（・る。

次に作用を説明する。

イグニッションキーの操作により、イグニッションスイ
ッチ４ケオンにすると、バツテリイ５の電源がインター
フェース１及び演算回路２に供給されるとともに記憶保
持回路６のダイオードＤｆ介してメモリ３に供給され、
制御システムが動作状態となって演算回路２における制
御プログラムに基づいた各種のエンジン制御が行なわれ
る。

このシステムによる制御中に、例えば、インターフェー
ス１を介して信号を入力しているいずれかのセンサで故
障が生じ１例えば入力信号が瞬時的に０ボルトになる異
常を生じたとすると、演算回路２の故障診断プログラム
によりこのセンサ異常が判別されてメモリ３の所定のア
ドレスに故障診断データを書き込む。同時に演算回路２
は、インターフェース１を介して記憶保持回路６のサイ
リスタフのゲートに対し記憶保持信号ｅｈを出力し、サ
イリスタ７がターンオンし、メモリ３に対しては、ダイ
オードＤ１及びサイリスタ７のそれぞれを介して電源供
給が行なわれるようになる。

勿論、演算回路２が故障を判別した時には、インターフ
ェース１全介して表示灯を点灯することによシ運私考に
故障の発生を知せる工うにしている。

このようにメモリ３に故障診断データが書き込まれ、且
つ、記憶保持回路６のサイリスタ７がオンされた状態で
、イグニッションスイッチ４會オフにすると、インター
フェース１及び演算回路２に対する電源供給が断たれて
システムの動作は停止するが、記憶保持信号ｅｈにより
一度オンされたサイリスタ７は記憶保持信号ｅｈが断た
れてもオン状態ヲ轄、続しているので、イグニッション
スイッチ４がオフとなってもサイリスタ７を介してメモ
リ３にバツテリイ５よシミ源供給が行なわれ、イグニッ
ションスイッチ４をオフにしても、メモリ３の記憶デー
タが保持され続ける。

従って、システムに故障が発生した場合には、メモリ３
に記憶されている故障診断データをチェッカー等の外部
接続により読み出すことＶＣＸシ故障箇所、故障の程度
及び故障の発生回数を直ちに知ることができ、的確な修
理を迅速に行なうことができる。

尚、故障箇所の修理調整が終了した後のメモリ３に対す
る電源供給の遮断は、所定の復旧操作によりインターフ
ェース１會介してリレー８に通電し、リレー接点８ａｉ
開くことによりサイリスタ７をオフにする。

又、サイリスタ７をオフに−するためには、リレー８の
かわりにインターフェース１を介してサイリスタフのゲ
ートに逆バイアス金かけることによっても行なうことが
できる。

一方、メモＩＪ３に故障診断データの書き込みが行なわ
れない状態でイグニッションスイッチ４葡オフにした場
合には、記憶保持回路６のサイリスタ７もオフとなって
（・るのでイグニッションスイッチ４をオフした時にメ
モリ３Ｖｃ対する電源供給が遮断される。すなわち、故
障診断データが記憶されて（゛な（・状態では、イグニ
ッションスイッチをオンするとメモリ３に対する電源供
給が断たれ、駐車中にパッテリイ５が上ってしまうとい
うことは確実に防止される。尚、メモリ３に故障診断デ
ータが書き込まれた時には、直ちに修理点検の為に車両
を修理施設へ持って行くようになることがら、メモリ３
に対する電源供給を継続した状態で車両を駐車したまま
にしてお（ことはなく、メモリ３に故障診断データが書
き込まれた状態でのバンテリイ上りＦｉ特に問題になら
な（・。

第３図は、本発明の他の実施例を示した回路ブロック図
であり、この実施例は、第２図の実施例における記憶保
持回路６のサイリスタ７のかゎ勺にラッチアップリレー
を用いたこと全特徴とし、他の構成は第２図の実施例と
同一である。

すなわちメモリ３に対する電源供給は故障診断データの
書き込入が行なわれていない通常状態におｔ・では、イ
グニッションスイッチ４をオンした時にダイオードＤ　
ｔ　ｋ介して行なわれ、メモリ３に故障診断データが書
き込まれた時には、インターフェース１を介して演算回
路２よシ出方される記憶保持信号ｅｈＶｃより、ラッチ
アップリレー１０に通電してそのリレー接点１０ａｉ閉
じ、ラッチアップリレー１０は一度作動すると、リレー
への通電が断たれてもリレー接点１０ａｉ機械的に閉じ
る機能を有することから、メモリ３に故障診断データの
書き退入が行なわれた後にイグニッションスイッチ４全
オフにしてもリレー接点１０ａＦｉ閉じたままとなり、
イグニッションスイッチ４をオフした後は、リレー接点
１０ａｋ介してメモリ３に電源供給が行なわれて記憶デ
ータ全保持する。

ラッチアップリレー１０の復旧は所定の復旧操作により
、ラッチアップリレー１０に再度通電することＫより、
それまで閉じていたリレー接点１０ａが開（・て通常の
電源供給状態に戻る。

以上説明してきたように、本発明によれば、その構成を
電子制御演算部の入出力データ又は制御演算の異常全判
別してメモリに書き込み、イグニッションスイッチをオ
フにし７Ｉｃ後も上記メモリの記憶データを保持する装
置において、上記メモリにデータが書き込まれた時にの
人イグニッションスイッチｒオンしても上記ン三ｊ阜り
への電源供給を継続するようにしたため、メモリにデー
タが書込まれて−・る記憶保持の必要がある場合にの入
イグニッションスイッチのオフ後も）（ツテリイ成源の
供給を継続してデータを記憶保持し、データが書込まれ
て（・ない場合には記憶保持の必要がないのでイグニッ
ションスイッチのオフに応じてメモリへの電源を遮断し
、メモリへの電源供給？記憶データの有無にかかわらず
行なうことになる〕くツテリイ上りの発生を略完全に無
くすことができると（゛う効果が得られる。

【図面の簡単な説明】

第１図は従来例を示し穴ブロック図、第２図は本発明の
一実施例を示した回路ブロック図、第３図は本発明の他
の突施例を示した回路ブロック図である。 １・・・インターフェース　　　２・・・演算回路３・
・・メモリ　　　　　　　　　４・・・イグニッション
スイッチ５・・・バツテリイ　　　　　６・・・記憶保
持回路７・・・サイリスタ　　　　　８・°°リレー１
０・・・ラッチアップリレー 特許出願人　日産自動車棟式会社

Claims (1)

1. 【特許請求の範囲】 イグニッションスイッチのオン、オフに応じてメモリへ
   の電源を供給・遮断する回路と、メモリに記憶した制御
   システムの故障データ？、イグニッションスイッチケオ
   フした後も上記メモリに電源を供給して記憶保持する回
   路とを有する装置に於し・て、 上記メモリへの故障データ書込みを検出する検出手段と
   、該検出手段が故障データ書込みを検出して（・るとき
   にはイグニッションスイッチをオフしたときも上記メモ
   リへの電源供給ｔＪＩ−続し、故障データ書込みを検出
   していな（・ときにはメモリへの？源供給を遮断する手
   段とを有する車両用電子制御システムの故障データ保持
   装置。