JPS58210630A - 半導体集積回路の試験方法 - Google Patents
半導体集積回路の試験方法Info
- Publication number
- JPS58210630A JPS58210630A JP57092909A JP9290982A JPS58210630A JP S58210630 A JPS58210630 A JP S58210630A JP 57092909 A JP57092909 A JP 57092909A JP 9290982 A JP9290982 A JP 9290982A JP S58210630 A JPS58210630 A JP S58210630A
- Authority
- JP
- Japan
- Prior art keywords
- test
- flip
- flops
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はテスト容易化回路を含む半導体集積回路の試験
方法に関する。
方法に関する。
半導体集積回路の試験を容易かつ確実に行なうため、ス
キャン方式と呼ばれるテスト容易化回路が用いられる。
キャン方式と呼ばれるテスト容易化回路が用いられる。
第１図はスキャン方式（二よるテスト容易化回路を付加
した同期式１６進カウンタ回路列である。１（１１〜１
４）はＤタイプフリラグフロップ、２（２１〜２４）は
モード切換スイッチ回路であり、３は組合せ回路である
。
した同期式１６進カウンタ回路列である。１（１１〜１
４）はＤタイプフリラグフロップ、２（２１〜２４）は
モード切換スイッチ回路であり、３は組合せ回路である
。
モード切換えスイッチ回路２は例えば第２図のように構
成され、モード制御信号Ｐに従って、正常動作モードと
テストモードを選択する。即ちＰ＝０では正常動作とな
り％１６進カウンタとして動作する。Ｐ＝１ではテスト
モードとなりすべてのフリップフロッグ１が直列接続さ
れてシフトレジスタとして動作する。シフトクロックは
正常動作時のクロックを兼用する。テストは以下の様に
行なう。
成され、モード制御信号Ｐに従って、正常動作モードと
テストモードを選択する。即ちＰ＝０では正常動作とな
り％１６進カウンタとして動作する。Ｐ＝１ではテスト
モードとなりすべてのフリップフロッグ１が直列接続さ
れてシフトレジスタとして動作する。シフトクロックは
正常動作時のクロックを兼用する。テストは以下の様に
行なう。
初めにリセット入力な０＃にし、全てのフリップフロッ
グ１をリセットした後、Ｐ；１としてテストモード（ニ
する。テスト入力に１１”を与え、クロックを１回加え
る動作を４回くり返し、すべてのフリップフロッグ１を
１１”にセットする。次にテスト入力に′０＃を与えた
後、クロックを１回加える動作を４回くり返し、フリッ
プフロッグ１の内容を出力端子に出力する。この時出力
端子に以前にセットした“１”が現われれば、フリップ
フロップ１の正常動作ならびにスイッチ回路２の正常動
作が確認出来る。
グ１をリセットした後、Ｐ；１としてテストモード（ニ
する。テスト入力に１１”を与え、クロックを１回加え
る動作を４回くり返し、すべてのフリップフロッグ１を
１１”にセットする。次にテスト入力に′０＃を与えた
後、クロックを１回加える動作を４回くり返し、フリッ
プフロッグ１の内容を出力端子に出力する。この時出力
端子に以前にセットした“１”が現われれば、フリップ
フロップ１の正常動作ならびにスイッチ回路２の正常動
作が確認出来る。
次に第１図の組合せ回路３の部分（第３図）のテストを
行なう。この回路は内部に記憶要素を持たないグー）の
みの組合せ回路であるから、Ｄアルがリズム等によって
Ｑ＊、Ｑｎ−ＱＯ−ＱＤに与えるべき下表の如きテスト
パターンを求めることが出来る。
行なう。この回路は内部に記憶要素を持たないグー）の
みの組合せ回路であるから、Ｄアルがリズム等によって
Ｑ＊、Ｑｎ−ＱＯ−ＱＤに与えるべき下表の如きテスト
パターンを求めることが出来る。
この組合せ回路３部分のテスト手順は以下の様になる。
初めにテストモード（Ｐ＝１ ）にして、表のテス）
ノＪ？ターンをテスト入力端から流しこむ。次に正常動
作モード（Ｐ＝０）にして、クロックを１回加えると、
組合せ回路３の出力がフリップフロップＩに読みこまれ
る。次に再びテストモードとし、フリップフロップＩの
状態を出力端子から順次読み出して（この動作をスキャ
ンアウトと呼ぶ）表の出力期待値と比較する。この動作
をテスト・母ターン数回くり返す必要がある。第４図に
上記表のテスト・母ターンム１について、テスト時の動
作波形図を示した。
ノＪ？ターンをテスト入力端から流しこむ。次に正常動
作モード（Ｐ＝０）にして、クロックを１回加えると、
組合せ回路３の出力がフリップフロップＩに読みこまれ
る。次に再びテストモードとし、フリップフロップＩの
状態を出力端子から順次読み出して（この動作をスキャ
ンアウトと呼ぶ）表の出力期待値と比較する。この動作
をテスト・母ターン数回くり返す必要がある。第４図に
上記表のテスト・母ターンム１について、テスト時の動
作波形図を示した。
ところが、実際の論理Ｌ８Ｉでは、非常に多くのフリッ
プフロッグを含むため、上記の如き従来の試験法ではス
キャン動作に多くの時間がかかる欠点があった。
プフロッグを含むため、上記の如き従来の試験法ではス
キャン動作に多くの時間がかかる欠点があった。
本発明は上記事情を考慮して、試験時間の大幅な短縮を
はかり得る半導体集積回路の試験方法を提供することを
目的とする。
はかり得る半導体集積回路の試験方法を提供することを
目的とする。
本発明は、第１図で説明したようなスキャン方式による
テスト容易化回路を備えた集積回路を試験する場合に、
テストモードとしてシフトレジスタにテストパターンを
入力した後、スキャンアウト動作を行うことなく、各フ
リップフロッグの入力端子または出力端子の電位を電子
ビームにより非接触で読取るようにしたことを特徴とす
る。
テスト容易化回路を備えた集積回路を試験する場合に、
テストモードとしてシフトレジスタにテストパターンを
入力した後、スキャンアウト動作を行うことなく、各フ
リップフロッグの入力端子または出力端子の電位を電子
ビームにより非接触で読取るようにしたことを特徴とす
る。
本発明（二よればスキャンアウト動作を心安としないた
め、テスト時間の短縮が可能であり、特に多数のフリッ
プフロッグを含む場合４−効果が大きい。また電位測定
を電子ビームにより行うため、機械的触針等のように大
きな）９ツドな必要とせず、集積回路のチップ面積の増
大を招くこともない。
め、テスト時間の短縮が可能であり、特に多数のフリッ
プフロッグを含む場合４−効果が大きい。また電位測定
を電子ビームにより行うため、機械的触針等のように大
きな）９ツドな必要とせず、集積回路のチップ面積の増
大を招くこともない。
電子ビームを用いた電位コントラストＳＢＭ。
ストロｓｓＢＭは、集積回路チップ内の任意の場所にお
ける電位または電位の時間変化を非接触に測定する装置
として知られている。これらの装置を用いた本発明の試
験方法の一例を第１図の回路を例にとり述べる。
ける電位または電位の時間変化を非接触に測定する装置
として知られている。これらの装置を用いた本発明の試
験方法の一例を第１図の回路を例にとり述べる。
初めにテストフリツプフロツｆｘを全てリセットした後
、テストパターン入力端Ｃ二“１”を与え、クロックを
４回加える。次に電子ビームを各フリップフロップＩの
出力端ＱＡ ＊ ＱＢ ｓ Ｑｏ ＠ＱＤ に当てて、
状態を読みとる。ＱＡ＝ｌ、ＱＢ＝１゜Ｑｏ””１ ＊
ＱＤ＝１であればフリップフロッグ１ならびにスイッ
チ回路２は正常である。組合せ回路３部分のテストは、
再度正常動作モードＣ二切換えて各フジツブフロップＩ
のＤ入力端ＤＡ ＊ ＤＢ ＊Ｄｏ、ＤＤ の電位を
電子ビームで読取ることで行い得る。これらのテス）ｌ
二は第４図の後半のスキャンアウト動作が必要ない。
、テストパターン入力端Ｃ二“１”を与え、クロックを
４回加える。次に電子ビームを各フリップフロップＩの
出力端ＱＡ ＊ ＱＢ ｓ Ｑｏ ＠ＱＤ に当てて、
状態を読みとる。ＱＡ＝ｌ、ＱＢ＝１゜Ｑｏ””１ ＊
ＱＤ＝１であればフリップフロッグ１ならびにスイッ
チ回路２は正常である。組合せ回路３部分のテストは、
再度正常動作モードＣ二切換えて各フジツブフロップＩ
のＤ入力端ＤＡ ＊ ＤＢ ＊Ｄｏ、ＤＤ の電位を
電子ビームで読取ることで行い得る。これらのテス）ｌ
二は第４図の後半のスキャンアウト動作が必要ない。
こうしてこの実施例によれば、電子ビームを使った非接
触な測定手段を用いることで、スキャンアウト動作を必
要とせず、テスト時間の短縮をはかれる。更にフジツブ
フロップの入力端子、出力端子は電子ビームを当てられ
れば良く、機械的な触針の場合に必要なパッドを特に必
要としない。従ってチップ面積の増大を招かない。
触な測定手段を用いることで、スキャンアウト動作を必
要とせず、テスト時間の短縮をはかれる。更にフジツブ
フロップの入力端子、出力端子は電子ビームを当てられ
れば良く、機械的な触針の場合に必要なパッドを特に必
要としない。従ってチップ面積の増大を招かない。
第１図はスキャン方式によるテスト容易化回路を付加し
た同期式１６進カウンタ回路例を示す図、第２図はその
モード切換スイッチ回路を示す図、１ｓ３図は同じく組
合せ回路を示す図、第４図は従来のスキャン方式による
テスト動作波形例を示す図である。 Ｉ・・、Ｄ形フリッデフロッゾ、２・・・モード切換ス
イッチ、３・・・組合せ回路。
た同期式１６進カウンタ回路例を示す図、第２図はその
モード切換スイッチ回路を示す図、１ｓ３図は同じく組
合せ回路を示す図、第４図は従来のスキャン方式による
テスト動作波形例を示す図である。 Ｉ・・、Ｄ形フリッデフロッゾ、２・・・モード切換ス
イッチ、３・・・組合せ回路。
Claims (1)
- 所望の論理回路を構成するための複数のフリップフロッ
プを含み、モード切換スイッチ回路により前記複数のフ
リップフロッグを直列接続してシフトレジスタを構成し
これにテストパターンを入力してスキャン方式シニより
回路の試験を行い得るように構成した半導体集積回路を
試験するに際して、前記シフトレジスタにテストパター
ンを入力した後、電気的スキャンを行うことなく各フリ
ップフロッグの入力端子または出力端子の電位を電子ビ
ームにより非接触で読取るようにしたことを特徴とする
半導体集積回路の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57092909A JPS58210630A (ja) | 1982-05-31 | 1982-05-31 | 半導体集積回路の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57092909A JPS58210630A (ja) | 1982-05-31 | 1982-05-31 | 半導体集積回路の試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58210630A true JPS58210630A (ja) | 1983-12-07 |
Family
ID=14067606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57092909A Pending JPS58210630A (ja) | 1982-05-31 | 1982-05-31 | 半導体集積回路の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58210630A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS517981A (en) * | 1974-07-10 | 1976-01-22 | Rigaku Denki Co Ltd | Taketsushoshiryono ketsushokansokusochi |
| JPS518314A (en) * | 1974-07-11 | 1976-01-23 | Sumitomo Shipbuild Machinery | Sementokurinkaano seizohoho |
-
1982
- 1982-05-31 JP JP57092909A patent/JPS58210630A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS517981A (en) * | 1974-07-10 | 1976-01-22 | Rigaku Denki Co Ltd | Taketsushoshiryono ketsushokansokusochi |
| JPS518314A (en) * | 1974-07-11 | 1976-01-23 | Sumitomo Shipbuild Machinery | Sementokurinkaano seizohoho |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2513904B2 (ja) | テスト容易化回路 | |
| US3784907A (en) | Method of propagation delay testing a functional logic system | |
| US4293919A (en) | Level sensitive scan design (LSSD) system | |
| US4875003A (en) | Non-contact I/O signal pad scan testing of VLSI circuits | |
| US11493553B2 (en) | Extended JTAG controller and method for functional reset using the extended JTAG controller | |
| JP2778443B2 (ja) | スキャンパステスト回路の最適化方法 | |
| JPS58210630A (ja) | 半導体集積回路の試験方法 | |
| JP3039362B2 (ja) | 半導体集積論理回路のテストパターン作成方法 | |
| JP3094983B2 (ja) | システムロジックのテスト回路およびテスト方法 | |
| IE920706A1 (en) | Circuit arrangement for testing integrated circuits | |
| JPH06160489A (ja) | バウンダリスキャン内部テスト方式 | |
| JPH01129432A (ja) | 集積回路 | |
| JPH034186A (ja) | テスト回路生成システム | |
| JPH0210178A (ja) | 論理回路 | |
| JP3588052B2 (ja) | バウンダリスキャンテスト回路 | |
| JPH069516Y2 (ja) | ゲ−トアレイ | |
| JP2723676B2 (ja) | 半導体集積回路 | |
| JPS6154470A (ja) | テスト容易化回路 | |
| JPH0438846A (ja) | 半導体集積回路装置の機能試験方法 | |
| JP3287590B2 (ja) | 半導体集積回路装置 | |
| JPH03108676A (ja) | 集積回路の遅延時間測定方法 | |
| JPH0389178A (ja) | 半導体集積回路 | |
| JPH0690259B2 (ja) | 半導体集積論理回路 | |
| JPH0613445A (ja) | 大規模集積回路のウェハテスト方法 | |
| JPH02118476A (ja) | 半導体集積回路装置 |