JPS58210702A - ノンリニア・プリエンフアシス回路 - Google Patents
ノンリニア・プリエンフアシス回路Info
- Publication number
- JPS58210702A JPS58210702A JP57095442A JP9544282A JPS58210702A JP S58210702 A JPS58210702 A JP S58210702A JP 57095442 A JP57095442 A JP 57095442A JP 9544282 A JP9544282 A JP 9544282A JP S58210702 A JPS58210702 A JP S58210702A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- input signal
- signal
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、例えば磁気記録和牛装置の記録信号処理回
路に用いられるノンリニア・プリエンファシス回路の改
良に関する。
路に用いられるノンリニア・プリエンファシス回路の改
良に関する。
餓１図は磁気記録再生装置用の従来のノンＩＪ ニア・
プリエンファシス回路を示す回路図で、（１）は入力端
子、（２）は入力端子（１）に一端が接続された直列抵
抗器、（３）および（４）は互いに直列に接続された抵
抗器およびコンデンサで、この直列接続体は抵抗器（２
）と並列に接続されている。（５）は直列抵抗器（２）
の他端と接地点との間に接続された並列抵抗器、（６）
は一端が直列抵抗器（２）と並例抵抗器（５）との接続
点に接続されたコンデンサ、（７ａ） ＋ （’ｉ’ｔ
））はコンデンサ（６）の他端と接地点との間に逆並例
に接続されたダイオード、（８）は直列抵抗器（２）と
並列抵抗器（５）との接続点から引出された出力端子で
ある。抵抗器（２Ｌ ＜３）ｔ （５）およびコンデン
サ（４）は入力信号の中の低周波成分に比して高周波成
分を相対的に増強して伝達する伝達回路を構成しておシ
、コンデンサ（６）とダイオード（７ａ） 、 （７
ｂ）は振幅制限回路を構成する。
プリエンファシス回路を示す回路図で、（１）は入力端
子、（２）は入力端子（１）に一端が接続された直列抵
抗器、（３）および（４）は互いに直列に接続された抵
抗器およびコンデンサで、この直列接続体は抵抗器（２
）と並列に接続されている。（５）は直列抵抗器（２）
の他端と接地点との間に接続された並列抵抗器、（６）
は一端が直列抵抗器（２）と並例抵抗器（５）との接続
点に接続されたコンデンサ、（７ａ） ＋ （’ｉ’ｔ
））はコンデンサ（６）の他端と接地点との間に逆並例
に接続されたダイオード、（８）は直列抵抗器（２）と
並列抵抗器（５）との接続点から引出された出力端子で
ある。抵抗器（２Ｌ ＜３）ｔ （５）およびコンデン
サ（４）は入力信号の中の低周波成分に比して高周波成
分を相対的に増強して伝達する伝達回路を構成しておシ
、コンデンサ（６）とダイオード（７ａ） 、 （７
ｂ）は振幅制限回路を構成する。
入力端子（１）から入力されたイら号は、抵抗器（２）
。
。
（３Ｌ （５）コンデンサ（４）より構成される伝達回
路に加えられる。上記伝達回路では、低周波成分は抵抗
器（２Ｌ （５）により分圧され高周波成分は抵抗器（
２）。
路に加えられる。上記伝達回路では、低周波成分は抵抗
器（２Ｌ （５）により分圧され高周波成分は抵抗器（
２）。
（３）およびコンデンサ（４）によシ決定されるインピ
ーダンスと抵抗器（５）とによって分圧されて、次回路
へ伝達される。抵抗器Ｃ２）、 （３）およびコンデン
サ（４）の値を適当に選ぶことによシ、高周波成分を低
周波成分に比べて相対的に増強して伝達する伝達回路を
構成することができる。上記伝達回路の出力は、コンデ
ンサ（６ンおよびダイオード”（’ｉ’ａ）、 （’
ｉ’ｂ）によシ高周波成分の振幅を制限され、出力端子
（８）に出力信号が現われる。このようにして、入力信
号の高周波成分の多少に応じて、伝達される信号の高周
波成分の相対的増強量を変化させるノンリニア・プリエ
ンファシス回路を１１４成している。
ーダンスと抵抗器（５）とによって分圧されて、次回路
へ伝達される。抵抗器Ｃ２）、 （３）およびコンデン
サ（４）の値を適当に選ぶことによシ、高周波成分を低
周波成分に比べて相対的に増強して伝達する伝達回路を
構成することができる。上記伝達回路の出力は、コンデ
ンサ（６ンおよびダイオード”（’ｉ’ａ）、 （’
ｉ’ｂ）によシ高周波成分の振幅を制限され、出力端子
（８）に出力信号が現われる。このようにして、入力信
号の高周波成分の多少に応じて、伝達される信号の高周
波成分の相対的増強量を変化させるノンリニア・プリエ
ンファシス回路を１１４成している。
第２図は、磁気記録再生装置におけるノンリニア・工；
／ファシスの規格の一例を示す特性図で、上記ノンリニ
ア・プリエンファシス回路を用いて実現している。同図
において、横軸は周波数をたて軸はＡ１対利得を示して
いる。（イ）は基準振幅の入力信号に対する伝速特性で
、（ロ）・（ハ）は順次入力信号が弱くなった町の伝達
特性を示している。
／ファシスの規格の一例を示す特性図で、上記ノンリニ
ア・プリエンファシス回路を用いて実現している。同図
において、横軸は周波数をたて軸はＡ１対利得を示して
いる。（イ）は基準振幅の入力信号に対する伝速特性で
、（ロ）・（ハ）は順次入力信号が弱くなった町の伝達
特性を示している。
ところで、このようなノンリニア・プリエンファシス回
路を乗積回路（工Ｃ）化し、外付けの部品を削減し−Ｃ
コスト・ダウンをはかろうとすると、従来の回路では、
コンデンサ（４Ｌ （６）が外付けとなるために外付は
端子が最低３本必要となり、史に抵抗（２） 、＜３）
＋ （５）は成る程度の精度と安定度（温度特性）妙：
必要となる。現存のモノリシック集積回路技術ではこの
精度安定度等を達成することは困難である。
路を乗積回路（工Ｃ）化し、外付けの部品を削減し−Ｃ
コスト・ダウンをはかろうとすると、従来の回路では、
コンデンサ（４Ｌ （６）が外付けとなるために外付は
端子が最低３本必要となり、史に抵抗（２） 、＜３）
＋ （５）は成る程度の精度と安定度（温度特性）妙：
必要となる。現存のモノリシック集積回路技術ではこの
精度安定度等を達成することは困難である。
この発明は、ＩＣ化に不適であるという従来の回路の欠
点を除去するためになされたもので、工０化に適したト
ランジスタ回路を利用し、たノンリニア９１９１フフフ
フ１回路を折伏することを目的としている。
点を除去するためになされたもので、工０化に適したト
ランジスタ回路を利用し、たノンリニア９１９１フフフ
フ１回路を折伏することを目的としている。
第３図はこの発明の第１の寮゛施例を示す回路図である
。０１）は入力端子、トランジスタυは定電流源（２）
、ダイオ−ドロ４．砥抗器α場、ｑ・、コンデンサｕ７
）とともにエミッタピーキング回路を輛成しＣいる。ト
ランジスタ（ｔｅ＋ （ｕ）と抵抗器（支）とは定電流
源Ｉ２ρ、（イ）とともに、双方向性クリップ回路を構
成しているダイオードｃｎ、 ０４１にバイアス電圧を
与えているっトランジスタ（２）は抵抗器に）、（支）
とともにエミッタ接地回路を稍・成してｒる。トランジ
スタｃ日は、上記エミッタピーキング回路の出力を受け
ているエミッタフォロアでアリ、上ｉ己エミッタピーキ
ング回路の出力と上記エミッタ接地回路の出力を混合し
ている。四は出力端子であり、（２）は電源電圧供給端
子である。
。０１）は入力端子、トランジスタυは定電流源（２）
、ダイオ−ドロ４．砥抗器α場、ｑ・、コンデンサｕ７
）とともにエミッタピーキング回路を輛成しＣいる。ト
ランジスタ（ｔｅ＋ （ｕ）と抵抗器（支）とは定電流
源Ｉ２ρ、（イ）とともに、双方向性クリップ回路を構
成しているダイオードｃｎ、 ０４１にバイアス電圧を
与えているっトランジスタ（２）は抵抗器に）、（支）
とともにエミッタ接地回路を稍・成してｒる。トランジ
スタｃ日は、上記エミッタピーキング回路の出力を受け
ているエミッタフォロアでアリ、上ｉ己エミッタピーキ
ング回路の出力と上記エミッタ接地回路の出力を混合し
ている。四は出力端子であり、（２）は電源電圧供給端
子である。
この第１の実施例においては、入力端子Ｑｌ＞に入力さ
れた信号はトランジスタ（２）のベースに加えられ、コ
ンデンサαη、抵抗１５Ｑ６． （ＬＩ’９により高周
波成分がエミッタピーキングされてトランジスタ（２）
のコレクタｌｉｌ＋に出力をイ斜る。上記入力信号を加
えない時のトランジスタ＠のコレクタ電位とトランジス
タα呻のエミッタ電位とが等しくなるように、低抗器翰
、電流源１２η、（イ）の値を適当に選んでおくと、ト
ランジスタ＠によりエミッタピーキングされた上記入力
信号の高周波成分は、ダイオードＷ、 Ｗからなる双方
向性クリップ回路により振幅制限される。ダイオード０
１０は、トランジスタ０１のエミッタ電位とトランジス
タ（６）のコレクタ電位との温度特性を等しくするため
に必要である。振幅制限された上記入力信号の高周波成
分はｌ・ランジスタ（至）のペースに加えられ、トラン
ジスタ（ハ）のペースに加えられた上記入力信号と、抵
抗器（ホ）、＠およびエミッタピーキング量によって定
まる混合比によって混合され出力端子−に出力信号が得
られる。
れた信号はトランジスタ（２）のベースに加えられ、コ
ンデンサαη、抵抗１５Ｑ６． （ＬＩ’９により高周
波成分がエミッタピーキングされてトランジスタ（２）
のコレクタｌｉｌ＋に出力をイ斜る。上記入力信号を加
えない時のトランジスタ＠のコレクタ電位とトランジス
タα呻のエミッタ電位とが等しくなるように、低抗器翰
、電流源１２η、（イ）の値を適当に選んでおくと、ト
ランジスタ＠によりエミッタピーキングされた上記入力
信号の高周波成分は、ダイオードＷ、 Ｗからなる双方
向性クリップ回路により振幅制限される。ダイオード０
１０は、トランジスタ０１のエミッタ電位とトランジス
タ（６）のコレクタ電位との温度特性を等しくするため
に必要である。振幅制限された上記入力信号の高周波成
分はｌ・ランジスタ（至）のペースに加えられ、トラン
ジスタ（ハ）のペースに加えられた上記入力信号と、抵
抗器（ホ）、＠およびエミッタピーキング量によって定
まる混合比によって混合され出力端子−に出力信号が得
られる。
この第１の実施例では、トランジスタ（１’Ｊのエミッ
タ電位は定電圧となり、トランジスタ（６）のコレクタ
側には上記入力信号の高周波成分のみが現われる。従っ
て振幅の大きな低周波成分に重量した高周波成分を含む
入力信号に対しても十分なダイナミックレンジを得るこ
とができる。
タ電位は定電圧となり、トランジスタ（６）のコレクタ
側には上記入力信号の高周波成分のみが現われる。従っ
て振幅の大きな低周波成分に重量した高周波成分を含む
入力信号に対しても十分なダイナミックレンジを得るこ
とができる。
第４図および第５図はそれぞれこの発明の第２および第
３の実施例を示す回路図で、第３図の第１の実施例と同
等部分は同一符号で示しである。
３の実施例を示す回路図で、第３図の第１の実施例と同
等部分は同一符号で示しである。
第４図の第２の実施例ではエミッタピーキング回路の出
力を抵抗器６υ、に）によって分圧してトランジスタ（
ホ）のペースへ供給し、トランジスタに）の出力と混合
している。入力信号の高周波成分の増強量がさほど必要
でない時有効である。第５図の第３の実施例はダイオー
ド＠、（ハ）によるクリップ回路のパイ・アス電位を抵
抗器に）、定電流源−のみによって与える簡易形の回路
である。
力を抵抗器６υ、に）によって分圧してトランジスタ（
ホ）のペースへ供給し、トランジスタに）の出力と混合
している。入力信号の高周波成分の増強量がさほど必要
でない時有効である。第５図の第３の実施例はダイオー
ド＠、（ハ）によるクリップ回路のパイ・アス電位を抵
抗器に）、定電流源−のみによって与える簡易形の回路
である。
なお、−ここで説明した実施例では位相反転回路として
エミッタ接地形のトランジスタ回路を、混合回路として
エミツタ７オロア回路を用い、このエミッタフォロア回
路のエミッタ回路に上記位相反転回路を挿入し、その位
相反転回路のコレクタ側から混合出力を得るようにした
が、他の回路形式、例えば位相反転回路として差動増幅
回路を、混合回路として抵抗回路網を用いても上記実施
例と同様の効果が得られる。
エミッタ接地形のトランジスタ回路を、混合回路として
エミツタ７オロア回路を用い、このエミッタフォロア回
路のエミッタ回路に上記位相反転回路を挿入し、その位
相反転回路のコレクタ側から混合出力を得るようにした
が、他の回路形式、例えば位相反転回路として差動増幅
回路を、混合回路として抵抗回路網を用いても上記実施
例と同様の効果が得られる。
また、必要とするノンリニア・プリエンファシス回路の
特性に応じて混合回路の混合比を変化させたシ、エミッ
ターピーキング回路の抵抗αＱを取り外してもよい。
特性に応じて混合回路の混合比を変化させたシ、エミッ
ターピーキング回路の抵抗αＱを取り外してもよい。
以上のようにこの発明によれば、ＩＣ化に適したトラン
ジスタ回路を用いてノンリニアφプリエンファシス回路
を構成することができ、また外付けへ子を１本とし外付
は部品をコンデンサ・抵抗器釜１に削減することが出来
た。さらに、入力信号の高周波成分を独立して増強する
ので、上記入力信号の振幅にかかわらず、正確にノンリ
ニア・プリエン７アンス処理された出力信号を得ること
ができる。
ジスタ回路を用いてノンリニアφプリエンファシス回路
を構成することができ、また外付けへ子を１本とし外付
は部品をコンデンサ・抵抗器釜１に削減することが出来
た。さらに、入力信号の高周波成分を独立して増強する
ので、上記入力信号の振幅にかかわらず、正確にノンリ
ニア・プリエン７アンス処理された出力信号を得ること
ができる。
第１図は従来のノンリニア・プリエンファシス回路の構
成を示す回路図、第２図は磁気記録再生装置で用いられ
ているノンリニア書プリエンファシス回路の特性の一例
を示す曲線図、第３図、第４図および第５図はそれぞれ
この発明の第１．第２および第３の実施例の構成を示す
回路図である０図において、（１１）は信号入力端子、
（２）は第１のトランジスタ、（至）は第１の定電流源
、θ養は第３のダイオード、Ｑｆ９は第１の抵抗器、Ｕ
→は第２の抵抗器、α力はコンデンサ、Ｑｌ１９は第２
のトランジスタ、ｕＩは１ｇ３のトランジスタ、（ホ）
は第３の抵抗器、シυは第２の定電流源、（イ）は汎３
の定電流源、翰は第１のダイオード、（ハ）は第２のダ
イオード、翰は出力端子、（至）は第４の抵抗器、（ロ
）は８Ｆ！４の定電流源である。 なお、図中同一符号は同−又は相当部分を示す０代理人
葛野信−（外１名） 第１図 第２図 Ｉｖ′ｌ援数 第３図 第４図
成を示す回路図、第２図は磁気記録再生装置で用いられ
ているノンリニア書プリエンファシス回路の特性の一例
を示す曲線図、第３図、第４図および第５図はそれぞれ
この発明の第１．第２および第３の実施例の構成を示す
回路図である０図において、（１１）は信号入力端子、
（２）は第１のトランジスタ、（至）は第１の定電流源
、θ養は第３のダイオード、Ｑｆ９は第１の抵抗器、Ｕ
→は第２の抵抗器、α力はコンデンサ、Ｑｌ１９は第２
のトランジスタ、ｕＩは１ｇ３のトランジスタ、（ホ）
は第３の抵抗器、シυは第２の定電流源、（イ）は汎３
の定電流源、翰は第１のダイオード、（ハ）は第２のダ
イオード、翰は出力端子、（至）は第４の抵抗器、（ロ
）は８Ｆ！４の定電流源である。 なお、図中同一符号は同−又は相当部分を示す０代理人
葛野信−（外１名） 第１図 第２図 Ｉｖ′ｌ援数 第３図 第４図
Claims (1)
- 【特許請求の範囲】 （１） エミッタが第１の定電流源を介して接地され
コレクタが第１の抵抗器を介して電源に接続され、かつ
ベースが信号入力端子に接続された第１のトランジスタ
、上記電源の電位と接地電位との間の所定電位に設定さ
れた定電位点と上記第１のトランジスタのコレクタとの
間に互いに逆並列に接続された第１および第２のダイオ
ード、及び上記第１のトランジスタのエミッタと接地点
との間に上記第１の定電流源と並列に接続されたコンデ
ンサと第２の抵抗器との直列接続体を備え、上記構成各
素子の定数を調整して上記信号入力端子への入力信号が
ないときに上記第１のトランジスタと のコレクタ直流電位を上記定電位点の電位麦ニぼ等しく
なるようにした上で、上記信号入力端子に信号を入力し
、この入力信号の位相反転信号と上記第１のトランジス
タのコレクタ側から得られる信号とを適当な混合比で混
合して出力信号として取シ出ずようにしたことを特徴と
するノンリニア・プリエンファシス回路。 源に接続されるとともにエミッタが第２の定電流源を介
して接地炎れた第２のトランジスタと、ベースが上記第
２のトランジスタのコレクタに接続され、コレクタが電
源に接続されるとともにエミッタが第３の定電流源を介
して接地された第３のトランジスタとを設けこの第３の
トランジスタのエミッタを定電位点とし、かつ、第１の
抵抗器と第１のトランジスタのコレクタとの間に順方向
の第３のダイオードを挿入したことを特徴とする特許請
求の範囲第１項記載のノンリニア・プリエンファシス回
路。 （３）電源と接地点との間に第４の抵抗器と第４の定電
流源とを直列に接続し、当該直列接続点を定電位点とし
たことを特徴とする特許請求の範囲第１項記載のノンリ
ニア参プリエンファシス回＠、。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57095442A JPS58210702A (ja) | 1982-06-01 | 1982-06-01 | ノンリニア・プリエンフアシス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57095442A JPS58210702A (ja) | 1982-06-01 | 1982-06-01 | ノンリニア・プリエンフアシス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58210702A true JPS58210702A (ja) | 1983-12-08 |
Family
ID=14137803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57095442A Pending JPS58210702A (ja) | 1982-06-01 | 1982-06-01 | ノンリニア・プリエンフアシス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58210702A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6213262U (ja) * | 1985-07-10 | 1987-01-27 |
-
1982
- 1982-06-01 JP JP57095442A patent/JPS58210702A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6213262U (ja) * | 1985-07-10 | 1987-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3031588A (en) | Low drift transistorized gating circuit | |
| US4586000A (en) | Transformerless current balanced amplifier | |
| JP2004179982A (ja) | 光信号受信回路、及び、光信号受信半導体装置 | |
| US3921091A (en) | Amplifier circuit | |
| JPS614310A (ja) | レベルシフト回路 | |
| JPH0235486B2 (ja) | ||
| US4473780A (en) | Amplifier circuit and focus voltage supply circuit incorporating such an amplifier circuit | |
| JPS5831044B2 (ja) | カヘンリトクゾウフクキ | |
| JPS58105611A (ja) | 差動増幅器 | |
| JPS63136807A (ja) | 増幅回路 | |
| JPS58210702A (ja) | ノンリニア・プリエンフアシス回路 | |
| US3308309A (en) | Circuit arrangement for suppressing spurious signals | |
| GB984347A (en) | Improvements in or relating to clampable integrating circuit arrangements | |
| US3461397A (en) | Balanced differential amplifier with improved longitudinal voltage margin | |
| US3192483A (en) | Transistor amplifiers including d.c. feedback means | |
| US3571625A (en) | Pulse amplifier with positive feedback | |
| JPH0522633A (ja) | 画質調整回路 | |
| JPH0438567Y2 (ja) | ||
| US4047118A (en) | Transistor amplifier circuit | |
| JPH0319511A (ja) | 差動出力インタフェース回路 | |
| JPS6253962B2 (ja) | ||
| KR910006481Y1 (ko) | 텔레비젼의 비데오 시그널 입력회로 | |
| JP2911901B2 (ja) | 減衰回路 | |
| SU1141564A1 (ru) | Дифференциальный усилитель | |
| JPS5932211A (ja) | スライス回路 |