JPS5821382A - シヨツトキ−・バリヤ・ダイオ−ドの製造方法 - Google Patents
シヨツトキ−・バリヤ・ダイオ−ドの製造方法Info
- Publication number
- JPS5821382A JPS5821382A JP56117657A JP11765781A JPS5821382A JP S5821382 A JPS5821382 A JP S5821382A JP 56117657 A JP56117657 A JP 56117657A JP 11765781 A JP11765781 A JP 11765781A JP S5821382 A JPS5821382 A JP S5821382A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline silicon
- poly
- metal
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
- H10D64/0121—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group IV semiconductors
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、シ■ット中一・バリヤ・ダイオード（ＳＢＤ
）の製造方法に関するものである。
）の製造方法に関するものである。
ショットキー・バリヤ・ダイオードは、＊＊＊と半導体
との接触により形成されるエネルギー・バリヤをａｍｍ
性バリヤするものである。従ノて。
との接触により形成されるエネルギー・バリヤをａｍｍ
性バリヤするものである。従ノて。
少数キャリアの注入は、ほとんど起らず、又その順方向
電圧がｐｎダイオードに比べて小さいため、ｐｎｌｉ合
のクランプ・ダイオードとして，高連一作を要求する場
合に多く使用される。その典麺としてシ曹ットキー・バ
リヤ・ダイオード・クランプＮＰＮ）２ンジスタがあり
、それを用９たシ■ットキーＴＴＬＩｇｌ路、低電カシ
曹ットキーＴＴＬ回路は現在、高速論理素子として蛾も
多く使われている。
電圧がｐｎダイオードに比べて小さいため、ｐｎｌｉ合
のクランプ・ダイオードとして，高連一作を要求する場
合に多く使用される。その典麺としてシ曹ットキー・バ
リヤ・ダイオード・クランプＮＰＮ）２ンジスタがあり
、それを用９たシ■ットキーＴＴＬＩｇｌ路、低電カシ
曹ットキーＴＴＬ回路は現在、高速論理素子として蛾も
多く使われている。
このシ曹ットキー・バリヤ・ダイオードは従来第１図に
示すように、Ｎ形シリコン基板（１）又はＮ形エピタキ
シャル層上に形成した絶縁膜としての８１０、ＩＩ ｔ
２）に開孔部（３）を設け、金−シリサイド層（４）を
介して配線金４１５）からなる構造を有している。
示すように、Ｎ形シリコン基板（１）又はＮ形エピタキ
シャル層上に形成した絶縁膜としての８１０、ＩＩ ｔ
２）に開孔部（３）を設け、金−シリサイド層（４）を
介して配線金４１５）からなる構造を有している。
金属シリサイド層（４）としては、配線金属ＡＩとのシ
リサイドが最も良く使われているがこの場合、λノと８
４とのアロイ・ピットが起らないようにシリコン基板は
（１１１）面が主に使用される。
リサイドが最も良く使われているがこの場合、λノと８
４とのアロイ・ピットが起らないようにシリコン基板は
（１１１）面が主に使用される。
一方基板面方位によらず、使用可能な白金シリサイド層
が人！シリサイドの代りに良く使われており、信頼性の
面で優れている。この場合には、Ｐｔ８ｉ と配線金
ｌｌｌＡｌとの反応がある丸め、バリヤ・メタルとして
Ｔｉ−？Ｗなどをｐｔｓｉとム４との間に挟入する必要
がある。第２図にＰｔ８１− Ｔｉ −Ａｊのシ曹ット
キー・バリヤ・ダイオードの断面構造を示した。Ｎ形り
リコ／基ｆ９１上の８４０． ＠の開孔部（２）をｐｔ
ｓｉ化（至）し、バリヤメタル（至）、配線ＡＩ＠を形
成している。
が人！シリサイドの代りに良く使われており、信頼性の
面で優れている。この場合には、Ｐｔ８ｉ と配線金
ｌｌｌＡｌとの反応がある丸め、バリヤ・メタルとして
Ｔｉ−？Ｗなどをｐｔｓｉとム４との間に挟入する必要
がある。第２図にＰｔ８１− Ｔｉ −Ａｊのシ曹ット
キー・バリヤ・ダイオードの断面構造を示した。Ｎ形り
リコ／基ｆ９１上の８４０． ＠の開孔部（２）をｐｔ
ｓｉ化（至）し、バリヤメタル（至）、配線ＡＩ＠を形
成している。
このような従来構造における最大の問題は、絶縁膜とし
ての引０．＠を開孔し、Ｐｔを蒸着して熱処理すること
によりＰｔａｉ層−を形成し九あと。
ての引０．＠を開孔し、Ｐｔを蒸着して熱処理すること
によりＰｔａｉ層−を形成し九あと。
バリヤ・メタル、配線金属を蒸着する際、Ｐｔａｉ層上
の酸化物を除去する丸めのＨＦ４６場により。
の酸化物を除去する丸めのＨＦ４６場により。
開孔部エツジ（２）、（至）がエツチングされ、Ｐｔ５
ｊ 化されていないＮ形シリコン基板表面（２）が露出
し。
ｊ 化されていないＮ形シリコン基板表面（２）が露出
し。
バリヤ・メタルとＮ形シリコン基板が直＊＊触する部分
が現われることである。これにより、第２図に示したよ
うに、 ｐｔｓｉと引との５ＢＤ（至）とＴｉ−８ｉと
の５ＢＤｃ１９とのパラレル・ダイオードが形成され、
露出Ｓ＠の面積により全体の８８Ｄの順方向電圧ｖＦが
変−し、安定し九８ＢＤを形成することができない。又
、順方向特性の劣化も招く。これらの問題を解決する方
法として、８ＢＤ開孔Ｓ＊辺にｐｎａ合のガード・りン
ダを形成し、願方向、逆方向特性を改善する方法が実用
化されて゛いるが、集積度を落す原因となり、高集積化
デバイスの内部素子として使用できず、もっばら入出力
部のトランジスタ又はダイオードに使用するにとどまっ
ている。
が現われることである。これにより、第２図に示したよ
うに、 ｐｔｓｉと引との５ＢＤ（至）とＴｉ−８ｉと
の５ＢＤｃ１９とのパラレル・ダイオードが形成され、
露出Ｓ＠の面積により全体の８８Ｄの順方向電圧ｖＦが
変−し、安定し九８ＢＤを形成することができない。又
、順方向特性の劣化も招く。これらの問題を解決する方
法として、８ＢＤ開孔Ｓ＊辺にｐｎａ合のガード・りン
ダを形成し、願方向、逆方向特性を改善する方法が実用
化されて゛いるが、集積度を落す原因となり、高集積化
デバイスの内部素子として使用できず、もっばら入出力
部のトランジスタ又はダイオードに使用するにとどまっ
ている。
ここで８ＢＤの順方向電流Ｊは。
Ｖ、は順方向電圧、ｋはボルツマン定数、ｎは接合状態
を示す定数、ム０はリチャードノン定款、 ｑは電荷で
ある。亀度Ｔ及びバリヤ・ハイドΦＢＫより識定される
。り鷹り、−１の大きさにより飽和電流Ｊ が左右され
、−８が大型ければＪ、は小さく＄ なり、順方向電圧ｖｌは高くなる。−万φ８が小さくな
ろと、Ｊ、は増加し、実勅的なりＦは下がる。
を示す定数、ム０はリチャードノン定款、 ｑは電荷で
ある。亀度Ｔ及びバリヤ・ハイドΦＢＫより識定される
。り鷹り、−１の大きさにより飽和電流Ｊ が左右され
、−８が大型ければＪ、は小さく＄ なり、順方向電圧ｖｌは高くなる。−万φ８が小さくな
ろと、Ｊ、は増加し、実勅的なりＦは下がる。
このようなφ８の値をどのように選ぶかにより、８ＢＤ
特性は変化するため所望の特性を得ることができるよう
になる。Φ８を変化させるためには、一つは、８ＢＤを
形成する金属のｍｓを変えて。
特性は変化するため所望の特性を得ることができるよう
になる。Φ８を変化させるためには、一つは、８ＢＤを
形成する金属のｍｓを変えて。
仕事関数の違いＫよる半導体ｆｉ［におけるバリヤせて
、パ、リヤ・ハイドを引き下げる方法とがある前者は、
実際の使用において、８ＢＤ金属を自由に変えることは
、他のプロ七スとのコンパチビリティ−を考慮すると必
ずしも適当な方法ではない。
、パ、リヤ・ハイドを引き下げる方法とがある前者は、
実際の使用において、８ＢＤ金属を自由に変えることは
、他のプロ七スとのコンパチビリティ−を考慮すると必
ずしも適当な方法ではない。
現在、最も一般的に使用している金属としては引く対し
てはＡｎ、Ｐｔ８１．Ｗ等があゆ、それぞれ−８ハ０．
７ ｅＶ、 ０．８５ ｅＶ、 ０Ｊ１１ ｅＶ（Ｆ
）ｉＥｔ示ｔｏ 一方後者の牛導体層の不純物一度を変
える方法は、不純物濃度を非常に高くした場合にはオー
イック・コンタクトとなるため、使用す、４８ＢＤ＊Ｉ
ＩＫより適当に選ばねばならなくなる。又、亭導体層の
不純′＃８機度を＾めることは、逆方向耐圧の低下を同
時Ｋ１８＜ことになり、あ！〜好ましい方法ではない。
てはＡｎ、Ｐｔ８１．Ｗ等があゆ、それぞれ−８ハ０．
７ ｅＶ、 ０．８５ ｅＶ、 ０Ｊ１１ ｅＶ（Ｆ
）ｉＥｔ示ｔｏ 一方後者の牛導体層の不純物一度を変
える方法は、不純物濃度を非常に高くした場合にはオー
イック・コンタクトとなるため、使用す、４８ＢＤ＊Ｉ
ＩＫより適当に選ばねばならなくなる。又、亭導体層の
不純′＃８機度を＾めることは、逆方向耐圧の低下を同
時Ｋ１８＜ことになり、あ！〜好ましい方法ではない。
これを改善する方法として、ＩＢｇｇ ＴｒａｍｓＦＩ
Ｄ Ｖｏｌ、 ｎＤ−２７，Ｎｏ、２． １９８０
ｐ、４２０゜Ｊ、Ｂ、 Ｂｉｎｄｅｌｌ ａｔ ａｌ
Ｋ開示されてｉるように、半導体の＝Ｊ＆面に＾濃
度のイオン注入を行い１表面□近傍での電界強度を著し
く高くして、トンネリンダ現象を超させ、実効的にバリ
ヤ・ハイドを低Ｆさせる方法が提案されており、バリヤ
・ハイドは、イオンの注入量により制御される。例えば
、Ｏ〜Ｉ Ｘ １０”＊−” （７）リン−４１ンｆ
３５ ｋｅＶ テ注入することＫよりｖｌは０．４〜Ｇ
、１ｅＶ１で変化させることができる。この場合には、
０．４〜０．２５ｅＶ までのｖＦの変化に対し、逆方
向電圧ＶＢはほとんど低下していないことが示されてい
る。
Ｄ Ｖｏｌ、 ｎＤ−２７，Ｎｏ、２． １９８０
ｐ、４２０゜Ｊ、Ｂ、 Ｂｉｎｄｅｌｌ ａｔ ａｌ
Ｋ開示されてｉるように、半導体の＝Ｊ＆面に＾濃
度のイオン注入を行い１表面□近傍での電界強度を著し
く高くして、トンネリンダ現象を超させ、実効的にバリ
ヤ・ハイドを低Ｆさせる方法が提案されており、バリヤ
・ハイドは、イオンの注入量により制御される。例えば
、Ｏ〜Ｉ Ｘ １０”＊−” （７）リン−４１ンｆ
３５ ｋｅＶ テ注入することＫよりｖｌは０．４〜Ｇ
、１ｅＶ１で変化させることができる。この場合には、
０．４〜０．２５ｅＶ までのｖＦの変化に対し、逆方
向電圧ＶＢはほとんど低下していないことが示されてい
る。
本・員明は、上記ｖｙの制御をイオン注入で行うのでは
なく、同様な効果を得るための新丸な８ＢＤの製造方法
を提案することがある。更に、開孔部端での特性劣化を
紡止得る方法を提案することにある。つまり、−導電形
シリコン基板上に８ＢＤを屡成すべ寝所に選択的にに孔
部を有する絶縁膜を形成し、開孔部を含む全面に一導電
形不純物を含む多結晶シリコンを堆積し、多結晶シリコ
ン中に會資れる不純物をｙｙコン基板中に拡散し、基板
ａｍに非常に薄い高濃度層を一成する。その後、多結晶
シリコンは目孔部を覆うように残存させ、他を除去し九
あと、金属を堆積し、多結晶シリコンを金属シリナイド
化する。最後に残存金属を除去し、配線金属を形成して
、８ＢＤを作る方法である。
なく、同様な効果を得るための新丸な８ＢＤの製造方法
を提案することがある。更に、開孔部端での特性劣化を
紡止得る方法を提案することにある。つまり、−導電形
シリコン基板上に８ＢＤを屡成すべ寝所に選択的にに孔
部を有する絶縁膜を形成し、開孔部を含む全面に一導電
形不純物を含む多結晶シリコンを堆積し、多結晶シリコ
ン中に會資れる不純物をｙｙコン基板中に拡散し、基板
ａｍに非常に薄い高濃度層を一成する。その後、多結晶
シリコンは目孔部を覆うように残存させ、他を除去し九
あと、金属を堆積し、多結晶シリコンを金属シリナイド
化する。最後に残存金属を除去し、配線金属を形成して
、８ＢＤを作る方法である。
籐３図（１）〜（ｅ）を用いて１本発明の製造方法につ
いて詳細に説明する。第３図（補において、Ｎ形シリコ
ン基板又はＮ形エピタキシャル層四の表面にシリコン酸
化膜−を成長し、８ＢＤｌｌ威部を目孔する。第３１１
（ｂ）において、全面にアンド−ブト多結晶シリコン層
−を例えば１０００人堆積し、イオン注入法により例え
ばＡ＄イオン−を多結晶シリコン中に注入する。つづい
て、例えば９００℃程度の高温において１人ｌイオンを
活性化すると同時に第３図（ｃ） Ｋ示すようＫＩ９１
基板側に拡散し、第４図に示すような不純物プロファイ
ルを得る。
いて詳細に説明する。第３図（補において、Ｎ形シリコ
ン基板又はＮ形エピタキシャル層四の表面にシリコン酸
化膜−を成長し、８ＢＤｌｌ威部を目孔する。第３１１
（ｂ）において、全面にアンド−ブト多結晶シリコン層
−を例えば１０００人堆積し、イオン注入法により例え
ばＡ＄イオン−を多結晶シリコン中に注入する。つづい
て、例えば９００℃程度の高温において１人ｌイオンを
活性化すると同時に第３図（ｃ） Ｋ示すようＫＩ９１
基板側に拡散し、第４図に示すような不純物プロファイ
ルを得る。
との時、８ゑ基板側へのム＄の拡散禰は１００〜５００
１楊度であることが望ましい。その級、多結晶シリコン
を８８Ｄｌｉ孔部を完全ＫＩＩうように残して、他を除
去する。ｊＩＳ図（ｄ）Ｋ示ｆように例えば白金−を５
ｏｏｉを全面に堆積し、６００℃、Ｎ、雰囲気中にて３
０分合金化する。他の方法として、Ｖ−ザあるいは柴外
線照射によって処理してもよい。
１楊度であることが望ましい。その級、多結晶シリコン
を８８Ｄｌｉ孔部を完全ＫＩＩうように残して、他を除
去する。ｊＩＳ図（ｄ）Ｋ示ｆように例えば白金−を５
ｏｏｉを全面に堆積し、６００℃、Ｎ、雰囲気中にて３
０分合金化する。他の方法として、Ｖ−ザあるいは柴外
線照射によって処理してもよい。
この、場合、多結晶シリコンのＰｔ５ｌ化は、主にグレ
イン・バランブリーに沿って急速に進み、最も大亀なバ
ランブリーである多結晶シリコンと８１基板との界面も
ｐｔｓｔ化され、Ｓｉ基板もＰｔ８１化の為に消費され
、第４図に示すような位置にＰｔＳｉ −Ｓｉ界園がで
き、そこに８ＢＤバリヤが形成される。
イン・バランブリーに沿って急速に進み、最も大亀なバ
ランブリーである多結晶シリコンと８１基板との界面も
ｐｔｓｔ化され、Ｓｉ基板もＰｔ８１化の為に消費され
、第４図に示すような位置にＰｔＳｉ −Ｓｉ界園がで
き、そこに８ＢＤバリヤが形成される。
本発明のポイントは、このｐｔｓｔ−ｓム界面が、不純
物プロファイルの内に位置することが重要であり、その
ようにプロセス条件、例えば、多結晶シリコンの１１１
［ＦｊＩＬ、白金の膜厚、多結晶シリコンからの不純物
の拡散、合金化温度及び時間が選定されることが必要で
ある。
物プロファイルの内に位置することが重要であり、その
ようにプロセス条件、例えば、多結晶シリコンの１１１
［ＦｊＩＬ、白金の膜厚、多結晶シリコンからの不純物
の拡散、合金化温度及び時間が選定されることが必要で
ある。
最後に第３図（＠）に示すように、白金シリナイド１−
一上にバリヤメタル−及び配線金属−を堆積し、加工し
て８ＢＤを形成する。
一上にバリヤメタル−及び配線金属−を堆積し、加工し
て８ＢＤを形成する。
本発明を用いることにより、前述のＩＢｇｌｉＴｒａｎ
ｓ ＥＩＤ−２７，Ｍａ２．１９８０． Ｐ４２０ Ｋ
開示されている方法の次のような欠点をなくすことが出
来る。Ｉｍ紀会知例では、イオン注入で表面近傍に不純
−分布を形成している・ため、その活性化及び照射損傷
除去の島に熱処理が必要であるが、照射損傷を取り除く
丸めの熱処臘秦件と、不純物の再分布が起らない条件１
例えばム畠のイオン注入のプロファイルを維持する条件
とがマツチしない可能性があり、照射損傷を取り除くた
めに再分布しやすいこと、最初に述べたように、開孔部
エツジにおける配線金属前処理での８ｊＯ，膜エツチン
グによる順方向特性の不安定さなどの欠点がなる。本発
明はこれらの欠点をなくすことができ、安定した８ＢＤ
＠性が得られ、かつ順方向特性を多結晶シリコン中に添
加する不純物量により任意に制御することが可能である
。
ｓ ＥＩＤ−２７，Ｍａ２．１９８０． Ｐ４２０ Ｋ
開示されている方法の次のような欠点をなくすことが出
来る。Ｉｍ紀会知例では、イオン注入で表面近傍に不純
−分布を形成している・ため、その活性化及び照射損傷
除去の島に熱処理が必要であるが、照射損傷を取り除く
丸めの熱処臘秦件と、不純物の再分布が起らない条件１
例えばム畠のイオン注入のプロファイルを維持する条件
とがマツチしない可能性があり、照射損傷を取り除くた
めに再分布しやすいこと、最初に述べたように、開孔部
エツジにおける配線金属前処理での８ｊＯ，膜エツチン
グによる順方向特性の不安定さなどの欠点がなる。本発
明はこれらの欠点をなくすことができ、安定した８ＢＤ
＠性が得られ、かつ順方向特性を多結晶シリコン中に添
加する不純物量により任意に制御することが可能である
。
第１図は従来のＳＢＤ構造を示す断面概略図。
第２図は従来のバリヤメタルを有する８ＢＤ構造を示す
断面概略図。 第３図（−〜（１りは本発明の８ＢＤの製造工程を示す
断面概略図。 第４図は多結晶シリコンと８Ａ基板の界面近傍の不純物
分布とＰｉ引−引昇画の相対位置関係を示す図である。 図において、 ４１・・・亭導体基板。 ４２・・・絶縁膜。 ４３・・・多結晶シリコン層。 ４４・・・不純物イオン。 ４５・・・不純物拡散層。 ４６・・・金属層。 ４７・・・金属シリサイド層。 ４８・・・バリヤメタル。 ４９・・・配線金属。
断面概略図。 第３図（−〜（１りは本発明の８ＢＤの製造工程を示す
断面概略図。 第４図は多結晶シリコンと８Ａ基板の界面近傍の不純物
分布とＰｉ引−引昇画の相対位置関係を示す図である。 図において、 ４１・・・亭導体基板。 ４２・・・絶縁膜。 ４３・・・多結晶シリコン層。 ４４・・・不純物イオン。 ４５・・・不純物拡散層。 ４６・・・金属層。 ４７・・・金属シリサイド層。 ４８・・・バリヤメタル。 ４９・・・配線金属。
Claims (3)
- （１）−導電形半導体基板上に選択的に開孔部を有する
絶縁属を形成する工程と、この絶縁膜と前記開口部に、
−導電形不純物を含む多結晶シリコン層を形成する工程
と、前記多結晶シリコン層より一導電形不純物を拡散し
、前記半導体基板に所望の不純物分布を有する拡散層を
形成する工程と、前記開孔部以外の多結晶シリコンを選
択的に除去する工程と、少なくとも前記多結晶シリコン
層に金属膜を堆積し、前記多結晶シリコン層を金属シリ
ナイド層に変換する工程と、を具備したことを特徴とす
るショットキー・バリヤ・ダイオードの製造方法。 - （２）前記多結晶シリコン層への一導電形不純物の導入
をイオン注入を用いて行うことを特徴とする特許 ・バリヤ・ダイオードの線速方法。 - （３） ＃記事結晶シリコン層と＃起生導体基板との
界面が少くとも金属シリナイド化するに必要な量の金属
膜を堆積するζとを特徴とする―紀特許請求の範囲第１
環記載のシ冒ット←・バリヤ・ダイオードの製造方法。 ｔ４） ｍ記金属シリすイド層と＊起生導体基板界面
が前記一導電形不純物拡散層内に位置するように設定し
九ことを特徴とする前記４Ｉ詐請求のＩｉ圃嬉１項紀載
のシ１ット←パリャ・ダイオードの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56117657A JPS5821382A (ja) | 1981-07-29 | 1981-07-29 | シヨツトキ−・バリヤ・ダイオ−ドの製造方法 |
| US06/402,541 US4476157A (en) | 1981-07-29 | 1982-07-28 | Method for manufacturing schottky barrier diode |
| DE8282106862T DE3279193D1 (en) | 1981-07-29 | 1982-07-29 | Method for manufacturing schottky barrier diode |
| EP82106862A EP0071266B1 (en) | 1981-07-29 | 1982-07-29 | Method for manufacturing schottky barrier diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56117657A JPS5821382A (ja) | 1981-07-29 | 1981-07-29 | シヨツトキ−・バリヤ・ダイオ−ドの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5821382A true JPS5821382A (ja) | 1983-02-08 |
Family
ID=14717073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56117657A Pending JPS5821382A (ja) | 1981-07-29 | 1981-07-29 | シヨツトキ−・バリヤ・ダイオ−ドの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821382A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60201666A (ja) * | 1984-03-27 | 1985-10-12 | Nec Corp | 半導体装置 |
| US4990988A (en) * | 1989-06-09 | 1991-02-05 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Laterally stacked Schottky diodes for infrared sensor applications |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55121636A (en) * | 1979-03-14 | 1980-09-18 | Fujitsu Ltd | Manufacture of semiconductor apparatus |
| JPS5619679A (en) * | 1979-07-26 | 1981-02-24 | Toshiba Corp | Schottky barrier type semiconductor device and manufacture thereof |
-
1981
- 1981-07-29 JP JP56117657A patent/JPS5821382A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55121636A (en) * | 1979-03-14 | 1980-09-18 | Fujitsu Ltd | Manufacture of semiconductor apparatus |
| JPS5619679A (en) * | 1979-07-26 | 1981-02-24 | Toshiba Corp | Schottky barrier type semiconductor device and manufacture thereof |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60201666A (ja) * | 1984-03-27 | 1985-10-12 | Nec Corp | 半導体装置 |
| US4990988A (en) * | 1989-06-09 | 1991-02-05 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Laterally stacked Schottky diodes for infrared sensor applications |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100319021B1 (ko) | 반도체장치및그제조방법 | |
| US4119440A (en) | Method of making ion implanted zener diode | |
| CA1048656A (en) | Fabricating high performance integrated bipolar and complementary field effect transistors | |
| US4602421A (en) | Low noise polycrystalline semiconductor resistors by hydrogen passivation | |
| JPH0523055B2 (ja) | ||
| US4843033A (en) | Method for outdiffusion of zinc into III-V substrates using zinc tungsten silicide as dopant source | |
| US5187559A (en) | Semiconductor device and process for producing same | |
| US4797372A (en) | Method of making a merge bipolar and complementary metal oxide semiconductor transistor device | |
| EP0488440B1 (en) | Process of introduction and diffusion of platinum ions in a slice of silicon | |
| US4057824A (en) | P+ Silicon integrated circuit interconnection lines | |
| US4498224A (en) | Method of manufacturing a MOSFET using accelerated ions to form an amorphous region | |
| US4946798A (en) | Semiconductor integrated circuit fabrication method | |
| WO1982000385A1 (en) | Method and means of resistively contacting and interconnecting semiconductor devices | |
| US5382808A (en) | Metal boride ohmic contact on diamond and method for making same | |
| US5116770A (en) | Method for fabricating bipolar semiconductor devices | |
| JPS6381984A (ja) | 多結晶半導体ダイオ−ド | |
| US6153919A (en) | Bipolar transistor with polysilicon dummy emitter | |
| JP3001362B2 (ja) | 半導体装置の製造方法 | |
| US5355015A (en) | High breakdown lateral PNP transistor | |
| JPH10223650A (ja) | 半導体デバイスおよびその製造方法 | |
| WO1983003032A1 (fr) | Dispositif a semiconducteurs et son procede de fabrication | |
| US3771028A (en) | High gain, low saturation transistor | |
| JP2518372B2 (ja) | 半導体装置 | |
| JPS5821866A (ja) | 半導体装置 | |
| US4567644A (en) | Method of making triple diffused ISL structure |