JPS58214954A - 大容量デ−タ記憶システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の属する技術分野の説明 本発明は、大容量データ記憶システムに於ける記憶デー
タの階層制御機構に関するものであり、特に、大容量デ
ータ記憶システム内の低速記憶装置から高速記憶装置へ
のデータのステージングに際してステージング先となる
特定高速記憶装置を最適選択するための機構に関する。

（２）従来技術の説明 従来の大容量データ記憶システムの階層制御機構におい
ては、低速記憶装置から高速記憶装置へデータをステー
ジングする場合（例えば、磁気テープ媒体を内蔵するデ
ータカートリッジからステージング用磁気ディスク装置
へデータをステージングする場合）に、ステージング先
となる特定の高速記憶装置の選択はその装置のアクセス
頻度を考慮しない簡易な方法が用いられてきた。この結
果、システムの実際の動作の際には、ホストのオペレー
ティングシステムによる各高速記憶装置のアクセス頻度
が大幅にばらつ専、高頻度でアクセスされる特定高速記
憶装置が大容量データ記憶システムの性能上の隘路とな
る現象がしばしば生じるという欠点があった。

（３）発明の詳細な説明 本発明は従来の技術に内在する上記欠点を解消する為に
なされたものであり、従って本発明の目的は、ステージ
ング先となる特定の高速記憶装置の選択において、各高
速記憶装置の将来のアクセス頻度を過去のアクセス頻度
に関する情報に基づいて予測することにより、低アクセ
ス頻度の高速記憶装置をステージング先の装置として選
択することを可能々らしめ、これにより各高速記憶装置
間のアクセス頻度が統計的に均等化した性能上の隘路の
ない新規な大容量データ記憶システムを提供することに
ある。

（４）発明の詳細な説明 上記目的を達成する為に、本発明に係る大容量データ記
憶システムは、システムのもつ各高速記憶装置毎の現在
のアクセス頻度を計数する計数手段と、近い将来におけ
る高速記憶装置毎のアクセス頻度に関する予測情報を記
憶する記憶手段と、該記憶手段の記憶する内容を必要に
応じて読み出す手段と、前記記憶手段の記憶する内容を
前記計数手段の計数結果に基づいて定期的に更新してい
く手段を具備している。

したがって、本発明によれば、大容量データ記憶システ
ムは、常時、シスデム内の各高速記憶装置の近い将来に
おけるアクセス頻度を予測していくことが可能であシ、
ステージング要求の発生に際してアクセス頻度の低いと
予測される高速記憶装置に出来るだけステージングを行
うようにするコトによって各高速記憶装置間のアクセス
頻度ノ均等化を図ることが可能と々る。

（５）　　発明の原理と作用の説明 本発明では、各高速記憶装置の近い将来におけるアクセ
ス頻度を予測するだめに、次に述べるような線形予測フ
ィルタを使用する。凍ず第１図に示すように、時間の流
れを一定の長さをもつ時間区間ｔ１、ｔ２．１」、ｔイ
ー１、ｔｌ、ｔｉ＋＋といった具合に区切るものとする
。そして、それぞれの時間区間では、その時間区間にお
ける各高速記憶装置のアクセス頻度の計数と次の時間区
間における各高速記憶装置のアクセス頻度の予測情報の
算出を行うものとする。実際には、前者については、各
高速記憶装置に対応して１つずつの計数器を準備し、時
間区間の初めに全ての引数器の値を”０＃にクリアし、
その後その時間区間の終りまで各高速記憶装置のアクセ
ス回数を計数していく。こむで、時間区間ｊｓの終了時
点における高速記憶装置ｋ　（ｋ　＝　１．２、・・・
、ｔＬ）の総アクセス回数の計数値（すなわち、実測値
）をｆｋ（ｔ□　と表わし、時間区間ｔｉ−＋の終了時
点において算出された時間区間１（に対する高速記憶装
置にのアクセス頻度予測情報をＦｋ（ｔ（）で表わすこ
とにすると、後者については、時間区間１＜の終了時点
において次の時間区間ｊ４＋＋に対する高速記憶装置ｋ
　Ｃｋ＝１、露、・・・、りのアクセス頻度の予測情報
としてＦｋ　（’Ｊｅｔ）　を次式によって算出する。

Ｆｈ　（ｔイ＋＋）　＝Ｆｈ　（ｔ（）　ｘα＋ｆｋ（
ｔ＝）　　・・・・（１）ｋ＝１２．　＊　＊　＊、　
ｎ 但し、αは０≦α〈１なる定数、ｋは高速記憶装置の装
置番号である。このようにするならば、フィルタ理論に
よれば、時間区間ｔｊ＋ｔにおける高速記憶装置ｋ　（
＆＝ｘ、ａ、・・・、ｎ）の総アクセス頻度は次式で高
精度で予測しうろことが知られている。

ｆｋ　（ｊ（＋ｓ　）　−（１−α）ＸＦｋ（ｔイ＋１
）　・・・・（２）ｋ−１５１、＠　拳＊、　％ なお、（１）式の漸化式及び（２）式から容易に次式が
求められる。

？＆（ｊｓ＋＋）＝（１−α）［ｆｋ（ｊｊ）−１−α
４ｋ（Ｕ−＋）＋α２・ｆｋ（ｔ（−ｚ）＋α３・ｆｋ
（ｔｉ−ｓ）＋・・・〕・・・（３）すなわち、（１）
、（２）式を用いて時間区間’ｊ４＋＋における各高速
記憶装置の総アクセス頻度を予測するというむとは、（
３）式から明らかなように、各高速記憶装置の過去の各
時間区間における総アクセス頻度の実測値に対して現時
間区間に近いはど重くなるような幾何級数的重みをつけ
て荷重平均をとっているということに相当している。近
い過去のアクセス頻度実測値はど、将来のアクセス頻度
の比較的良い予測値を与えるという意味で、（１）、（
２）式による線形予測フィルタによる予測手法は良好な
手法と理解される。

大容量データ記憶システムにおける実際のステージング
要求の発生の際にステージング先となる高速記憶装置を
最適選択する場面では、上記の手法を次のような方法で
使用することができる。まず、任意の時点におりるこの
方法の説明を図示すると第２図のようになる。第２図は
、この任意時点が時間区間ｔｉ＋＋の間のある時点てあ
ったとして、その時点において各高速記憶装置の動作状
況に関して維持していく必要のある全ての数値情報を示
したものである。すなわち、この方法によれば、この任
意時点において、各高速記憶装置に対応して、その時間
区間’Ｊｅｔの間に予想される全アクセス頻度の予測情
報Ｆｋ　（ｊｊ＋＋）とその時間区間ｊ（＋＋に入って
からその時点までに実測された総アクセス頻度（ｆｋ＊
　（ｊｉ＋ｔ）と表わす）の２種の情報を維持している
ことになる。ここで、ｆ＆（ｔ（＋＋）＝　（１−α）
　ＸＦｋ（ｔ（＋＋）を算出すると、時間区間ｔ（＋１
の終了時点におけるｆｋ＊（ｊ（＋＋）の値（す々わち
、ｆｋ　（Ｕ＋＋）　）に対する予測値になっている。

このようにして、上記の２種の情報を各高速記憶装置に
ついて維持していくことにより、各高速記憶装置の近い
将来のアクセス頻度を常時かなり正確に予測できるとと
Ｋなる。この結果、大容量データ記憶システムでは、実
際のステージング要求の発生に際して、各高速記憶装置
に対するアクセス頻度予測用情報を見て出来るだけその
値の小さい装置の上にステー・メング先のデータ領域を
割り当てることによって、その後の各高速記憶装置への
アクセス頻度を均等化していくことが可能になる。この
ようにして、従来の大容量データ記憶システムの１つの
欠点であった特定高速記憶装置の隘路化の問題を解決す
ることができる。

（６）発明の詳細な説明 次に、本発明をその良好な一実施例について図面を参照
しながら具体的に説明する。

第３図は本発明の一実施例を示すブロック構成図であシ
、本発明の一実施例は、各高速記憶装置の現時間区間に
おける現萌点までの星目アクセス回数を計数する計数部
かと、各高速記憶装置に対する現時間区間の総アクセス
回数の予測情報を記憶する記憶部６０と、この記憶部６
０の記憶内容を読み出すための読出部８０と、記憶部６
０の記憶内容を計数部２０の計数結果に基づいて前記の
（１）式を用いて更新するための更新部９０とから大き
く構成されている。

今、システムは丁度時間区間ｔ７が始まろうとする時点
にあるものとして、以下に本発明によるシステムの動作
を第３図を用いて説明する。この時点では、計数部加内
に存在するアクセス回数計数用カラ７　、／　ＣＴＲＩ
、ＣＴＲ２、・・・、ＣＴＲｎ　（それぞれ高速記憶装
＠１．２、・・・、ｎ（第２図参照）の累計アクセス回
数を計数する）は”０＃にクリアされている。又、記憶
部６０内に存在するアクセス回数予測用レジスＪ　ＲＥ
ＧＩ、ＢＥＧ　２、・・・、ＲＥＧｎ　Ｃそれぞれ高速
記憶装置１．２、・・・、ｎに対応している）は前時間
区間の終了時点で算出された現時間区間用の各高速記憶
装置の総アクセス回数予測）を記憶している。

このような状態において、時間区間１（が始まると、ホ
ストのオペレーティングシステムは各高速記憶装置への
アクセスを開始する。このとき、大容量データ記憶シス
テムでは、アクセスされる各高速記憶装置の累計アクセ
ス回数を計数することが必要である。とのために、本発
明では、まずアクセス対象となる高速記憶装置の番号を
第３図のＤＮＯ信号として与える。この時、選択器１０
にＤＮＯ信号が伝わり、選択器１０はＤＮＯ信号で指定
された高速記憶装置に対応したアクセス回数計数用カウ
ンタにだけ＠１”信号を発生して伝える。ここで、アク
セス回数計数用カウンタの内容を１だけカウントアツプ
するためのカウントアツプ信号ＣＮＴを′１＃にすると
ＤＮＯ信号で選択されたアクセス回数計数用カウンタの
内容だけが１だけカウントアツプされる。このようにし
て、各高速記憶装置へのアクセスを逐一計数していくこ
とができる。

一方、ホストのオペレーティングシステムの走行ととも
に大容量データ記憶システムにおいてステージング要求
が発生すると、現時点以降でアクセス頻度が低いと予想
される高速記憶装置の番号を知る必要が生じる。このた
めには、アクセス回数予測用レジスタＲＥＧＩ、ＢＥＧ
２、−−−１ｉＧｎ　　（７）内容を逐−読み出すこと
が必要である。本発明では、まず高速記憶装置の番号を
ＤＮＯ信号として与える。そうすると、この信号は選択
器７０に伝えられ、アクセス回数予測用レジスタＲＥＧ
Ｉ、ＢＥＧ２、１−１ＲＥＧｎの出力６１．６２．１−
１６ｎの中からＤＮＯの信号で指定された高速記憶装置
に対応するものを選択し、そのまま選択器７０の出力と
して出力する。ここで、ｉＡＤ信号を″１″にすると、
選択器７０の出力がデータレジスタＤＲに読み込まれる
。この結果、ＤＮＯ信号で指定した高速記憶装置の総ア
クセス回数予測用情報を読み出すことが可能になる。以
上の動作を各高速記憶装置について繰り返して、全ての
アクセス回数予測用レジスタの内容を読み出すことがで
きる。

以上のようにして、時間区間１＜内での各高速記憶装置
への累計アクセス回数の計数と、ステージング要求の発
生時のステージング先となる高速記憶装置の最適決定の
ための各高速記憶装置の総アクセス回数予測情報読み出
しを行なっていくことがでなる。

そして時間が経過して、時間区間ｔ（の終了時点になる
と、次の時間区間ｔ（＋ｓへの準備をすることが必要に
なる。すなわち、アクセス回数予測用レジ、’（夕ＲＥ
ＧＩ　、　ｌＧ２、−−−１ＲＥＧｎの内容を前記の（
１）式によって更新することと、アクセス回数計数用カ
ラｙ　ｌ　ＣＴＲＩ　、ＣＴＲ２、・・・、ＣＴＲｎ　
ノ内容を′０＃にクリアすることが必要になる。このた
めに、本発明では、まず高速記憶装置の番号をＤＮＯ信
号として与える。この信号は選択器７０に伝えられ、こ
の信号で選択されたアクセス回数予測用レジスタの内容
が選択器７０の出力として乗算器９５の一方の入力側に
伝えられる。他方、７５　（ＡＬＰＨＡ）は定数αを発
生する回路であわ、この出力が乗算器９５のもう一方の
入力側に伝えられる。ここで、ＵＤＩ信号を１″にする
と乗算結果（すなわち、Ｆｋ（ｔｔ、）　ｘα）が出力
され、これが加ｌｊ！器４５の一方の入力として伝えら
れる。この時、加算器４５のもう一方の入力にはＤＮＯ
信号で選択されたアクセス回数計数用カウンタの内容が
選択器４０の出力として伝えられている。したがって、
ここで更にＵＤ２信号を“１＃にすると、加算器４５は
加算結果（すなわち、Ｆｋ　（ｊ＜）　Ｘα十ｆｋ（ｔ
イ））を選択器５０に伝える。

この選択器５０は加算器４５の出力をＤＮＯ信号の指定
番号によってその番号に対応したアクセス回数予測用レ
ジスタにそのまま伝えるための選択器である。したがっ
て、今の場合には、加算結果（Ｆｋ（ｔイ）×α＋ｆｈ
　（ｔ□　）がＤＮＯ信号で指定されたアクセス回数予
測用レジスタｌＧ＆に伝えられており、ここでＵＤ３信
号を“１＃にすることによυＲＥＧ＆に次の時間区間ｔ
（＋１のためのアクセス回数予測情報（Ｆｋ　（ｔｊ＋
ｔ　）　）として読み込まれる。

以上の動作をＤＮＯ信号の値を変えることによって全高
速記憶装置に対応して繰シ返すことにより、全てのアク
セス回数予測用レジスタの内容の次の時間区間ｔ（＋１
に備えた更新が完全に終了する。ここで、ＣＬＲ信号を
１”にするならば、もう必要のガくなったアクセス回数
計数用カウンタＣＴＲＩ、ＣＴＲ２゜・・・、ＣＴＲｎ
の内容は全て０″にクリアされる。

このようにして、次の時間区間ｉ（＋ｔへの全ての準備
が完了する。以下、上記の動作と全く同じことを次の時
間区間ｔｔ＋ｔについて同様に続けていくことができる
。したがって、以上の説明により、第３図に示した本発
明の一実施例が本発明の目的のだめの前記の全ての動作
を実行することになる。

以上本発明をその良好な一実施例につい″′Ｌ説明した
が、それは単なる例示的なものであり、ここで説明され
た実施例によってのみ本願発明が限定されるものでない
ことは勿論である。

（７）　発明の詳細な説明 本発明では、以上に説明したように、大容量データ記憶
システムにおける各高速記憶装置のアクセス頻度を予測
できるようにすることにより、ステージング要求の際の
ステージング先となる特定高速記憶装置の選択において
低アクセス頻度の高速記憶装置を選択することを可能な
らしめ、これによシ各高速記憶装置間のアクセス頻度の
統計的均等化の結果としてシステム動作の性能上の隘路
の発生を回避できるという効果を生じしめることができ
る。

【図面の簡単な説明】

第１図は本発明のもととなるフィルタ理論を応用したア
クセス頻度予測手法の説明図、第２図は仁のアクセス頻
度予測手法を本発明に基づいて大容量データ記憶システ
ムに適用する場合の概念的動作の説明図、第３図は本発
明の一実施例を示すブロック構成図である。 １．２、・・・・、ｎ・・・・・・高速記憶装置、１０
．４０．５０．７０・・・・・・選択器、１１．１２、
・・・・、Ｉｎ・・・・・・選択器１０の出力、加・・
・・・・各高速記憶装置の現時間区間における現時点ま
での累計アクセス回数を計数する計数部、２１，２２、
・・・・、２ｎ・・・・・・アクセス回数計数用カウン
タの出力、４５・・・・・・加算器、５１．５２、・・
・・、５ｎ・・・・・・選択器５０の出力、６０・・・
・・・各高速記憶装置に対する現時間区間の総アクセス
回数の予測情報を記憶する記憶部、６１．６２、・・・
・、６ｎ・・・・・・アクセス回数予測用レジスタの出
力、７５（ＡＬＰＨＡ　）・・・・・・定数発生回路、
８０・・・・・・記憶部６０の記憶内容を読み出すため
の部分、９０・・・・・・記憶部６０の記憶内容を計数
部加の計数結果に基づいて更新するための更新部、９５
・・・・・・乗算器、ＤＮＯ・・・・・・高速記憶装置
番号指定信号、ＣＬＲ・・・・・・クリア要求信号、Ｃ
ＮＴ・・・・・・カウントアツプ要求信号、ＲＥＡＤ・
・・・・・読み出し要求信号、ＵＤｌ・・・・・・更新
要求第１信号、ＵＤ２・・・・・・更新要求第２信号、
ＵＤ３・・・・・・更新要求第３信号、ＣＴＲＬ、ＣＴ
Ｒ２、＠＠Ｉｌｌ、ＣＴＲｎ−・−アクセス回数計数用
カウンタ、ＲＥＧｌ、ＲＥＧ２、・・・・ＲＥＧｎ・・
・・・・アクセス回数予測用レジスタ、ＤＲ・・・・・
・データレジスタ 特許出願人　　　日本電気株式会社 代　理　人　　　弁理士熊谷雄太部 高ｊヤ言己・１・息笈ｊビ 予浸１ｍ・１上憚艮　　　　了ワ℃ス０覆プ火ミ匪直第
２図

Claims (1)

【特許請求の範囲】
1. 記憶装置毎の現在のアクセス頻度を計数する計数手段と
   、近い将来における記憶装置毎のアクセス頻度の予測情
   報を記憶する記憶手段と、該記憶手段の記憶する内容を
   読み出す手段と、前記記憶手段の記憶する内容を前記計
   数手段の計数結果に基づいて更新する手段とを持つこと
   を特徴とする大容量データ記憶システム。