JPS58215972A - 高圧サイリスタ整流装置のパルス式制御方法及びこれを実施するシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は高圧コンバータに係９１．特に、高圧整流装置
のパルス式制御方法及びこれを実施するシステムに係る
。

本発明は、高圧サイリスタ整流回路の設計及び開発に適
用できる。

高圧サイリスタ整流回路の導通インターバルに等しい巾
を有する制御パルスを与え、上記回路の順方向の正電圧
が成る所与の電圧値よシ小さい成る値になった時に上記
パルスを消勢するという段階を具備する高圧サイリスク
整流回路のパルス式制御方法が知られている（米国特許
オろ、７２８，５５７号参照）。この方法によれば、上
記回路のアノード及びカソードにおいて別々に、測定を
行なうことによシ上記回路にまたがる電圧が監視される
。この制御方式は、特に上記回路が制御ブリッジコンバ
ータの１部分として使用される場合圧は若干やっかいで
ある。従って、この方法では、サイリスク整流回路が精
巧なものとなる。

高圧サイリスタ整流回路の導通インターバル中に全ての
サイリスタに巾の広い制御パルスを与え、全てのサイリ
スタの順方向の正電圧のレベルを測定し、そして全ての
サイリスタにおいて測定した順方向の正電圧がプリセッ
トレベルよ）小さくなつ死時点から１つのサイリスタが
上記プリセットレベルを越える時点までの時間インター
バル中上記パルスを消勢するという段階を具備した高圧
すイリスタ整流回路のパルス式制御方法も知られている
（スエーデン特許第３６４，４１２号参照）。

これらの状態の下では、この方法を実施する制御システ
ムに含まれる全ての装置、サイリスタにまたがる電圧の
値に関するデータを送受信する装置や、サイリスタに与
えられる制御パルスを形成する装置を含む、は連続的な
信号を処理できねばならない。上記システムの制御部は
相轟精巧にされねばならず、特に、光パルス制御システ
ムを用いた場合には常時作動の光放射源が必要とされる
。

更に、上記方法では、その制御システムに充分な信頼性
が与えられない。々ぜならば、この制御システムは通常
はサイリスタ電圧に関するデータを送信する全てのチャ
ンネルが働き得る時しか作動でき々いからである。これ
らチャンネルに属するいずれかの装置に故障があると分
った場合には、制御システム及び整流回路全体の正常な
作動が妨げられる。これは例えば負の電位に保たれたサ
イリスタに制御信号が与えられるか或いは連続的な制御
信号が発生される場合圧生じることがある。

ｎ相コンバータの１部分として働く高圧サイリスタ整流
回路の更に別のパルス式制御方法も知られている（ソ連
発明者証第３０４．８９３号、分類ＨＯ２Ｐ３／１６．
１９６７年参照）。この方法は、整流回路の全てのサイ
リスタに、その導通インターバルの始めに、巾の狭い制
御パルスを与え、導通インターバル中に整流回路にまた
がる順方向の正電圧のレベルを測定し、整流回路の電圧
が正の値からゼロを通って負の値になる時点を決定し、
そしてこの時点に、更に別の巾の狭い制御パルスを全て
のサイリスタに与えるという段階を具備する。

この方法を実施するシステムにおいては、整流口−路に
またがる電圧は、該回路のアノード及びカソードに第２
端子が接続されたアースされた測定電圧分割器によるか
、或いは上記回路のアノード及びカソードに接続された
測定電圧分割器の助けによって測定される。いずれかの
電圧分割器に故障が生じた場合には、制御システム及び
整流回路全体の作動が妨げられる。測定電圧分割器は個
々側々の高圧装置の形態で実施されるので測定電圧分割
器を２重にした場合には回路が非常に複雑なものとなる
。これは、変換サブステーションの装置により占有され
る面積の増加を招く。その上、高圧測定電圧分割器は、
その作動がサブステーション装置からの高レベルの干渉
によって影響されるので、比較的インピーダンスが小さ
くなければならない。その結果、余計ガ熱損失が生じ、
熱を取シ去るためにヒートシンクが必要となる。高圧測
定電圧分割器が整流回路にあると、過電圧が現われるこ
とになる。例えば整流回路がオンにされるか又はその阻
止能力が回復した時の過渡状態中には、個々のサイリス
タ又はサイリスタ群の中で電圧の分割に関して著しい非
均一性が生じる。分圧器は整流回路のアノード点及びカ
ソード点にしか電気的接続されていないので、これらの
状態の下では、整流回路の１部分である分割器の素子と
、整流回路及び電源装置の素子との間の回路内に、過電
圧が現われることがある。従って整流回路内の絶縁材は
厳しい条件に合致しなければならない。

高圧サイリスタ整流回路が、直列接続されたチョークを
含む時は、過渡状態中に回路に生じる電圧が全サイリス
タの和の電圧と大きく異なる。その結果、回路が既に導
通にされた場合でも回路の電圧がゼロを通ることがある
。このような余計なゼロ通過が生じるのは、回路がオン
にされた後や、上記回路と共に作動されるコンバータに
含まれた別の整流回路をオンにする際の導通インターバ
ル中テある。整流回路がオンにされると、コンバータに
過渡状態が生じ、これにより、オンにされた当該回路に
流れる電流Ｋｒ、ｆ、成分が現われることになる。その
結果、チョーク及び回路全体にまたがる電圧にｒ、ｆ、
成分が誘起されること罠なる。

又、導通インターバル中にも回路にまたがる電圧が更に
ゼロを通過し、前記方法によれば回路の全てのサイリス
タに更に別の巾の狭い制御パルスを与えねばなら々い。

然し乍ら、回路は導通しているので、更に別の巾の狭い
制御パルスは印加さるべきではなく、これらの状態の下
では、回路の制御システムの素子の消耗を防ぐためにこ
れらの制御パルスは消勢されねばならない。

ｎ相コンバータの１部分として作動され、多数の直列接
続されたサイリスタと、全てのサイリスタに与えられる
巾の狭い制御パルスを発生する回路とを備えた高圧サイ
リスタ整流回路のパルス式制御システムが知られている
（ソ連発明者証第２９２．５９０号参照）。この制御シ
ステムは、整流回路の導通インターバルの始めに巾の狭
いパルスを形成すると共に上記導通インターバルに対応
する長さの巾の広いパルスも形成する同期パルス源を具
備している。この同期パルス源は、上記中の広いパルス
が現われる出力と、上記中の狭いパルスが現われる出力
とを有し、前者の出力はアンドゲートに接続されそして
後者の出力はオアゲートに接続される。オアゲートの出
力は整流回路の全てのサイリスタを同時にオン圧するパ
ルスを形成する増巾器兼パルス形成器に接続され、その
出力は巾の狭い制御パルスの発生回路に接続される。

上記の制御システムは、整流回路Ｋまたがる電圧を測定
する手段も具備し、この手段は整流回路の外部端子に接
続された高圧電圧分割器と、この電圧分割器の低電圧ア
ームに接続された電圧送信器とを備え、この電圧送信器
は導通方向の正電圧が所与の電圧レベルを越えた時にプ
リセット巾のパルスを発生する。電圧送信器は受信器に
接続され、その出力はアンドゲートの入力に接続される
。

上記の制御システムは、整流回路にまたがる電圧が正で
あれば、整流回路の電流導通インターバルが開始される
時及びこのインターバル内の任意の時点に整流回路の全
てのサイリスタに巾の狭い制御パルスを与えることがで
へる。

電圧測定手段のいずれか１つのユニットが故障もしくは
誤作動した場合には、当然、制御システム全体の正常作
動が妨げられることになる。電圧測定手段を２重にした
場合には、高圧の電圧分割器の数が増し、各々の分割器
は個々の高圧装置として構成されるので、整流回路の構
造が実質的に複雑なものとなる。

上記の制御シス・テムに属する高圧電圧分割器は、コン
バータサブステーションからの高レベルの干渉がある状
態の下で電圧を充分正確に監視するためには、比較的イ
ンピーダンスが小さく々ければならない。

整流回路に高圧電圧分割器を用いた場合には、信頼性の
高い絶縁が必要とされる。これは、過渡状態中にサイリ
スタ又はサイリスタ群の中に電圧分割の非均一性が生じ
ると、電圧分割器の素子と整流回路の素子との間に過電
圧が現われるような状態が生じるからである。！Ｉ流回
路の１部分である電圧分割器を２重托した場合には整流
回路が増々複雑なものとなる。

高圧サイリスタ整流回路が、サイリスタに直列接続され
たチョークを具備している場合には、上記制御システム
は作動の信頼性が悪い。こ九は、整流回路の導通状態中
の電圧降下がこの場合はサイリスタ自身の電圧降下の和
とチョークの電圧降下の和とＫよって決定されるという
ことに関与している。整流回路がオン及びオフにされる
時には、ｎ相コンバータに過渡状態が生じ、これによシ
、オンにされた整流回路に流れる電流にｒ、ｆ　、成分
が現われることになる。

これらのｒ、ｆ、電流成分によシチョークにはｒ、ｆ。

電圧成分が現われるが、これらは回路にまたがる導通方
向の正電圧を監視する装置を正常圧作動させられるレベ
ルに維持される。回路の導通インターバル中にこれら装
置の出力信号が形成された場合には、上記制御システム
は回路の全てのサイリスタに巾の狭い制御パルスを与え
ることができる。

通常の作動状態中には更に別の巾の狭い制御パルスも与
えられるので、制御装置の消耗が加速きれ、然もサイリ
スタに与えられる制御パルスを形成する装置の消費電力
が多くなる。

本発明の本質的な目的は、ｎ相コンバータの１部分とし
て働く高圧サイリスタ整流装置のパルス式制御方法及び
これを実施するシステムであって、整流装置間に現われ
る順方向の正電圧を測定する時点と、多数のサイリスタ
又は多数のサイリスタ群に生じる上記順方向の正電圧の
増加を所与の電圧レベルに対して測定する時点との間に
成る関係が確立され、そして上記多数のサイリスタ又は
多数のサイリスタ群に対して個々に測定を行なうような
構成にされ、上記サイリスタ又はサイリスタ群の（固数
は、若干のサイリスタが作動しなかっ九ヤ戒−い、は制
御装置に故障又は作動不良が生じたシする状態の下で整
流装置Ｋまたがる正電圧が現われる時点を決定すること
のできる所望の測定精度が得られるように選択され、こ
れにより整流装置の作動信頼性を高めるような方法及び
そのシステムを提供することである。

本発明の目的は、高圧サイリスタ整流装置の作動信頼性
を高めることである。

この目的は、高圧サイリスタ整流装置に含まれた全ての
サイリスタに、その導通インターバルの始めに、巾の狭
い制御パルスを与え、上記整流装置Ｋまたがる順方向の
正電圧の値を測定し、そして上記導通インターバル中に
上記サイリスタに更に別の巾の狭い制御パルスを与える
という段階を具備した、ｎ相コンバータの１部として働
く高圧サイリスタ整流装置のパルス式制御方法において
、所与の数のサイリスタ又はサイリスタ群を選択して各
々の監視されるサイリスタ又は各々の監視されるサイリ
スタ群にまたがる正電圧信号を測定し、上記制御される
サイリスタ又はサイリスタ群にまたがる正電圧信号の値
がプリセット電圧レベルを越えた時点にモニタ信号を形
成し、そしてこれらモニタ信号の数をカウントすること
によシ、上記整流装置にまたがる正電圧の値を監視し、
そして、上記モニタ信号の数がプリセット数九達した時
点に上記整流装置の全てのサイリスタに上記更に別の巾
の狭い制御パルスを与えることを特徴とする方法によっ
て達成される。

サイリスタに直列接続され九チョークを含みそしてｎ相
コ／バータの１部分として働く高圧サイリスタ整流回路
において、上記ｎ相コンバータに流れるｔ流の値がプリ
セット電流値より小さい時に全てのサイリスタに上記更
に別の巾の狭い制御パルスを与えるのが好ましい。

又、上記の目的は、多数の直列サイリスタと、これらサ
イリスタの各々に与えられる巾の狭い制御パルスを発生
する回路とを含んでいてｎ相コ／バータの１部分として
働くような高圧サイリスタ整流装置のパルス式制御シス
テムであって、このシステムは、上記整流装置の導通イ
ンターバルの始めに巾の狭いパルスを発生すると共に上
記整流装置の導通インターバル圧対応する長さをもった
巾の広いパルスも発生する同期パルス源と、上記中の広
−いパルスが現われる上記同期パルス源の出力に接続さ
れたアンドゲートと、上記中の狭いパルスが、現われる
上記同期パルス源の出力及び上記アンドゲートの出力に
接続されたオアゲートと、上記整流装置の全てのサイリ
スタを同時にオノにするパルスを形成する増巾４兼パル
ス形成器とを、具備し、この増巾４兼パルス形成器の入
力は上記オアゲートの出力に接続され、そしてその出力
は上記狭い制御パルスの発生回路罠接続され、更に上記
システムは、上記整流装置に電気的に接続されていて上
記整流装置にまたがる電圧の値を測定する手段も具備し
ているようなシステムにおいて、上記整流装置の電圧測
定手段は、監視されるサイリスタ又は監視されるサイリ
スタ群にまたがる電圧を測定する装置を備え、この装置
の個数は所与の数の監視されるサイリスタ又は監視され
るサイリスタ群と同数であり、各々の上記装置は各々の
監視されるサイリスタ又は各々の監視されるサイリスタ
群に接続され、そして各々の監視されるサイリスタ又は
各々の監視されるサイリスタ群で測定された正電圧信号
の値がプリセット電圧レベルを越えた時点にモニタ信号
を形成するようにされ、上記整流装置の電圧測定手段は
、更に、加３１１：器と、基準信号源と、比較回路とを
備え、加算器は上記電圧測定装置の出力に接続されて、
受信したモニタ信号の数に関する情報を保持した信号を
形成し、基準信号源は所与の数のモニタ信号の基準信号
特性を作り出し、比較回路は上記加算器の出力信号と基
準信号源の出力信号とを比較し、上記比較回路はアンド
ゲートの入力罠接続されていて、上記加算器の出力信号
と基準信号源の出力信号とが同じ値である時に巾の狭い
パルスを形成することを特徴とするシステムによって達
成される。

上記サイリスタに直列接続されたチョークを含む高圧サ
イリスタ整流装置の場合には、ｎ相コンバークに流れる
電流の値を測定する装置が上記制御システムに設けられ
、上記装置の出力はアンドゲートの各入力に接続される
のが好筐しい。

以下、添付図面を参照して本発明の実施例を絆細に説明
する。

ｎ相コンバータの１部分として働く高圧サイリスタ整流
装置のここに提案するパルス式制御方法は、上記整流装
置に含まれたサイリスタの各々に、その導通インターバ
ルの始めに、巾の狭い制御パルスを与えることにあり、
上記制御パルスの巾は次のことに基づいて選択される。

即ち、この巾はサイリスタをオンにすべき時間より大き
くなければならず、そして整流装置の導通インターバル
よりは相当に小さくて、例えば電気角２°り下の値に等
しくなければならない。導通インターバルの長さはコン
バータ制御器及び保護装置によって決定され、三相ブリ
ッジ回路の場合は電気角１２０′″に等しい。ここに提
案する方法の次の段階は、各々の監視されるサイリスタ
又は各々の監視されるサイリスク群処おけ不順方向の正
電圧の値を測定することである。これは、監視されるサ
イリスタ又は監視されるサイリスタ群にまたがる順方向
の正電圧の値がプリセット電圧レベルを越えた時点にモ
ニタ信号を形成することによシ行なわれる。各々の監視
されるサイリスタ又は各々の監視されるサイリスタ群か
らのモニタ信号は互いに別々に形成されるのが重要であ
る。従って、モニタ信号の数は監視されるサイリスタの
個数又は監視されるサイリスタ群の数に等しい。順方向
の正電圧のプリセットレベルは、制御されるサイリスタ
群又は整流装置に含まれたサイリスタの電圧降下の和よ
りも著しく大きく、これは全ての作動モードについて言
えることである。このプリセットレベルを越えた時は、
制御されるサイリスタ群又は整流装置に属するサイリス
タ、或いは単に制御されるサイリスタそれ自体が順方向
において作動不能となる。監視されるサイリスタ又は監
視されるサイリスタ群の数は次のこと圧基づいて選択さ
れる。先ず第１に、利用される所与の数のサイリスタ又
はサイリスタ群にまたがる電圧が整流装置全体にまたか
る電圧を充分な精度で表わさねば々らない。

第２Ｋ、上記の選択される数は、制御システムに偽の信
号や干渉や故障が生じても整流装置を確実に監視できる
ものでなければならない。、！ｊ−３に、監視されるサ
イリスタ群の数゛は、整流装置の他の系、例えば作動性
チェック系又は保護系の特性から決定し々ければならな
い。この第３の条件によれば、整流装置に含まれて群と
して組合わされるか又は個々の素子として扱われる全て
のサイリスタの電圧を監視することが標準的なやり方で
ある。

ここに提案する方法によれば、順方向の正電圧がプリセ
ット電圧レベルを越えるようなサイリスタ又はサイリス
タ群の数に対応するモニタ信号の数をカウントする段階
も含まれる。モニタ信号の数がプリセット数に達した時
点において、この時点が導通インターバル内にあれば、
整流装置の全てのサイリスタは、導通インターバルの始
めに制御パルスが与えられた場合と同じ条件によりパル
ス巾が決定された更に別の制御パルスを受は取る。

モニタ信号の数に等しいプリセット数は次のよう彦条件
を満足しなければならない。先ず第１に、モニタ信号の
数は、整流装置に正の電圧が存在することを充分良く表
わさねばならない。第２に、モニタ信号の数は、整流装
置に含まれるサイリスタの特性のほらつき、例えば回収
電荷のばらつきに関係したものでなければならない。整
流装置がオンにされた場合、回収電荷のばらつきは、サ
イリスタ又はサイリスタ群の間で電圧が非均−に分割さ
れるような状態を招き、この非均−々状態は交流電源電
圧の周波数サイクルにほぼ等しい時間インターバル中維
持される。整流装置にまたがる電圧がゼロを通過する時
には、電圧分割の上記非均一性により実質的に異なる電
圧が成るサイリスタ又はサイリスタ群に現われる。これ
らの状態の下では、これらの分割された電圧の若干が正
又は負であるか或いははソゼロである。これに対応して
、成るサイリスタ又はサイリスタ群で測定した順方向の
正の電圧がプリセットを圧レベルを越える時点も実質的
に異なることになる。オフの間の回収電荷が最大のサイ
リスタ又はサイリスタ群は、プリセット電圧レベルを越
えたことに関する情報を保持した信号を最初に発生する
。一方、回収電荷が最小のサイリスタに生じる順方向電
圧は最小父ははｙゼロに保たれるか或いは負になる。従
って、充分な数の、即ち、全てのサイリスタ間に正の電
圧が現われることが完全に確（ｉされる数の、モニタ信
号が到達し７た際にだけ、更に別の巾の狭い制御パルス
が与えられる。更に別の制御パルスを与えるようにさせ
るモニタ信号の数の正確な値は、サイリスタ特性の統計
学的なばらつき、とりわけ、それらの回収電荷のばらつ
きによって決定される。

ここに提案した方法を用いて、サイリスタに直列接続さ
れたチョークを含む高圧サイリスタ整流装置を取扱う時
には、コンバータに流れる電流の値に関連して上記更に
別の制御パルスが使用される。これは、整流装置の通常
の作動中に整流装置がオンにさ力、て電流が通流する時
には、直列接続されたチョークを有するサイリスタ群の
電圧に変動が生じるからである。これらの電圧変動は、
コンバータの他の整流回路のオン切換中にコン９バータ
に生じる過渡状態により整流装置の電流にｒ、ｆ。

成分が含まれるために生じる。それ故、通常の作動状態
中及びコンバータの電流がそのｒ、ｆ、成分のピーク振
巾を越える場合には、整流装置が導通しているので、更
に別の制御パルスが与えられかい。

更罠別の制御パルスが消勢されることにより、結局は、
制御装置の素子の消耗が防止される。

本発明のここに提案する方法により断続的に電流が流さ
れるｎ相コンバータの作動を一例として以下に述べる。

このような作動状態は、例えば、整流器を無負荷状態圧
維持してコンバータをオン及びオフに切換える間に生じ
る。牙１図は上記のコンバータの作動状態を示すタイミ
ング図である。

第１図において、信号１は高圧サイリスタ整流装置の電
圧波形を示し、信号２．３．４．５は整流装置に含まれ
たサイリスタから取り上げられた４つの監視されるサイ
リスタ又は４つの監視されるサイリスタ群の電圧波形を
示している。簡単化のため、その他の制御されるサイリ
スタ又はサイリスタ群の電圧波形は示されておらず、各
々の個々のサイリスタに対する順方向の正電圧の測定値
は信号２．６．４．５により表わされた波形を用いて次
のように処理される。信号６は導通インターバルの始め
に整流装置のサイリスタに与えられる巾の狭り制御パル
スを示しており、信号７は整流装置の導通インターバル
に等しい巾をもつ巾の広いパルスを示しており、信号８
．９．１０．１１は監視されるサイリスタで測定した順
方向の正電圧がプリセットレベル１２を越えた時点に形
成されたモニタ信号を示しておシ、信号１３は順方向の
正電圧がプリセットレベル１２を越えるようなサイリス
タの数に関するデータを保持しており、そして信号１４
は、信号１６のレベルが、例えば３個のモニタ信号に和
尚すβプリセット値１５に達した時点罠整流装置のサイ
リスタに与えられる更に別の制御パルスを示している。

時間ｔよ（導通インターバルの始め）には、整流装置の
サイリスタは巾の狭い制御パルス（信号６）を受は取る
。これらサイリスタは導通され、これらサイリスタにま
たがる電圧（信号２、ろ、４．５）及び整流装置自体に
またがる電圧（信号１）は、導中のサイリスタの電圧降
下により決定されたレベルまで減少される。サイリスタ
に電流が流れ始めるが、これは時間ｔ２において終りと
なる。

サイリスタがオフにされると、サイリスタの回収電荷に
ばらつきがあるので、サイリスタ間で非均−に電圧が割
り当てられる。この非均−な状態は時間ｔ３になるまで
保たれ、時間ｔ３には順方向の正電圧がもう１度整流装
置に現われる。この状態九おいては、サイリスタにまた
がる正電圧がプリセットレベル１２を越える時点にずれ
が生じる（信号８．９．１０．１１）。時間ｔ４には、
最初のサイリスタの正電圧が上記レベルを越える状態に
関するデータを保持した信号８が最初に現われる。

その後、監視されている次のサイリスタの電圧がプリセ
ットレベルを越える時間ｔ５及びｔ６に対応して信号９
及び１０が現われる。時間ｔ６に、カウントされたモニ
タ信号の数がプリセット値１５に達すると、更に別の制
御パルス（信号１４）が形成され、整流装置のサイリス
タに与えられる。これらの状態の下では、４番目のサイ
リスタにまたがる電圧（信号５）がプリセットレベル１
２に達せず、モニタ信号１１は生じない。更に、時間１
゜になるまで、整流装置は再び導通にされ、その後時間
ｔ９に整流装置に現われる正の電圧（信号１）は、サイ
リスタ間に電圧が割り当てられるところの非均一性と共
に処理される。

整流装置にまたがる電圧が上記したように変化すると、
電圧がプリセットレベル１２を越えるのは１つのサイリ
スタだけであり、時間ｔ９にモニタ信号８が形成される
ことになる。監視されているその他のサイリスタからは
モニタ信号が形成されない。なぜならば、それらの正電
圧は非常に小さくて、更に別の制御パルス１４が与えら
れないからである。

第２図の時間図は、サイリスタに直列接続されたチョー
クを含む高圧サイリス、り整流装置に本発明のここに提
案する方法を適用した場合を示している。コンバータに
含まれた他の整流回路をオンに切換えることにより生じ
る過渡状態により、電流がプリセットレベル以下に減少
されそして整流装置に流れる電流と共に遮断されるよう
なコンバータについてここで考えることにする。信号１
６はコンバータの電流波形を示している。論理信号１７
は、コンバータの電流値がプリセット電流レベルより大
きくなるか又は小さくなるような時間インターバル中圧
形成される。時間ｔ１ｏには、コンバータの電流値がプ
リセット電流レベルを越えるので、更に別の制御パルス
は与えられない。このパルスが与えられるのは、時間ｔ
１１において、コンバータの電流がプリセットレベルよ
り下がシそして整流装置が例えば更に別の制御パルスの
付与を必要とするようなコンバータの別の整流装置のオ
ン切換えによってオフにされた時だけである。

それ故、ここに提案する方法では、非常に多数のサイリ
スタ群における順方向の正電圧の値を測定することによ
シ監視プロセスが行なわれるので、サイリスタ整流装置
にまたがる順方向の正電圧が充分な精度で監視される。

更に、ここに提案する方法によれば１．監視されるサイ
リスタ又はサイリスタ群にまたがる順方向の正電圧の値
がプリセット電圧レベルを越えた時に形成されるモニタ
信号の数が所与の数に達した際にのみ更に別の巾の狭い
制御パルスが与えられる。これによシ整流装置の各サイ
リスタへ更に別の制御パルスを与えることができる。そ
の結果、サイリスタはこれらに正の電圧が生じた時だけ
確実にオンにされる。従って、監視されるサイリスタ又
はサイリスタ群の電圧を測定する装置の若干に誤作動や
故障が生じても制御システム及び整流装置全体の正常な
作動が妨げられないので、整流装置は作動信頼性が高い
ものとなる。

整流装置が直列接続のチョークを含む場合には：ここに
提案する方法によれば、導通インターバル中に整流装置
がオフ圧されるおそれをなくすレベルにコンバータ電流
が維持される時には更に別の制御パルスを与えないよう
Ｋすることができ、これにより、この場合は更に別の制
御パルスが必要とされない。

本発明によれば、高圧サイリスタ整流装置１８（第６図
）のここに提案するパルス式制御方法を実施する制御シ
ステムが提供される。高圧サイリスタ整流装置１８は多
数の直列のサイリスタ１９と、例えば光パルス回路とし
て構成されていてサイリスタ１９に巾の狭い制御パルス
を与えるよう圧された回路２０とを備えており、この回
路２０は分配器２１と、サイリスタ１９をオンにする制
御パルス形成器２２とを含んでいる。ここに提案する制
御システムは、同期パルス源２３と、このパルス源２３
の一方の出力に接続されたアンドゲート２４と、パルス
源２３の他方の出力及びアンドゲート２４の出力に接続
されたオアゲート２５とを具備している。オアゲート２
５の出力には、増巾４兼パルス形成器２６が接続され、
これは増。

中熱２７と半導体レーザ２８との直列接続体として実施
され、レーザ２８の出力は分配器２１に接続される。

又、ここに提案する制御システムは、整流装置１８にま
たがる電圧を測定する手段も備えており、この手段は監
視されるサイリスタ１９又は監視されるサイリスタ群に
またがる電圧を測定する装置２９を備えている。この装
置２９の数は監視されるサイリスタ１９又は監視される
サイリスタ群の数に等しい。各々の装置２９は、監視さ
れる各サイリスタ１９又は各サイリスタ群に接続された
電圧送信器６０と、データ送信チャンネル６１と、受信
器ろ２との直列接続体より成る。受信器６２の出力は装
置２９の出力であり、加算器３３へ接続される。加算器
３３及び基準信号源３４は比較回路３５に接続され、こ
の比較回路は加算器及び基準信号源の出力信号を比較し
、この比較器はアンドグー）２４に接続される。加算器
６３（乏・４図）は制御を流源６６を備え、これら電流
源の各々は制御スイッチ６７と高インピーダンス抵抗３
８との直列接続体として構成される。制御を流源３６の
入力４０は加算器３６の入力として働く。

比較回路３５はシュミットトリガと、微分回路と、増巾
器兼形成器４７との直列接続体として構成することがで
き、シュミットトリガは演算増巾器４１と、入力抵抗４
２及び４３と、正のフィードバック抵抗４４とを備え、
そして微分回路は抵抗４５とキャパシタ４６とを含む。

基準信号源３４は、抵抗４８及び４９を用いていて直流
電源に接続された電圧分割器として構成される。

高圧サイリスタ整流装置が、サイリスタに直列接続され
たチョークを含む場合には、ここ圧提案する制御システ
ムは、ｎ相コンバータに流れる電流を測定する装置５０
（第５図）を具備し、この装置５０はコンバータ雷流送
信器５１と、基準信号源５２と、それらの出力信号を比
較するように接続された比較回路５６とを備えている。

比較回路５６はアンドゲート２４に接続されている。

ｎ相コンバータに生じる過渡状態に関連した本制御シス
テムの作動を以下に説明する（この場合は断続的な電流
が生じる〕。導通インターバルの開始に相当する時間ｔ
工（第１図〕においては、同期パルス源２６（第６図）
により形成された巾の狭いパルス（信号６）がオアゲー
ト２５を通過しそして増巾器２７の入力に送られる。こ
れによりレーザ２８がトリガされる。レーザ２８により
発生された光パルスは回路２０により処理され、制御パ
ルス形成器２２間に割り当てられる。その結果、サイリ
スタ１９がオンにされる。時間ｔ１〜ｔ２（第１図）の
間忙は、整流装置１８（第６図）が導通される。時間ｔ
２（第１図）において、サイリスタ１９（第６図）がオ
フになると、整流装置１８は、サイリスタの回収電荷の
ばらつきにより電圧がサイリスタ１９間で非均−に割シ
当てられるよう彦状態となる。この非均−状態は時間ｔ
３（第１図）に々つて整流装置１８（第３図〕に正の電
圧が現われる時まで維持され、監視されるサイリスタ１
９にまたがる正電圧がプリセット電圧レベルを越える時
点がずれることになる。これに対応して、モニタ信号８
．９．１０，１１（第１図）は各々の送信器３０（第６
図）により互いに異なった時間に形成される。これらの
モニタ信号８．９．１０．１１（第１図９は、チャンネ
ル３１を経て、受信器３２（第６図）の入力に送られ、
加算器６３の各々の制御電流源３６（第４図）を作動す
る。加算器３３は同時に作動される電流源３６（第４図
〕の数に関するデータを保持した信号１６（第１図）を
形成ｒる。従って、加算器６ろの出力の電圧は、正電圧
がプリセット電圧レベルを越えるような監視されるサイ
リスタ（１９）又は監視されるサイリスタ群の数を表わ
している。

第１図に信号１ろで表わされた加算器６ろ（第４図）の
電圧が、基準信号源６４（第４図）の電圧に等しいプリ
セットレベル１５（第１図〕に達した時には、比較回路
６５のシュミットトリガが０から１となシ、加算器３３
の出力電圧がプリセットレベル罠減少されるまでこの状
態に保たれる。微分回路並びに増巾４兼パルス形成器４
７を用いて、シュミットトリガの出力のパルスの巾がプ
リセット値に減少される。時間ｔ６は整流装置１８（牙
６図）の導通インターバル内であるから、アンドゲート
２４（第６図）は導通にされ、比較回路６５の出力から
オアゲート２５へ信号を通す。その結果、増巾４兼パル
ス形成器２６がトリガされそして整流装置１８のサイリ
スタ１９がオンにされる。

整流装置１８がオンにされると、サイリスタ１９にまた
がる順方向の正電圧のレベルが電圧降下レベルまで減少
される。その結果、送信器３０（第３図）の入力には信
号が与えられず、電流源３６（−第４図）は消勢され、
加算器３６の出力の電圧はゼロに減少され、そしてシュ
ミットトリガは０状態をとる。時間ｔ６〜１．　（第１
図）が経過しそして逆電圧インターバルがｔ８で終わる
と、整流装置１８には再び正電圧が現われる。然し乍ら
、そのレベルは著しいものではなく、プリセット電圧レ
ベルを越えたことに関するデータを保持したモニタ信号
が時間ｔ９（第１図）に１つの送信器６０のみによって
形成される。加算器６６の出力信号はプリセットレベル
に到達せず、シュミットトリガはその状態を変えず、そ
して時間ｔ８（第１図）が整流装置１８（第６図）の導
通インクーノ（ル内にあるにも拘らず、整流装置１８の
サイリスタ１９をオンにしようとする巾の狭い制御パル
ス１４（牙１図〕は形成されない。送信器６０の出力信
号の巾は最大であり、プリセット値に等しいことに注意
されたい。

時間ｔｌｏ　（第１図）Ｊ／Ｃ１整流装置１８（第６図
）の導通インターバルが終わり、アンドゲート２４が消
勢される。

整流装置１８が、サイリスタ１９に直列接続されたチョ
ークを備えている時には、ここに提案する制御システム
は次のように作動する。電流送信器５１（第５図ンけｎ
相コンバータに流れる電流を感知し、そして監視される
電流の値に比例する信号を発生する。基準信号源５２の
出力信号はコンバータ電流の′プリセットレベルに相当
する。このレベルはコンバータ電流のｒ、ｆ、成分のピ
ーク振巾より大きい。比較回路５３は送信器５１の出力
信号が基準信号源５２の出力信号より小さい時に論理０
信号を発生する。ｎ相コンバータに流れる電流がプリセ
ット値を越えた場合にけ、比較回路５３の出力信号（論
゛理Ｏ）がアンドゲート２４（オ６図ンを消勢し、サイ
リスタ１９（第３図）へのパルス１４（第１図）の付与
を阻止する。

ここに提案する制御システムは、電圧測定装置２９（第
３図）の匿に別の多数の群を備えており、これら群は互
いに別々に作動する。これによシ、成る群の装置２９が
故障したシ或いは誤作動したりする状態の下でも整流装
置１８に正電圧が現われる時力乏充分に決定される。

更に、ここに提案する制御システムは、装置２９と同数
の入力を有する加算器３′５を備えている。これ圧よシ
、装置２９で発生される信号が充分な信頼性でもってす
ばやく処理される。

ここに提案するシステムは、加算器６３の出力信号と基
準信号源３４の出力信号とを比較する比較回路３５を具
備しているという点で効果がある。

比較回路６５は加算器及び基準信号源の出力信号が同じ
値の時だけ巾の狭いパルスを発生する。これＫよシ、加
算器６３又は装置２９の成る素子が故障であるか或いは
誤作動するような状態の下でも更に別の制御パルス１４
（第１図〕を与えるべき時が充分に決定される。

整流装置１８が更に別の直列接続チョークを備えている
場合には、ここに提案する制御システムは、ｎ相コンバ
ータに流１する電流がｒ、ｆ、を流成分のピーク振巾を
越えた時に更に別の巾の狭い制御パルス１４（第１図〕
を与えないようにする。この場合、整流装置１８は通常
、導通インターバル中にオフにされることはなく、“更
に別の巾の狭い制御パルス１４は必要とされ力い。従っ
て、ここに提案するシステムは、最終的にその部品、特
にレーザ２８（第３図）が消耗しないようにすると共に
、サイリスタ１９をオンにするパルスに所望のパラメー
タを与えるパルス形成器２２がそれ自体の電力を非効果
的に消費しないようにする。

【図面の簡単な説明】

第１図は本発明の方法の各段階に従って制御パルスが与
えらｈる高圧サイリスタ整流装置に生じるプロセスを示
した時間図、 第２図は本発明の方法の各段階に従って制御パルスが与
えられ、サイリスタに直列接続されたチョークを含む高
圧サイリスタ整流装置に生じるプロセスを示した時間図
、 第６図は高圧サイリスタ整流装置の本発明によるパルス
式制御システムを示す図、 第４図は整流装置にまたがる電圧の値を測定する本発明
の手段のブロック図、そして 第５図はサイリスタ圧直列接続されたチョークを含む、
高圧サイリヌタ整流装置の本発明によるパルス式制御シ
ステムのブロック図である。 １・・・整流装置の電、圧波形を示す信号、２．３．４
．５・・・監視されるサイリスタ又はその群の電圧波形
を示す信号、 ６・・・巾の狭い制御パルスを示す信号、７・・・整流
装置１８の導通インターバルの長さに等しい巾の広いパ
ルス、 ８．９．１０，１１・・・モニタ信号、１２・・・監視
されるサイリスタにまたがる順方向の正電圧のプリセッ
トレベル、 １６・・・正電圧がプリセットレベルを越えるサイリス
タの数に関するデータを保持した信号、１４・・・更に
別の巾の狭い制御パルス、１５・・・モニタ信号の数を
示すプリセット値、１６・・・ｎ相コンバータに流れる
電流の波形を示す信号、 １７・・・論理信号、 １８・・・高圧サイリスタ整流装置、 １９・・・整流装置に含まれたサイリスタ、２０・・・
巾の狭い制御ノくルスを発生する回路、２１・・・分配
器、 ２２・・・制御パルス形成器、 ２３・・・同期パルス源、 ２４・・・アンドゲート、 ２５・・・オアゲート、 ２６・・・増中器兼パルス形成器、 ２７・・・項中器、 ２Ｂ・・・レーザ、 ２９・・・監視されるサイリスタの順方向の正電圧の値
を測定する手段、 ５０・・・電圧送信器、 ろ１・・・データ送信チャンネル、 ３２・・・受信器、 ６ろ・・・加算器、 ６４・・・基準信号源、 ３５・・・加算器及び基準信号源の出力信号を比較する
比較回路、 ３６・・・電流源、 ３７・・・制御スイッチ、 ３８・・・高インピーダンス抵抗、 ３９・・・低インピーダンス抵抗、 ４０・・・電流源の入力、 ４１・・・演算増巾器、 ４２．４３・・・入力抵抗、 ４４・・・正のフィードバック抵抗、 ４５・・・抵抗、　　　　　　４６・・・キャノくシタ
、４７・・・増巾４兼パルス形成器、 ４８．４９・・・電圧分割器の抵抗、 ５０・・・ｎ相コンバータの電流を測定する装置、５１
・・・電流源、　　　　　５２・・・基準信号源、５３
・・・比較回路、 第１頁の続き ０発　明　者　セルゲイ・ヴアシリエヴイッチ・クライ
ノフ ソヴイエト連邦モスコウ・チェ ルタノフスカヤ・ウリフサ４フコ ルプス１ケーヴイ６８

Claims (1)

1. 【特許請求の範囲】 １、　高圧サイリスタ整流装置に含まれた全てのサイリ
   スタに、その導通インターバルの始めに、巾の狭い制御
   パルスを与え、上記整流装置にまたがる順方向の正電圧
   の値を測定し、そして上記導通インターバル中に上記サ
   イリスタに更に別の巾の狭い制御パルスを与えるという
   段階を具備した、ｎ相コ／バータの１部として働く高圧
   サイリスタ整流装置のパルス式制御方法において、所与
   の数のサイリスタ又はサイリスタ群を選択して各々の監
   視されるサイリスタ（１９）又は各々のサイリスタ群に
   またがる順方向の正電圧信号（２，３，４，５）を測定
   し、上記監視されるサイリスタ（１９）又はサイリスタ
   群にまたがる正電圧（２，６，４，５）の値がプリセッ
   ト電圧レベル（１２）を越えた時点にモニタ信号（８，
   ９，１０，１１）を形成し、そしてこれらモニタ信号（
   ８，９，１０，１１）のｅａｔをカウントすることによ
   り、上記整流装置（１８）にまたがる順方向の正電圧（
   １）の値を監視し、そして、上記モニタ信号（８，９，
   １０，１１）の数が成るレベル（１５）によシ表わされ
   たプリセット数に達した時点（ｔ６）に上記整流装置（
   １８）の全てのサイリスタ（１９）に上記更に別の巾の
   狭い制御パルス（１４）を与えることを性徴とする方法
   。 ２、上記ｎ相コンバータに流ｉする電流（１６）の値が
   プリセラ）を流値より小さい時に上記整流装ｆＲ（１８
   ）の全てのサイリスタ（１９）に上記更に別の巾の狭い
   制御パルス（１４）を与える特許請求の範囲第１項に記
   載の方法。 ３、　多数の直列のサイリスタと、これらサイリスタの
   各々に力先られるｒｌの狭い制御パルスを発生する回路
   とを含んでいてｎ相コンバータの１部分としてｔｌｉ！
   ＋　＜ような高圧整流装置の特許請求の範囲第１項に記
   載のパルス式制御方法を実施するシステムであって、こ
   のシステムは、上記整流装置の導通インターバルの始め
   に巾の狭い、＜ルスを発生すると共に上記整流装置の導
   通インターノくルに対応する長さをもった巾の広いパル
   スも発生する同期パルス源と、上記巾の広いパルスが現
   わハる上記同期パルス源の出力に接続されたアンドゲー
   トと、上記巾の狭いパルスが轡、わり、る上記同期ノ々
   ルス源の出力及び上記アンドゲートの出力に接続された
   オアゲートと、上記整流装置の全てのサイリスタを同時
   にオンにするパルスを形成する増巾器兼パルス形成器と
   を具備し、この増巾器兼パルス形成器の入力は上記オア
   ゲートの出力に接続され、そしてその出力は上記巾の狭
   い制御パルスの発生回路に接続され、更に上記システム
   は、上記整流、装置に電気的に接続されていて上記整流
   装置にまたがる雷、圧の値を測定する手段も具備してい
   るようなシステムにおいて、上記整流装置（１）にまた
   がる電圧（１）の値を測定する上記手段は、制御される
   サイリスタ（１９）又は制御されるサイリスタ群にまた
   がる電圧（２，６，４，５）を測定する装置（２９）を
   備え、この装置（２９）の個数は所与の数の監視される
   サイリスタ（１９）又は監視されるサイリスク群と同数
   であり、各々の上記装置（２９）は各々の監視されるサ
   イリスタ（１９）又は各々の豐４１Ｉ嗜盪・１１曽・拳
   ・・１・・参Ｏ・Ｑ監視されるサイリスタ群に接続され
   、そして各々の監゛視されるサイリスタ（１９〕又は各
   々の監視されるサイリスタ群で測定された順方向の正電
   圧信号（２，３，４，５）の値がプリセット電圧レベル
   （１２）を越え死時点にモニタ信号（８，９，１０，１
   １）を形成するようにされ、上記整流装置の上記電圧測
   定手段は、更に、加算器（６６）と、基準信号源（３４
   ）と、比較回路（３５）とを備え、加算器（３！ｌ）は
   全ての装置（２９）の出力に接続されて、受信したモニ
   タ信号（８，９，１０，１１）の数に関する情報を保持
   し、た信号（１３）を形成し、基準信号源（３４っは所
   与の数（１５）のモニタ信号（８，９，１０，１１）の
   基準信号特性を作シ出し、比較回路（３５）は上記加算
   器（３３）の出力信号と基準信号源（３４）の出力信号
   とを比較し、上記比較回路（６５）はアンドゲート（２
   ４）の入力に接続されていて、上記加算器（６５）の出
   力信号と基準信号源（３４）の出力信号とが同じ値であ
   る麺に巾の狭いパルスを形成することを特徴とするシス
   テム。 ４、上記サイリスタに直列接続されたチョークを含み１
   ．ｎ相コンバータに流れる電流（１６）の値を測定する
   装置（５０）を更に含み、この装置の出力はアントゲ−
   ）　（２４）の各入力に接続され、上記装置（５０）は
   上記電流（１６）の値がプリセットレベルを越えた時に
   論理０信号を形成しそして上記値がプリセットレベルよ
   シ小さい時に論理１信号を形成する特許請求の範囲オ６
   項に記載の高圧サイリスタ整流装置のパルス制御システ
   ム。