JPS58218656A - image display device - Google Patents

image display device

Info

Publication number
JPS58218656A
JPS58218656A JP10074582A JP10074582A JPS58218656A JP S58218656 A JPS58218656 A JP S58218656A JP 10074582 A JP10074582 A JP 10074582A JP 10074582 A JP10074582 A JP 10074582A JP S58218656 A JPS58218656 A JP S58218656A
Authority
JP
Japan
Prior art keywords
signal
image
oscilloscope
storage device
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10074582A
Other languages
Japanese (ja)
Inventor
Keiichi Okamoto
啓一 岡本
Mitsuzo Nakahata
仲畑 光蔵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10074582A priority Critical patent/JPS58218656A/en
Publication of JPS58218656A publication Critical patent/JPS58218656A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00—Arrangements for displaying electric variables or waveforms
    • G01R13/20—Cathode-ray oscilloscopes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は、画像ディスプレイ装置、特に記憶装置に記憶
されている画像信号を、通常計測用として用いられてい
るトリガ掃引可能なオシロスコープ上に表示することが
できる画像ディスプレイ装置に蘭する。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides an image display device, particularly an image display device capable of displaying an image signal stored in a storage device on an oscilloscope capable of trigger sweep, which is normally used for measurement. Ran into.

従来、例えばテレビカメラ等を用いた検査装置等におい
て、一旦記憶装置に記憶された画像信号等をモニタする
ための画像ディスプレイ装置としては、テレビジョン装
置が用いられていた。しかしながら、このような従来技
術は、記憶装置に記憶されている画像信号をテレビジョ
ン装置に表示するための同期信号の発生が複雑であり、
従ってその回路構成も複雑で膨大なものとなるという欠
点があった。  ゛ 本発明の目的は、前述した従来技術の欠点を除去し、構
成が簡単で安価な画像ディスプレイ装置を提供すること
にある。
2. Description of the Related Art Conventionally, for example, in an inspection apparatus using a television camera or the like, a television device has been used as an image display device for monitoring image signals and the like once stored in a storage device. However, in such conventional technology, generation of a synchronization signal for displaying an image signal stored in a storage device on a television device is complicated;
Therefore, there was a drawback that the circuit configuration was complicated and enormous. An object of the present invention is to eliminate the drawbacks of the prior art described above and to provide an image display device that is simple in construction and inexpensive.

この目的な達成するため、本発明は、画1m表示部とし
て、通常計測用等に用いられているトリガ掃引機能を有
するオシロスコープを用い、画像信号を記憶するIl+
4憧装百をアドレスカウンタを用いてシフトレジスタと
同様に機能させて、その画像信号を一定周期でl1lE
f次胱出すようにするとともに、表示のための同期にオ
シロスコープのトリガ掃引機能を用いる点な特徴とする
、〕 以下、本発明による画像ディスプレイ装置の一実施例を
図面について説明する。
In order to achieve this objective, the present invention uses an oscilloscope having a trigger sweep function, which is normally used for measurements, as a 1m display section, and an Il+
4. Use an address counter to function like a shift register, and input the image signal at a constant cycle.
The image display apparatus is characterized in that the image display apparatus according to the present invention is configured to display the f-th order image and uses the trigger sweep function of an oscilloscope for synchronization for display.] Hereinafter, an embodiment of the image display apparatus according to the present invention will be described with reference to the drawings.

第1図は、本発明に」:る画像ディスプレイ装置の一実
施例を示すブロック回路図、第2図(a) 、 (b)
及び(C)は第1図の回路の動作を説明するための波形
図である。8141図において、1は撮像装置、2は画
像信号、3はAl1)変換回路、4,6はディジタル化
された画I#信−り、5はマルチプレクサ、7は記憶す
べき画像信号、8は記憶vc置割御回路、9は制御信号
゛、10は[li4憧装置、11は書込信号、12は読
出信号、13.18はアドレス信号、14はアドレスカ
ウンタ 15はクロック信号発生器、16はオシロスコ
ープ、17.19はl)/A変換回路、20はトリガ信
号、21は垂直同期信号であるO 第1図において、撮像装置1、A/D変換回路3、マル
チプレクサ5、及び記憶装置制御回路8は、クロック信
号発生器15からのクロック信号により制御され、アド
レスカウンター4は、クロック信号を計数してアドレス
信号18を発生し、記憶装置10への画像信号の書込み
及び記憶装置10かもの画像信号の読出しを制御する。
FIG. 1 is a block circuit diagram showing an embodiment of an image display device according to the present invention, and FIGS. 2(a) and (b)
and (C) are waveform diagrams for explaining the operation of the circuit of FIG. 1. 8141, 1 is an imaging device, 2 is an image signal, 3 is an Al1) conversion circuit, 4 and 6 are digitized image I# signals, 5 is a multiplexer, 7 is an image signal to be stored, and 8 is an Storage VC location allocation circuit, 9 is a control signal, 10 is a [li4-reference device, 11 is a write signal, 12 is a read signal, 13.18 is an address signal, 14 is an address counter, 15 is a clock signal generator, 16 17.19 is an oscilloscope, 17.19 is a /A conversion circuit, 20 is a trigger signal, and 21 is a vertical synchronization signal. The circuit 8 is controlled by a clock signal from a clock signal generator 15, and the address counter 4 counts the clock signal to generate an address signal 18, and writes the image signal to the storage device 10 and outputs the image signal from the storage device 10. Controls readout of image signals.

記憶装置10は、撮像装置1の画像の分解能に応じた画
素数だけの記憶領域を有し、各記憶領域にその画素の輝
度信号を記憶できるものである。いま、撮す 像装置の画像の分解能が縦m−2、横n=2  で、各
画素の輝度の階調d=2であるとすると、記憶装置10
は、それぞれCビットを記憶できるm×n個の記憶領域
を有するmxnxcビットの容曾を必要とし、アドレス
カウンター4は、(a+b )ビットの2進カウンタが
必要である。
The storage device 10 has storage areas equal to the number of pixels corresponding to the resolution of the image of the imaging device 1, and can store the luminance signal of the pixel in each storage area. Now, assuming that the resolution of the image taken by the imaging device is m-2 vertically and n=2 horizontally, and the brightness gradation of each pixel is d=2, the storage device 10
requires an mxnxc bit capacity with mxn storage areas each capable of storing C bits, and the address counter 4 requires an (a+b) bit binary counter.

このような画像ディスプレイ装置における記憶   “
引 装置10に画像情報を書込む動作を説明する。
Memory in such an image display device “
The operation of writing image information to the drawing device 10 will be explained.

撮像装置1により電気信号に変換されたパターン情報等
の画像偵@2け、A、/r)変換回路3に入力され、画
像信月ノを構成1−る各画素毎にその輝度がCビットの
ディジタル信号に変換され、ディジタル化された画fl
l (PI号4となってマルチプレクサ5に入力される
。マルチプレクサ5は、この画像信号4または他の同浄
なディジタル化された画像信号6の一つを選択1−1F
l+3憶すべき画像信号7として記憶装置t tlif
il路8に与える。記憶装置制御回路8は、図示しない
計η機等からの制御信号9及びアドレスカウンタ14か
らのアドレス信号18によって制御されて■゛込倍信号
11びアドレス信号13を記憶鯨1110に与え、アド
レス信号13により指定されるNr! 1.lt Hf
il 10の所定の領域に、画像信号1の各画素毎の輝
度信号を書込む。
Image data such as pattern information converted into electrical signals by the imaging device 1 is input to the conversion circuit 3, and the brightness of each pixel constituting the image signal is determined by C bits. The digitized image fl is converted into a digital signal of
l (becomes PI number 4 and is input to multiplexer 5. Multiplexer 5 selects this image signal 4 or one of the other identical digitized image signals 6 1-1F
l+3 as the image signal 7 to be stored in the storage device t tlif
Give to il tract 8. The storage device control circuit 8 is controlled by a control signal 9 from a counter (not shown) or the like and an address signal 18 from an address counter 14, and supplies an inclination multiplication signal 11 and an address signal 13 to a storage device 1110, and outputs an address signal. Nr! specified by 13! 1. ltHf
A luminance signal for each pixel of image signal 1 is written in a predetermined area of il 10.

記憶装置10を、撮像装置1の縦及び横の分解能にあわ
せて縦にm個、横にn個のマ) IJラックス状配置さ
れた配僧領吠で構成すれば、撮像装置1で撮像されるI
IIIi1象から得られる各画素は、記憶装置10にお
いて上記画像と同じ配列で記憶される。
If the storage device 10 is configured with m memory cells arranged vertically and n horizontally in accordance with the vertical and horizontal resolutions of the image capturing device 1, the images captured by the image capturing device 1 can be I
Each pixel obtained from the IIIi1 image is stored in the storage device 10 in the same arrangement as the above image.

次に、」;述のようにして記憶された記憶vc装10円
の画像信号を読出してオシロスコープ16上に表示する
動作を説明する。
Next, the operation of reading out the image signal of 10 yen stored in the storage VC device as described above and displaying it on the oscilloscope 16 will be explained.

アドレスカウンタ14は、書込み動作時と同様にクロッ
ク信号発生器15からのクロック信号をサイクリックに
計数し、(a十b)ピットのアドレス信号18を記憶装
置制御回路8に与える。記憶装置制御回路8は、このア
ドレス信号18をアドレス信号13として記憶装置10
に加え、記憶装置10内の画像信号な読出し、その読出
信号12を1)/A変換回路17に印加するO DZA
変換回路17は、記憶装置10から読出されたCビット
の各画素の輝度信号をアナログ信号に変換してオシロス
コープ16の輝度信号端子Zに印加し、表示管の電子ビ
ームを輝度変調する。一方、アドレスカウンタ14のa
ビット目からの桁上げ信号、すなわち2進の3桁からB
+1桁への桁上げ信号が、トリガ信号20としてオシロ
スコープ16のトリガ信号入力端子TRI Gに入力さ
れ、アドレスカウンタ14の上位bビットの計数値がD
/A変換回路19に入力される。
The address counter 14 cyclically counts the clock signal from the clock signal generator 15 in the same manner as in the write operation, and provides the address signal 18 of the (a and b) pits to the storage device control circuit 8. The storage device control circuit 8 uses this address signal 18 as an address signal 13 to control the storage device 10.
In addition, an O DZA is used to read the image signal in the storage device 10 and apply the read signal 12 to the 1)/A conversion circuit 17.
The conversion circuit 17 converts the C-bit luminance signal of each pixel read from the storage device 10 into an analog signal and applies it to the luminance signal terminal Z of the oscilloscope 16, thereby modulating the luminance of the electron beam of the display tube. On the other hand, a of the address counter 14
Carry signal from the bit, that is, B from the 3rd binary digit
A carry signal to +1 digit is input as a trigger signal 20 to the trigger signal input terminal TRIG of the oscilloscope 16, and the count value of the upper b bits of the address counter 14 becomes D.
/A conversion circuit 19.

前述したアドレスカウンタ14の2進a桁からa + 
1 桁への桁上げ11号は、該アドレスカウンタ14が
クロック信号を2個すなわちn個計数する毎に発せられ
るものT:、換言すれば、記憶装置10を横方面に一行
藺1川す毎に発せられるものである。
From the binary a digit of the address counter 14 mentioned above, a +
Carry No. 11 to the 1st digit is issued every time the address counter 14 counts two clock signals, that is, n clock signals. It is issued by.

この桁上げ信゛す&’J:、142図(a)に示すよう
なパルス列である。オシロスコープ16は、この桁上げ
信号なトリガ信り7 [1としてトリガ信号入力端子’
l’ It l (Jに入力さA・1、その内部でオシ
ロスコープ自身がX軸方向すなわ1)横軸方向掃引用の
第2図中)に示すような鋸歯状波を発生し、表示管の電
子ビームを掃引制御″g−4)O また、D/A変庚回路19は、アドレスカウンタ14の
上位bビットをアナログ信号に変換することにより、記
憶装置10の内容の全てを1回読出す毎に第2因(C)
に示″[ような鋸歯状波を発生する。この鋸歯状波は、
その−周期が前述した第2図(b)に示す横軸方回帰引
用の鋸歯状波のm周期に1173 M uており、オシ
ロスコープ16のY軸方向すなわち垂11方向掃引のた
めのflmi[同期信号21としてオシロスコープ16
の垂直入力端子Yに引加される。
This carry signal &'J: is a pulse train as shown in FIG. 142(a). The oscilloscope 16 receives this carry signal as the trigger signal input terminal '7 [1].
l' It l (The oscilloscope itself generates a sawtooth wave in the X-axis direction, that is, 1) as shown in Fig. 2 for sweeping in the horizontal axis direction, and displays the display tube. Sweep control of the electron beam "g-4)O" In addition, the D/A converter circuit 19 reads out the entire contents of the storage device 10 once by converting the upper b bits of the address counter 14 into an analog signal. Second cause (C)
It generates a sawtooth wave as shown in ``[.This sawtooth wave is
Its period is 1173 M u m periods of the sawtooth wave of the horizontal axis regression shown in FIG. 2(b), and the flmi [synchronous Oscilloscope 16 as signal 21
is applied to the vertical input terminal Y of .

このようにして、記憶装置10より読出された画像信号
は、オシロスコープ16が通常有しているトリガ掃引機
能と、アドレス信号より得た垂直同期信号とにより、オ
シロスコープの表示管ニおけろ輝度変調された電子ビー
ムが掃引制御されることにより表示管上に表示される。
In this way, the image signal read out from the storage device 10 is luminance-modulated across the display tube of the oscilloscope by the trigger sweep function that the oscilloscope 16 normally has and the vertical synchronization signal obtained from the address signal. The image is displayed on the display tube by sweeping the electron beam.

なお、この実施例では、記憶装置10への画像信号の書
込み動作時においても、前述した読出し表示の場合と同
様にオシロスコープ16上に画像信号を表示してモニタ
することが可能である。
In this embodiment, even during the writing operation of the image signal to the storage device 10, it is possible to display and monitor the image signal on the oscilloscope 16 in the same way as in the case of readout and display described above.

上記実施例では、ハードウェアが小規模で低価格で構成
できるとともに、オシロスコープの垂直掃引のゲインの
調整機能及び水平方向掃引における時間軸調整機能を利
用して、表示画像を拡大または縮小して表示することが
できるという効果を有する。例えば、第1図の記憶装置
10における   “(i、j)で示した小部分の画像
をオシロスコープ16の表示管全体に表示することも可
能である。
In the above embodiment, the hardware can be configured on a small scale and at low cost, and the displayed image can be enlarged or reduced by using the oscilloscope's vertical sweep gain adjustment function and horizontal sweep time axis adjustment function. It has the effect of being able to. For example, it is also possible to display the image of a small portion indicated by "(i, j)" in the storage device 10 of FIG. 1 on the entire display tube of the oscilloscope 16.

以上説明したように、本発明によれば、通常計測用等圧
用いられるオシロスコープを利用し、そのトリガ掃引機
能を用いることにより、記憶装置に配憶した画1象を表
示することができるから、構成が簡単となり、前記イM
米技術の欠点を除いて優れた機能の画像ディスプレイ装
置を低コストで提供することができる。
As explained above, according to the present invention, by using an oscilloscope that is normally used for measurement and using its trigger sweep function, it is possible to display a single image stored in a storage device. The configuration is simple and the above iM
It is possible to provide an image display device with excellent functions at a low cost without the drawbacks of the US technology.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による画像ディスプレイ装置の一実施例
を示すブロック肉、第2図(a)t (b) 、 (c
)は、第1図の動作を説明するだめの波形図である。 1・・・・・・撮像装置、3・・・・・・Al1)変換
回路、5・・・・・・マルチプレクサ、8・・・・・・
記1,1!装置制御回路、10・・・・・・H己1:l
&装置割14・・・・・・アドレスカウンタ、15・・
・・・・クロック信月発生器、16・・・・・・オシロ
スコープ、17,19・・・・・・I)/^変換回路。
FIG. 1 shows a block diagram showing an embodiment of an image display device according to the present invention, and FIG. 2 (a), (b), (c)
) is a waveform diagram for explaining the operation of FIG. 1. 1... Imaging device, 3... Al1) conversion circuit, 5... Multiplexer, 8...
Record 1, 1! Device control circuit, 10...H self 1:l
&Device allocation 14...Address counter, 15...
...Clock Shingetsu generator, 16...Oscilloscope, 17,19...I)/^ conversion circuit.

Claims (1)

【特許請求の範囲】[Claims] ディジタル信号化した画像信号を記憶する記憶装置から
読出される画像信号を表示する画像ディスプレイ装置に
おいて、前記記憶装置をシフトレジスタとしてその画像
信号を一定周期で順次読出すためのアドレスカウンタと
、読出されたディジタル信号化した画像信号をアナログ
信号に変換する第1のDA変換回路と、前記アドレスカ
ウンタの出力をアナログ信号に変換する第2のDA変換
回路と、トリガ掃引可能なオシロスコープとを備え、前
記第1ODA変換回路の出力信号を輝度信号として、前
記第2のDA変換回路の出力信号を垂直同期信号として
、また前記アドレスカウンタの特定桁の桁上げ信号をト
リガ信号として前記オシロスコープに印加することによ
り、オシロスコープ上に画像を表示できるようにしたこ
とを特徴とする画像ディスプレイ装置。
An image display device that displays an image signal read from a storage device that stores image signals converted into digital signals includes an address counter that uses the storage device as a shift register to sequentially read out the image signals at a constant cycle; a first DA conversion circuit that converts an image signal converted into a digital signal into an analog signal; a second DA conversion circuit that converts the output of the address counter into an analog signal; and an oscilloscope capable of trigger sweep; By applying the output signal of the first ODA conversion circuit as a luminance signal, the output signal of the second DA conversion circuit as a vertical synchronization signal, and the carry signal of a specific digit of the address counter as a trigger signal to the oscilloscope. An image display device characterized by being able to display images on an oscilloscope.
JP10074582A 1982-06-14 1982-06-14 image display device Pending JPS58218656A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10074582A JPS58218656A (en) 1982-06-14 1982-06-14 image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10074582A JPS58218656A (en) 1982-06-14 1982-06-14 image display device

Publications (1)

Publication Number Publication Date
JPS58218656A true JPS58218656A (en) 1983-12-19

Family

ID=14282078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10074582A Pending JPS58218656A (en) 1982-06-14 1982-06-14 image display device

Country Status (1)

Country Link
JP (1) JPS58218656A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01161160A (en) * 1987-12-17 1989-06-23 Hitachi Jidosha Buhin Hanbai Kk Oscilloscope operation supporting device
JPH06317609A (en) * 1992-04-23 1994-11-15 Iwatsu Electric Co Ltd Display circuit device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01161160A (en) * 1987-12-17 1989-06-23 Hitachi Jidosha Buhin Hanbai Kk Oscilloscope operation supporting device
JPH06317609A (en) * 1992-04-23 1994-11-15 Iwatsu Electric Co Ltd Display circuit device

Similar Documents

Publication Publication Date Title
KR100256187B1 (en) System and method for displaying standard disital video signal
US4126814A (en) Electron gun control system
CA2043177A1 (en) Triple field buffer for television image storage and visualization on raster graphics display
EP0130569A2 (en) Scanning imaging apparatus and method
US5285286A (en) Apparatus for testing image sensors that simultaneously output multiple image blocks
JP2003185683A (en) Waveform measuring instrument
JPS6042943B2 (en) display device
JPS5978390A (en) Digital tv type display unit
JP3084729B2 (en) Digital oscilloscope
JPH0364125B2 (en)
US4123797A (en) Flying spot pattern storage system
SU930355A1 (en) Graphic information output device
EP0218748A1 (en) Image storage device
JPS5822473A (en) Picture processor
JP3075425B2 (en) Digital oscilloscope
JP3239967B2 (en) Image signal generation circuit
JPH01295171A (en) Waveform display device
JPS59206881A (en) Display unit
US5406309A (en) Video simulation of CRT response
JPS6322594B2 (en)
SU1488873A1 (en) DEVICE FOR DISPLAYING INFORMATION ON THE SCREEN OF A TELEVISION INDICATOR
KR100256498B1 (en) Frame buffer control device in a d-ram interface of pdp television
SU670946A1 (en) Device for displaying information on crt screen
SU1608639A1 (en) Device for display of data on crt screen
KR100188937B1 (en) Scrolling Screen Deformer