JPS5821941A - デ−タ通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデータ通信方式に係り、特に共通の伝送路に多
数の端末装置を接続し、この端末相互間において時分割
でデータを送受信する方式に関するものである。

近年、事務の生産性向上を指向したオフィスオートメー
ション（以下ＯＮと略す）が脚光を浴びつつある。従来
のＯＡは、主としてｕａｌ別的、定型的業務をバッチ処
理によシ実行するものが主流であったが、今後は、例え
ば祇子ファイル、１子メール、文書編集等、いわゆるデ
ータプロセシングを伴うょシ高度な事務の自動化が安請
されてきている。

一方、光ファイバ、発光ダイオードなどを基にした光通
信技術の急速な発展と共に、高速且つ低価格のディジタ
ル伝送が、身近かなネットワークにも適用できるｃｒｒ
能性が高まっている。

このような技術的背景に基づき、ファクシミリ、＜ｔＸ
ａ、ワードプロセッサ、パーソナルコンピュータ、各種
データ端末機ｓｒ共通の信号伝送路に接続し、端末相互
間で自由にデータ通信全行い得るようにした目金的なネ
ットワークシステムヲ実現しようという試みがなされつ
つるる。

しかるに、このようなネットワークを実現するためには
、下記のようないくつかの問題点を解決しなければなら
ない。

第１は、共通伝送路に多種類の端末装置が接続され、そ
れぞれの端末装置の扱うデータの速度が憔端に異なるこ
とに起因する問題である。すなわち、既存の端末装置の
中にμ、５０ｂｐｓ程度の超低速のデータを扱うものか
ら、１ＭｂｐＳ以上の高速データを扱うものまで多種多
様の端末がある。

また最近の電話交換機技術では０．３〜＆　４　Ｋ　Ｈ
ｚの音声帯域のアナログ信号を８ＫＨｚ（１２５μＳ周
期）で８ビツト（７ビツト方式もある）のディジタル情
報に変換し、ディジ、タル情報レベルでの交換を行う時
分割電子交換機が実用化されているが、この場合には６
４Ｋｂｌ）Ｓ（８ビーツトＸ８ＫＨｆｆｉ）のデータ速
度に対処する必要がある。

このように多種多様のデータ速度に対処できる有効なデ
ータ通信方式を実現することが、この種の鉢合的ネット
ワークでは極めて重要な課題となる。

第２の問題は、現任の端末装置の中には、回縁父換万式
によりデータ通信を行うものと、ノくケラト交換方式に
よりデータ通信を行うものがあり、それぞれの交換網が
独立に存在する点でるる。

従って、このように異なる交換方式によりデータ通信を
行うように構成さ几ている多種類の端末装置ｉを共通の
伝送路に接続し、端末相互間で通信を行うためには、両
変換方式のいずれでもデータ通信全行い得るようにする
必要がある。

本発明の目的は、上述のような要求に適合したデータ通
信方式を提供することにある。

まず本発明方式の全体のシステム構成を第１図を参照し
て説明する。

同図において１はループ状の共通伝送路で、例えば元フ
ァイバが用いられる。２はこの伝送路に接続されたノー
ド装置で、その詳細については後述する。このノード装
置は１ルーグ当シ、例えば３２〜６４１１ｉ！ｉｌ接続
され、そのうちの少くとも１１固は、同期信号領域と情
報チャネル領域とよりなるフレームを生成する機能を有
する。３は端末装置で、例えばファクシミリ、ワードグ
ロセツブ、パーンナルコンピュータ、ミニコｙ　ヒユー
　タ、’を話語、各種データ端末装置などがこれに相当
する。

この端末装置は１個のノード装を当り、例えば８〜３２
１１ｉＡ接続される。従って上記の例ではｌループ伝送
路当シ２５６　＋ｉａ＋〜２０４８１１６１の端末が接
続されることになる。もちろん、これらの装置の数ｔよ
、−例を示したにすぎず、本発明方式がこれに限定され
ないことは百うまでもない。

次に本発明の時分割多重通信方式におけるフレーム構成
について説明する。

本発明方式においては、上述のループ状の伝送路ｌにビ
ット列の情報が伝送さｎるが、一定ビツト数の連続した
ビット群をここではチャネルと称し、そのチャネル数が
一定数連続した群をフレームと称する。このフレームは
、伝送速［−一定とすれば一定繰返し周期で発生する。

本発明方式におけるフレームは、第２Ａ図に示すように
、同期領域Ｘと情報通ｇＩ狽域Ｙとより構成される。同
期領域Ｘとして例えば４チヤネルが割当てられ、残りの
チャネルは情報通信領域として用いられる。本実施例で
はｌチャネルは１０ビツトから構成される。フレームの
繰返し周期はこの例では１２５μＳ　（８ＫＨｚ　）に
選ばｎている。

従って、データの速度ｋ　１０　Ｍｂｐｓとすると１フ
レームのチャネル数は１２５チヤネル、３２Ｍｂｐｓで
は４００チヤネルになる。

同ｉＪＡ領域の谷チャネルには同期用の１０ビツトのビ
ットパターンが挿入される。このビットパターンは、情
報通信領域Ｙに出現する領置の少ないビットパターンで
あることが望ましい。

情報通信領域Ｙは、回線交換機能時と、パケット交換機
能時とで異なったフレーム構成となる。

第２Ｂ図は回線交換機能時のフレーム溝底、第２Ｃ図、
第２Ｄ図はパケット交換機能時のフレーム構成、第２Ｅ
図は両者の混在する場合のフレーム構成である。以下そ
れぞれのフレーム構成について詳細に説明する。

、１ｇＩ線父換時のフレーム構成 第２Ｂ図から明らかなように回縁交換時のフレームは、
同期鎖酸Ｘ１接続制御パケット領域人及び１ｇｌ巌交換
偵域Ｂとから構成される。

フレームの先頭はフレームの先頭であることを識別する
ための固定した同期文字（１文字は１０ビツトのビット
パターン）を伝送する同期領域Ｘであシ複数のチャネル
から構成される。次の領域は接続制御パケット執城Ａ及
び回線交換領域Ｂの二つがあるが、これらは連続した領
域であれば順序はどちらでもよい。又、フレーム全体の
中に上記３つの領域以外のものが含まれていてもよい。

接続制御パケット領域へは、データを送信すべき宛先の
ノード装置及び端末装置のアドレス、発信側のノード装
置、端末装置のアドレス及びデータ送受信のために使用
する回線交換領域Ｂ内のチャネル番号等、いわゆる接続
制御情報をパケットにして伝送するために用いられる。

この接続制御パケット領域Ａは第２Ｆ図に例示するよう
に１６テヤネルＡ０〜ＡＩｓから構成される。各チャネ
ルはｌＯビットから形成されており、最初のビットＡｏ
ｏは接続制御パケット領域Ａの空塞光示用に用いられる
。すなわち、フレームの繰り返し周期を１２５μｓ　（
８ＫＨｚ）とすると、接続制御情報として最大８Ｋｆ固
／ｓｅｃの異なる接続情報を伝送し得ることになるが、
この接続制御パケット領域Ａ’を使用している場合には
、Ａ、、ピクトｔ−”ｉ″使用ていない場合には“０°
をセットすることによって、この領域の空塞状態を表示
している。同、この接続制御パケット領域人は、端末相
互間でデータの転送すべきチャネルを設定する際と、設
定の解除を行なう場合等に用いられるだけでるり、実際
にデータの送受信が行われている期間は回線交換チャネ
ルのみが使用される。

接続制御パケット領域人のチャネルの２番目のビットＡ
ｏｔは本実施例では予備的に設けられており、本発明と
直接関係な＾ので説明を略す。

各チャネルのＡ６２〜Ａ　０９の８ビツトは、データ情
報を嵌わす。ｓ２Ｇ図は接続制御パケット領域Ａの谷チ
ャネルＡ、−’−Ａ、、と、ぞのチャネルを介して伝送
される情報との関係例を示す。

チャネルＡＯは、データ全発信するノード装置のアドレ
ス情報を伝送するために用いられ、Ａ。

は、そのノード装置に接続されている端末の１つを指定
するために用いられる。Ａ、はデータを送１ｇすべき相
手先のノード装置のアドレスｔ”、Ａｓは七のノード装
置に接続さ扛たデータ送信先の端末のアドレスを表わす
情報を伝送するために用いられる。チャネルＡ４は、デ
ータの送［’求、終了要求の区別′ｆｔ表わす接続制御
コードの伝送に用いられる。チャネル人、は、データ通
信を行うために使用するｔｇＩ＋１！交換領域ＢＰ′３
の特定チャネル番号を表わす情報の伝送用に用いられる
。チャネル人６〜Ａ、ｌは各種のパラメータの伝送に用
いられるが、この発明とは直接関係ないので説明を省略
する。回線交換領域Ｂ内のチャネルと同時に複数個用い
て通信を行なう場合には、このチャネルへ〇〜ＡＩ’ｆ
ｋ使用チャネル番号の表示用に用いることもできる。チ
ャネルＡ、４はチェックコードの伝送のために用いられ
る。例えばチャネル人６〜Ａ１３のデータに対して一定
の演算処理をした結果をチェックコードとして伝送し、
受信側では同じデータに対して同じ演算処理を実行し、
送信されたデータの正誤をチェックする。チャネルＡｌ
ｌはステータス情報の伝送に用いられる。たとえば、デ
ータの宛先ノード１ｔｌｔは、データを受信すると、こ
のチャネルＡｌ１１に予め定められた情報を乗せて発信
元に送シ返す。これにより、発信元ノード装置はデータ
の送達の確認をすることができる。

一方、回線交換領域Ｂは、上記接続制御パケット領域Ａ
で指′定されたチャネルを通して、複数の端末装置相互
間で目的とする情報交換を行うために用いられる。

この回線交換領域Ｂは任意の数のチャネルＢ　Ｏａ８１
　、　Ｂ＊・・・・・・Ｂ、から構成さｎる。ｄＸ２Ｈ
図に示すように谷チャネルは１０ビツトで構成されてお
シ、下位８ビツトＢ（１１〜Ｂ６１がデータ伝送用に割
当てられている。先頭のビットＢｏｏは、そのチャネル
が空いているか、或いは既に使用されているかを表わす
空塞表示ビットとして用いられる。

２番目のビットＢ。１はそのチャネルの８ビツトのデー
タが有効なデータであるが、無効なデータであるかを表
示するために用いられる。この情報のＭ効／無効ビット
Ｂｏｉによってデータ速度の調整が可能であり、以Ｆそ
の理由會簡単に説明する。

前述のように本発明方式では１フレームの周期を例えば
１２５μ８　（８ＫＨｚ　）に選定しているから、ｌチ
ャネルで１秒間に伝送し得るデータ鴛は８ピントＸ８に
＝６４にビットである。本発明ではこのチャネルを単位
とし、たとえ超低速のデータｔ−扱う端末でも、端末か
ら送信要求があった場合にはｌ端末１チヤネルを割当て
ることにしている。従って端末のデータ速度が例えば５
０ｂｐｓ程度の超低速の場合にはｌチャネルを割当てら
ｎても、伝送すべきデータは、６４に１５０フレームに
１回位の開会でしか発生しない。つまシ、１秒間に８に
回フレームが繰シ返し生成されても、そのフレームのチ
ャネルを利用するのは１０００フレームに１度程度で充
分、超低速データを伝送し得ることになる。従って１つ
のチャネルに増目するとそのチャネルにデータがのって
いるフレームと全くデータのないフレームとが繰り返し
生成されていることになる訳でアシ、本発明では割り当
てられたチャネルにデータがのっている場合にはＢ。１
ビツトを有効表示、例えば°１“全セットし、データが
ない場合にはｓｅｔビットを無効表示、例えば°０”を
セットすることとしている。従ってＢ。１ビツトの°１
”の周期がデータの速度全表わしていることになる。換
言すれば各ノード装置は８０ｇビットを利用することに
より速度の異なるデータを自由に調整して送受信するこ
とができる。

一方、６４Ｋｂｐｓ以上の高速のデータを伝送する場合
には複数チャネルを割当てることによシ容易に対処でき
る。例えば１Ｍｂｐｓの高速データを扱う端末に対して
は１ｉチヤネルを割当てればよい。

次に回線交換方式によるデータ通信手順について第２工
図を参照して説明する。

端末からの送信要求により、ノード装置は相手の端末の
論理的なアドレス（たとえば電話番号）から相手先アド
レスを作成する。各ノード装置のアドレスは、予め固定
的に割当てる等、公知の方法により決められる。

次に回線交換領域ＢのチャネルＢｏ　−Ｂｍの中で空塞
表示ビット（ＢＯＧ、　Ｂｌ。５Ｂ２Ｇ・・・・・・）
が空表示（例えば°０”）のチャネルを探し、そのチャ
ネルを基表示（例えば“１°）とする。その後第２Ｇ図
に示すような接続制御パケットフォーマットに基づき、
接続制御パヶッＩｆ作成する。この場合、チャネルＡ４
に相当する領域には接続要求を表示するコードが格納さ
れ％ＡＩに相当する領域にはハントされたチャネル番号
を表わすデータが格納さｎる。

接続制御パケットが作成できたら、空表示になっている
接続制御パケット領域Ａをみつけて該パケット（こｎを
第１のパケットと称する）を伝送する。上記領域人の空
塞状態は前述のように接続制御パケット領域人の先頭チ
ャネルＡ０の空塞表示ビットＡｏｏ　ｋ見ることにより
識別できる。

上記接続制御パケットは受信ノードで受信されパケット
情報同各の解釈を行い、まず接続要求さｎた端末が使用
中でないかどうか確認し、使用中でない時には与えられ
た１受用チャネル査号（チャネルＡ、のデータ）を上記
ノード装置の端末へ制御部に設定する。この使用チャネ
ル番号の設定によシ、以後このチャネルを通して送らし
てくるデータが端末に受信されることになる。その後、
受信先のノード装置でチャネル設定の処理が完了したこ
とを意味する応答パケット情報が作成され、このパケッ
ト（これを第２のパケットと称する）が送信側のノード
装置に送出される。

送信側ノード装置は第１のパケットの送達確認全行った
後、応答情報の第２のパケットの受信を待つ。第２のパ
ケットを受信した後、一定タイミングをとり送信側端末
にスタート指示を出す。

一方、潰信側ノード装置は、応答情報を表わす第２パケ
ツトの送達を確認した後、直ちに端末に対しスタート指
示を出す。この時点で既に発信側、層信側ノード装置の
端末制御部に同一の使用チャネル番号が設定されておシ
、以４、終了要求があるまでフレーム周期間隔で両端末
間の情報交換が、＠祿交換領域Ｂの指定されたチャネル
を通し″て連続的に行われる。

あるフレームが生成さｎているタイミングにおいて、送
信すべきデータがまだ端末で発生していないときにはチ
ャネル内の有効性表示ビット（例えはＢ・ｔ）ｈたとえ
ば°０°にすることにより、受信側ノード装置に対し、
そのフレームのデータが無効であることを伝える。この
ように有効性表示ビットの利用によシ自動的にデータの
自ｄｒＡ整を行うことができることは前述の通りである
。

送１ｇ側端末からデータ伝送の終了要求が発生すると、
前述と同様にして第２Ｇ図に示すフォーマットに基づき
終了要求１ｋｆｉわすパケット情報を作成する。このパ
ケット慣＠は受信側のノード装置に伝送さｎる。両ノー
ド装置はともに端末に対して停止指示信号を送るととも
に使用中のチャネルを解放する。つまり送信側は使用中
のチャネルの先頭ビットを°Ｏ”にし、空状態に戻し、
受信側以上述べた制御は、後述するノード装置内の処理
装置からの指示に基づいて実行さｎる。

パケット交換時のフレーム構成 パケット交換時のフレームは、第２Ｃ図、第２Ｄ図に示
すように、同期領域Ｘと、パケット交換領域りとから構
成さしている。

同期領域Ｘはフレームの先頭を識別するだめのもので、
回線交換時のフレームの場合と同様である。

パケット父換領域ＤＦｉ、第２Ｄ図のように全情報通信
領域を１つのパケット交換領域にしてもよいし、第２Ｃ
図に示すように複数のパケット交換領域に分割して使用
することもできる。

各パケット領域りは第２５図に示すように複数゛のチャ
ネルＤｏ　＃　ＤＩ　ｍ・・・・・・Ｄ、からなシ、各
チャネルで伝送すべき情報は同図のように予め割当てら
れている。もちろん、第２Ｊ図は一例を示したにすキス
、パケットフォーマット、アドレスの割付は方法は他の
方法でも可能である。

本実施例では先頭の２チヤンネルＤｏ　、　Ｄ＋　ｋ通
してパケットを送信する側、即ち発信アドレス情報が伝
送され、次の２チヤンネルＤｔ　、Ｄｓ　ｋ通してパケ
ットを受信する側、即ち宛先アドレス情報が伝送される
。そしてチャネルＤｏ　、　Ｄｓにはノード装置のアド
レスが、チャネルＤｒ　−Ｄｓには端末装置のアドレス
が割当てられている。

゛チャネルＤ、以降の連続したチャネルＤ４〜Ｄ　Ｌ−
ｔはデータ伝送用に割当てられている。最終チャネルの
一つ前のチャネルＤｊ−ｓは、チャネルＤ０〜Ｄｔ−＊
の情報のチェツコード用に割当てら扛、最終バイトＤｔ
はステータス用に割当てられている。

同、各チャネルは第２Ｆ図の場合と同様に１０ビツトか
ら構成され先頭チャネルＤｏの最上位の１ビツトだけが
パケット交換領域の空塞表示用に用いられ、谷チャネル
の下位８ビツトが情報の内容を妖わす。

次にパケット交換方式によるデータ通信の動作について
説明する。

送信端末からの送信要求に従い、送信元ノート。

ｉｔは空きパケット領域が受信されるのを待ち、その領
域を塞表示として、ノクケット情報を伝送路に送出する
。

各ノード装置はパケット情報内の宛先アドレスＤｔをチ
ェックし、自己のノードアドレスと一致しない時には、
そのまま他のノード装置に転送する。チャネルＤ、の宛
先アドレスが自己のノードアトにスと一致すると、その
ノード装置は受信動作を開始する。

受信ノード装置は、これに接続された受信端末にパケッ
ト情報を伝送するとともに、ノくケラト情報の最終チャ
ネルＤＬに、受信したことを我わすステータス情報をの
せ、他の情報とともに次のノード装置に順次伝送する。

パケット情報がループ状伝送路を一順し、送信ノード装
置にもどってくると、この送信ノート°装瀘はチャネル
Ｄｏの発信アドレスが自己のノート。

アドレスと一致するので、周回したノ（ケラト情報をと
り込む。同時に、その／くケラト領域の空塞衣示ビット
Ｄ０゜を空き表示とし、伝送を終了する。

送信ノード装置は、周回後のとシ込んだパケット情報の
ステータスをチェックすることにより、伝送の正常性を
調べることができる。

以上、本発明方式による回線交換時及びパケット交換時
のフレーム構成と、それぞれのデータ通１百方式につい
て述べたが、本発明においては、両交換方式を適宜切換
えてデータ通信することもできるし、又１つのフレーム
内に回線交換領域とパケット交換領域の両方全同時に作
成し、両交換方式？混在させた形でデータ通信を行うこ
ともできる。

第２Ｅ図は、回線交換機能とパケット交換機能とを同時
に実現する場合のフレーム構成を示す。

このフレームの同期領域Ｘ、接続制御領域Ａ１回線交換
領域Ｂ及びパケット交換領域りの各ビットフォーマット
は第２Ｂ図〜第２Ｄ図と同様であるのでその説明は省略
する。同、−第２Ｅ図において谷領域Ａ、Ｂ、Ｄの順序
は任意でよく、又パケット変換領域りは複数に分割され
てもよい。

第３Ａ図は本発明によるデータ通信方式を実現するため
の通常のノード装置の全体構成の一例を示す。１００は
フレーム同期部、２００はチャネル制御部、３００は処
理装置、４００は転送制御部、５００は端末制御部、６
００はリンク制御部、７００はパケット制御部、８００
はノくケラトインタフェース部、１０００は端末装置、
１１００はパケット化装置、１２００は光ループ伝送路
、１３００は端末バスである。

このような構成において、フレーム同期部１００では、
ループ伝送路１２００から込られてくる受信信号からフ
レームの先頭の同期領域を識別し、フレームの先頭およ
びフレーム同各チャネルの先頭を示すクロックタイミン
グ信号を作成し曲の部分へ送出する。

チャネル制御部２００では、フレーム内のチアネル番号
を識別したり、フレームの回線交換領域の指示を行なっ
たり、ノードの動作制御、状態表示などを行なったりす
る。

処理装置１３００は、マイクロコンピュータ、メモリな
どを用いた蓄積プログラム制御を行なう部分で接続制御
処理、初期設定処理などのプログラム制御を行なう。

転送制御部４００は、ループ伝送路１２００からの入力
信号を受信し、所定の端末装置１０００等との送受信信
号の入れ替え処理を行なった後、ループ伝送ｗ！１１２
００への送信信号を作成する。

端末側（ｉＱＩｔｆｉｓ　５００　ｆ′ｉ、対応ｆる端
末装置１０００との送受信を制御したシ、転送制御部４
００との間の送受信データの転送制御を行なう。そのた
めに、転送すべきフレーム内のチャネル番号の記憶全行
なう。

リンク制御部６００では、回線交換の接続制御、パケッ
トの送受信処理を行なう。パケット制御部７００はパケ
ット送受信に必要な基本機能を有し、アドレスの一致検
出、空チャネルの探索、送受信タイミングの作成等を行
なう。

パケットインタフェース部８００では、パケット交換領
域を有する時のパケット化装置１１００との制御信号、
送受信データの制御、パケット領域の記憶等を行なう。

端末バス１３００は、これら装５１１００〜ｓｏ。

０間を接続し、相互の送受信の制御を行なう役目をする
。

このような構成において、ループ伝送路１２００から受
信信号が入ってくると、転送料４１９４００では受信復
調し、フレーム同期部１００において、その受信信号か
らフレームの先頭の同期信号を識別し、フレームおよび
フレーム内チャネルの受信に会費なりロツクタイミ／グ
を作成して他の部分へ送出する。

チャネル制御部２００では、フレーム同期部１００から
のタイミングにより、チャネル番号信号を作成し、端末
バス１３００に送出するとともに、このチャネル番号１
ｇ号から回線交換領域内であるかどうかを判定して同じ
く端末）（ス１３００に送出する。また、リンク制御部
６００では、チャネル制御部２００からのチャネル番号
信号力為ら受信チャネルが接続制御）くケラト領域の先
頭および終了であるかどうかを判定してノくケットｆｌ
ｌＪＩ１部７００に送る。

いま、ある端末装置１０００から送信要求があると処理
装置１３００が検出し、端末側＃５５０Ｏへハント要求
を出す。端末制御部５００では、転送制御部４００から
取り込まれた各チャネルの空塞表示ビットと、チャネル
制御部２００からの回線交換領域内でおることを示す信
号とにより、回線交換領域内の空表示のチャネルを探し
、それが見つかると、その時のチャネル番号信号を端末
制御部５００に取９込み記憶するとともに、転送制御部
４００に信号を送って、対応するチャネルの空塞表示ビ
ットを本表示にしてループ伝送路１２００に送出する。

処理装［３０Ｇでは、宛先アドレスを、端末装置１００
０からの情報受信あるいは予じめ決められた固定的なア
ドレスにより作成し、その宛先アドレス、自己のアドレ
ス、端末制御部５００から取シ込んだ空チャネル番号ヲ
絖み出し作成し、接続要求コードなどを接続制御パケッ
トフォーマットに基づき編集して接続制御パケットを作
成し、リンク制御部６００に送っておく。それとともに
、処理装置３００からリンク制御部６００に送信要求金
山すと、パケット制＃＃７００では接続制御パケット領
域の先頭チャネルの空塞表示ビットを見て、空表示であ
れば、転送制御部４００に信号を送って先頭チャネルの
空塞表示ビット會塞未示にしてルーズ伝送路１２００に
送出する。それとともに、リンク制御部６００に信号を
送って、既に設定されている接ｆｆＧ制御パケツｉ転送
制御部４００に送り、パケット送信情報としてルーズ伝
送路１２００に乗せる。

このようにしてループ伝送路１２００に送出された接続
制御パケットは、谷ノード装置で受信される。その動作
は、転送制御部４００から咳領域のデータがパケット制
御部７００に送られ、そこで、宛先アドレスと自己のア
ドレスとの−ｆｌｔｆニックし、一致が検出されると、
リンク制御部６０Ｇ？起動し、受信された接続制御パケ
ットデータをリンク制御部６００が取シ込み、東に処理
装装置３００がそれｔ−読みとる。

処理装置３００では、読み取った接続制御パケットの内
容の解釈を行ない、接続要求された端末装置１０００が
使用中でないか否かを確認し、使用中でなければ、送信
側ノード装置ｔ’ｔ”ｆｆｌ先アドレスとした応答情＠
を含む接続制御パケットを作成し、送イぎ要求とともに
リンク制御部６００に送る。

以下、前述した送信側ノード装置と同様に、空の接続制
御パケット領域を見つけて、その空塞表示ビットを本表
示にするとともに、作成した接続制御パケットヲその領
域内に挿入してパケット伝送Ｍ１２００に送出−ｊ”ル
。−ｒｆｃ、１Ａ１１装［３００では送られて来た空チ
ヤネル番号を接続要求された端末装置１０００の端末装
置部５００に設定する。

一方、送信側ノード装置では、自己が送１Ｍシたパケッ
トがループ伝送路１２００を一巡して戻って米た時、転
送制御部４００で取シ込まれたデータ中の発信アドレス
が自己のアドレスに一致することｆ　パケット制御部７
０Ｇにおいて判定し、転送制御部４０Ｇに信号を送って
接続制御パケット領域の先頭チャネルの空塞表示ビット
１−空表示にする。

一方、送信側ノード装置で、受信側ノード装置から送ら
れて米た比容を示す接続制御パケットを受信すると、パ
ケット制御部７００において、宛先アドレスが自己アド
レスと一致することを検出し、前述したと同様に、接続
制御パケット全リンク制御部６００を介して処理装置１
３００に取り込む。

処理装［３００では、応答情報をＮ認して、端末装置１
０００にスタート指令を発生する。また、受信側ノード
装置で自己が送信した情報がループ伝送路１２００を一
巡して来たことを知ると、前述したと同様に、接続制御
パケット領域の先頭チャネルの空塞表示ビットを空表示
にして、端禾装［１１０００にスタート指令を出す。

送信側ノード装置では、処理装［３００からのスタート
指令に基づき、端末装置１０００から送信データを端末
制御部５００に送出する。

端末制御部５００では、設定されたチャネル番号が、チ
ャネル制御部２００からのチャネル番号信号と一致する
かどうか検出し、一致が検出されると、端末装置１００
０からの送信データを転送制御部４００に送シ、それに
ょシ対応するチャネルに送信データを挿入してループ伝
送路１２００に送出する。

一方、受信側ノード装置では、送信さｎて来たデータを
転送制御部４００で受信し、端末制御部５００に送る。

端末制御部５００では、設定されたチャネル番号がチャ
ネル制御部２００からのチャネル番号信号と一致するか
どうかを判定し、−紋が検出されると、受信データ金と
９込み端末装ｄ１０００に送る。なお、同じチャネルを
使って同時に受信側ノード装置から送信側ノード装置に
対しても、データの送信を同様に行なうことができる。

なお、受信側ノード装置から送信側ノード装置に対して
、異なったチャネルを使って送信を行なうようにするこ
ともできる。

次に、送信側ノード装置において、端末制御１０００か
ら送信終了要求が処理装置３００に出ると、処理袋ｍ３
００では、切断を指示する接続制御パケットを作成し、
前述したと同様に、受信側ノード装置に送り、その端末
装置１０００に停止指示を行なう。

それとともに、送信側ノード装置において、処理装置３
００から端末制御部５００にチャネル要求を出し、占有
しているチャネルの番号にチャネル番号信号が一致した
時、転送制御部４００に信号を送シ、そのチャネルの空
塞表示ピントを空にして、チャネル解放を行なう。

なお、端末制御部５００では、設定されたチャネル番号
がチャネル番号信号と一致した時、端末装置１０００か
ら未だデータが入って来ていない場合には有効性表示ビ
ットを無効表示にしたデータを送信し、相手方にデータ
が無効であること倉伝え、端末装置１０ｏＯ側のどのよ
うな処理速度にも対処できるようになっている。

また、転送制御部４００においては、リンク制御部６０
０から送られた接続制御パケットの第１〜１４番目のチ
ャネルのデータに所定の演算を施シテチェックコードを
作成し、そのコートヲパケットの１５番目のチャネル内
に挿入して転送する機能と、受信された接続制御パケッ
トの第１〜１５番目のチャネルのデータに所定の演算を
施して、受信データの娯シをチェックし、その精米を第
１６番目のチャネルにステータス情報として挿入して転
送する機能とを有している。

一方、パケット交換を行なう場合は、送信側ノード装置
のパケットインタフェース部８ｏｏにおいて、パケット
交換領域の先頭チャネルを検出してパケット制御部７０
０に送る。パケット制御部７００では、転送制御部４０
０がらの空塞表示ビットｅ見て、空チャネル表示であれ
ば、転送制御部４００に信号を送シ、その先頭チャネル
の空塞漱示ピントを塞弐示にする。それとともに、パケ
ット化装置１１０Ｇで作成し、パケットインタフェース
５ｓｏｏに設定しであるパケット情＠を転送制御部４０
０からループ伝送路１２００に送出する。受信側ノード
装置では、パケットの先頭チャネル全パケットインタフ
ェース部１１００でチャネル番号信号により検出し、パ
ケット制御部７００を起動する。パケット制御部７００
では、転送制御部４００から送られて米たパケツとデー
タの照光アドレスが自己のアドレスでるることを検出し
、その給米をパケットインターフェース部１１００に知
らせる。インタフェース１ｌ１０Ｇでは込らｎたパケッ
トデータを受は取シ、処理袋１１３０Ｇに送る。パケッ
トインタフェース部８００でパケット交換領域の終了チ
ャネルを検出すると、終了動作を行なう。

各ノード装置で、自己の発信したパケットデータがルー
プ伝送路１２００ｔ−一巡して再び戻ってくると、パケ
ット制御部７００では、同様に転送制御部からパケット
データを受取９、発信アドレスが自己のアドレスと一致
することをチェックし、一致した場合は転送制御部４０
０に信号を送って、対応するパケットの先頭の空塞表示
ビットに空表示にし、パケット領域を解放する。

第３Ｂ図は本発明によるデータ通信方式を実現するため
ノード装置でめって、フレーム生成機能を有するノード
装置の全体構成の一例を示すもので、第３Ａ図と異なる
点は、転送制御部４００が送受信部４００Ａと転送部４
００Ｂとに分割されていることと、これらの間にフレー
ム生成制御部９００が設けられていることである。

このノード装置は前述した通常のノ′−ド装置の役目を
するとともに、ループ伝送路１２００を巡回する一定周
゛期のフレームを生成する役目金するものである。

フレーム生成制御＄９００ではループを一巡したフレー
ム情報全転送制御部４００の送受信部４００Ａ経由フレ
ーム生成制御部９００内のメモ゛すに−フレーム分記憶
し、一方、送信用のクロックを発生させ、該クロックに
基づき、同期領域のパターンを先頭に作成し、その後順
次上記メモリを読み出し、フレームを形成させる。核情
報を転送制御部の転送部４００Ｂに送る。以降他と同様
な、＃作を行ない、次ノードへの情報は転送制御部の送
受信部４００人を経由して送出する。

また、フレーム生成側ｇ４部９００では異常監視を行な
う機能を有している。すなわち、回巌交侯領域およびパ
ケット交換領域のそれぞれにおいて、谷チャネルの空塞
表示ビットが全て基表示を示している事が一定回数以上
連続して続いていることを検出すると、各チャネルの空
塞表示ピッｉｆ強制的に空表示にする役目金している。

その他の動作は第３Ａ図の場合と同じであるのでその説
明は省略する。

以下、第３Ａ、８図の各部の具体的構成例につき詳細に
説明する。

（１）　　フレーム同期部１００ 第４図はフレーム同期部１００の具体的構成の一実施例
を示すものである。

図において、信号ＴＩＭ、８ＲＯＵＴ　は第１図で詳述
するように受信器及びシフトレジスタによシ作赦される
信号である。ループ伝送路１２００から転送制御部４０
０に送られて来た直列の受信情報を受信器によシ復調す
るとともに、受信情報のビット間隔のタイミングを抽出
することによりデユーティ５０チのタイミング信号ＴＩ
Ｍが作成される。このタイミング信号ＴＩＭにょシ直列
の受信情報をシフトレジスタに順次格納する。そのシフ
トレジスタの並列出力が信号８ＢＯＵＴでるる。

フレーム同期部１００では、同期パターン発生器１０１
に設定されている、フレーム同期領域内の同期パターン
と、転送制御部４００シフトレジスタに格納された情報
ＳＲ・ＯＵＴとを一致回路１０２において、１ビツト受
信する毎に比較し、一致が検出されると一致フリッグフ
ロック１０３ｔアンドゲート１０４を通してセットする
。

このフリラグフロップ１０３のセットにより、ブンドケ
−ト１０５を通して同期カウンタ１０６を作動させ、以
後の受信ビット数の計数を開始する。

同期カウンタ１０６の値が、１チヤネル当シのビット数
（本実施例では１０）に相当したことをデコーダ１０７
で検出すると、アンドゲート１０８により転送制御部４
０Ｇのシフトレジスタの内容５ＲＯＵＴが再び同期パタ
ーンに一致するかどうかのチェックを行ない、もし不一
致であれば、アンドゲート１０Ｂの出力によりオアゲー
ト１０９全通して一致フリップフロッグ１０３および同
期カウンタ１０６をリセットしてしまい、再び、１ビツ
トずつ受信される度にシフトレジスタの内容と同期パタ
ーンの一致を探索する。

シフトレジスタの内容と同期パターンが引続き一致した
場合には一致フリッグフロッグ１０３はセット嘔れたま
まで、その時には、同期カウンタ１０６から同期文字カ
ラ／り１１０に信号全高し、同期文字カラ／り１１０ｔ
−＋１する。このように、同期パターンに一致したチャ
ネルが連続して受信されると、同期文字カウンタ１１０
にその文字数が計数される。上述したように同期領域の
チャネル数が４であるとすれば、カウンタ１１０の値が
３になり、かつ同期カウンタ１０６の内容が次の第４チ
ヤネルの同期文字で検出した後の値例えば３になった時
、すなわち、４チヤネル連続しヤー攻が得られたことを
デコーダ１１１，１０７によシ検出し、かつタイミング
信号ＴＩＭのタイミングの時にアンドゲート１１２に出
力を生じさせ、同期合せスリップフロップ１１３’ｉセ
ツトシ、同期合せが成立した事を示し、そのセット出方
で、；４−７ゲート１０９を通して一致フリップフロッ
グ１０３、Ｐｊ４カウンタ１ｏ６、同期文字カウンタ１
１０ｉ全てリセットするとともに、アンドゲート１０４
の出力を禁止する。そｎにょシ、一致検出動作全停止さ
せ、以降の情報チャネルの内容を誤って同期チャネルを
見なすことを防止する。

一方、クロックカウンタ１１４は、受信タイミ７グ信号
Ｔｘｙｔｖｃよシ駆動されておシ、シフトレジスタ出力
５ＲＯＵＴが−チャネル分の情報を示すタイミングを指
示するクロックを作成するためのものである。そのため
に、アンドゲートｌ１２で同期ＯＫが検出された時、ク
ロックカウンタ１１４の内容を強制的に同期カウンタ１
０６の値即ち３に設定し、同期カウンタ１０６の値と、
クロックカウンタ１１４の値を同じにすることにより位
相合せを行なう。一方、クロックカウンタ１１４の出力
をデコーダ１１５に入力し、クロックカウンタ１１４の
値が０．１の時にデコーダ１１５からクロック信号ＣＬ
ＫＩｔ−出力し、また、クロックカウンタ１１５の値が
５．６の時に、クロック信号ＣＬＫＩＩを出力する。ま
た、特殊な用途のためにクロックカウンタ１１５の値が
４の時クロック信号ＣＬＫｍを出力する。このＣＬＫ　
１により後述するようにシフトレジスタの出力は、受信
レジスタに転送される。各チャネル毎の情報単位で以降
の処理が可能となる。一方、本ＣＬＫＩ〜■は同期が合
っていない時でも、クロックカウンタ１１４は常に動作
しているので常時出力さＣ１ノード装置の他の部分の処
理を中断させることはない。

同期合せフリップフロッグ１１３がセットきれると、フ
レーム同期部１００からチャネル制御部２００にチャネ
ルアクト信号ＣＨＡＣＴを送シ、チャネル制御部２００
内のチャネルカラ／りを起動し、クロック信号ＣＬＫＩ
［のタイミングで計数を開始し、クロック信号ＣＬＫＩ
ＩＯ数すなわちフレーム内のチャネル数（同期領域内の
チャネル数は除く。）を計数する。チャネルカウンタの
内容が、フレーム内の情報通信領域（第２Ａ図Ｙ）のチ
ャネル数に相当する数に達すると、デコーダからエンド
チャネル信号ＥＮＤ　　ＣＨ４−フレーム同期部１００
に送シ返し、アンドゲート１１６ｔ−通して同期合せク
リップフロック１１３をリセットする。それにより、前
述したような同Ａ１検出動作が開始さｎ転送制御部４０
０のシフトレジスタに１ビツト受信される度に同期文字
パターンかどうかのチェックを再び行なう。それにより
、次のフレームの同期領域が、前フレームの終了に続い
て正常に受信されるかのチェックがなされる。

ループ伝送路１２００の伝送情報のビット抜け、雑音に
よるビット湧出し等により、次のフレームの同期領域に
同期パターンが検出されない場合があシ得る。この場合
には、フレーム内のチャネル情報が正しく認識されない
ので、すぐに同期を取シ直す一方、その間の処理を中止
させる等の何らかの処置が必要であシ、そのために、こ
の同期ずれを直ちに検出しなければならない。

この同期ずれの検出は、前のフレームの終了金示すエン
ドチャネル信号ＥＮＤ　　ＣＨによシ同期合せフリップ
フロッグ１１３がリセットされた後、クロックカウンタ
１１４の値が０になったタイミング、すなわち、次のフ
レームの同期領域の先頭の同期チャネルの情報が全て転
送制御部４００のシフトレジスタに入力さｎたタイミン
グで、同期パターンとの一致が検出されず、即ち一致フ
リッグフロック１０３がリセットされていれば、アンド
ゲート１１７から出力が生じ、同期ずれフリップフロッ
プ１１８をセットする。同期ずれクリップフロック１１
８のセット出力である同期ずれ信号ＳＴ　　０ＵＴｅチ
ャネル制御部２００に送出する。このクリップフロック
１１８は同期合ぜができたとき、クリップフロック１１
３の出力でリセットされる。

（２）チャネル制御部２００ 第５Ａ図はチャネル制御部２００の具体的構成の一例を
示すものである。

前述したように、フレームＩｉｒ］Ｍ部１００で、同期
合せが成立してチャネルアクト信号ＣＨＡＣＴが出力さ
れると、チャネル制御ｍ２００では、同じくフレーム同
期部１００からのクロック信号ＣＬＫ［のタイミングで
アンドゲート２０１を開き、チャネルカウンタ２０２の
計数を開始する。

チャネルカウンタ２０２の内容が、フレーム内の情報通
信領域のチャネル数に相当する値になるとデコーダ２０
；Ｉｎ”らエンドチャネル信号ＥＮＤＣＨを出力する。

フレーム同Ａ１１部１００からのチャネルアクト信号Ｃ
ＨＡＣＴがオフになると、インバートゲート２０４を通
してチャネルカウンタ２０２をリセットする。

チャネルカウンタ２０２の出力は、後述するように、ノ
ードアクト、フリップフロッグ２０５がセットされてい
る時に、アンドゲート２０６を通してチャネル番号信号
ＣＨＮＯとして端末バス１３００に送出される。

一方、インタフェース回路２０７は、処理装置３００か
ら選択されたレジスタにデータを書込んだり、データを
読み出したりするだめの回路で、その具体的構成は例え
ば、第５Ｂ図に示すようである。

第５Ｂ図に示すインタフェース回路２０７には、処理装
置３００から端末バス１３０（１通して、同期信号８Ｙ
ＮＣ，端末番号ＴＭＮＯ，レジスタ査号ＲＥ番号Ｏ，読
出し、書込み制御信号ＭＷデータＤが入力されておシ、
一致回路２０８において、同期信号８ＹＮＣが入ってい
る時に、端末番号ＴＭＮＯを端末番号発生器２０９から
の自己に割りあてられた端末番号と比較し、両者が一致
する時にリード・ライト制御信号Ｒ／Ｗに応じてアンド
ゲート２１０または２１１から出力を生ぜしめ、ライト
デコーダ２１２またはリードデコーダ２１３を選択させ
て、処理装［３００からのレジスタ番号ＲＥＧＮＯに対
応するレジスタにライトセレクト信号ＷＳまたはリード
セレクト信号Ｒ８ｔｌ−出力する。同時に、送信ゲート
２１４または受信ゲート２１５も選択し、処理装置から
のデータＤをライトセレクト信号ＷＳで選択されたレジ
スタに誓込むか、または、選択されたレジスタの内容を
出して処理装置に送るかする。なお、レジスタ番号ＲＥ
ＧＮＯ″ｃ指定されるのはレジスタに限らず、フリップ
フロッグ等の記憶機能を持ったものでもよい。

第５Ａ図において、回線先頭チャネルレジスタ２１６、
回線終了チャネルレジスタ２１７、同期はずれ状態７リ
ツグフロツグ２１８およびノードアクトフリップ７０ツ
グ２０５は処理装置からのレジスタ番号ＲＥＧＮＯで選
定されるものである。

回線先頭チャネルレジスタ２１６および回線終了チャネ
ルレジスタ２１７には、処理装置からインタフェース回
路２０７全通して送られるライトセレクト番号ＷＳまた
はｗｓにより予じめフレームの回線交換領域の最初のチ
ャネル番号および最終のチャネル番号が予じめ格納され
る。また、クリップ７０ツグ２０５は、ノード装置を動
作させる時に、ライトセレクト信号ｗｓのタイミングで
、データＤでセットされるようになっている。そして、
チャネルカウンタ２０２の内容が、回線先頭チャネルレ
ジスタ２１６と一致することを一致回路２１９で検出す
ると、回線交換領域フリップフロッグ２２０をセットす
る。また、チャネルカウンタ２０２の内容が、回線終了
チャネルレジスタ２１７と一致することが一致回路２２
１で検出されると検出信地を遅延回路２２２で一定時間
遅延した後、フリップフロップ２２０をリセットする。

７リツブフロツプ２２０がセットされている時、ノード
アクト、７リツプフロツプ２０５がセット状態にドあれ
ば、アンドゲート２２３を開いて、回線ゲート信号ＬＩ
ＮＧを発生させ、端末）（ス１３００に送出する。

処理装置３００において、同期はずれ状態フリップフロ
ッグ２１８の状態を知るために、インタフェース回路２
０７を通してリードセレクト信号Ｒ８を送シ、バッファ
ゲート２２４を開いて、フリップフロッグ２１８の内容
を取込むとともに、遅延回路２２５で一定時間遅延した
信号によりフリップフロッグ２１８をリセットする。

また、インタフェース回路２０７からのリードセレクト
信号Ｒ８によシ、レジスタ２１６または２１７の内容が
バッファゲート２２６または２２７を通して続出される
ようになっている。

０）処理装置３００ 第６図は処理装置３ｏｏの具体的構成の一例を示すもの
である。

処理装置列ＯＯは、処理部３００Ａと変換部３００Ｂと
に分けられ、処理部３００Ａは少なくともプロセツｔ３
０１メモリ３０２およびバス３０３よシなっている。

そして、プロセッサ３０１およびメモリ３０２を接続し
たバス３０３にはアドレスストローブ信号Ａ８ＹＮＣ，
アドレス信号ＡＤＲ８，リード・ライト制御信号Ｒ／Ｗ
およびデータＤｒ有しておシ、それらの信号は変換部３
００Ｂに入力される。変換部３００Ｂでは、処理部３０
０Ａからのアドレス信号ＡＤＲ８の上位ビットを一致回
路３０４に送り、アドレスストローブ信号ＡＳＹＮＣの
タイミングでアドレスの上位ビットがアドレス発生器３
０５に設定されている。インタフェース回路へのアクセ
スを示すアドレスパターンか否かのチェ作成する。また
、アドレスＡＤＲ８の下位ビットは端末番号ＴＭＮＯお
よびレジスタ番号Ｒ，Ｅ　ＧＮＯとしてそのまま送出さ
れる。

また、リード・ライト制御信号Ｒ／Ｗは、同期信号５Ｙ
ＮＣのタイミングで、アンドゲート３０６を通して送出
するとともに、アンドゲート３０６および３０７によシ
、バッファゲート３０８または３０９ｔ−開いてデータ
Ｄの送信または受信を行なう。

このようにして作成された各種の信号は、上述したチャ
ネル制御部２００のインタフェース回路はかシでなく、
端末制御部５００．！Ｊンク制御部６００およびパケッ
トインタフェース部８００のインタフェース回路にも送
出されている。

（４）転送制御部４００ 第７図は転送制御部４００の具体的構成の一例を示すも
ので、送受信部４００人と転送部４００Ｂとからなって
いる。

送受信部４００Ａにおいて、ループ伝送路１２００から
の情報を受信器４０１で受け、その情報を復調する一方
、その情報から受信情報のビットタイミング信号ＴＩＭ
を抽出し、このタイミング信号ＴＩＭのタイミングで情
報をシフトレジスタ４０２に順次格納する。　　　、０
次に、前述したフレーム同期５１００からのクロック信
号ＣＬＫＩの立上シで、シフトレジスタ４０２０１０ビ
ツトの出力を受信レジスタ４０３に並列にセットする。

一方、転送部４００Ｂでは、受信レジスタ４０３の出力
の内の有効表示ビットおよび空塞表示ビットの２ビツト
をそのまま受信レジスタ４０４に送るとともに、空塞表
示ビットをノットゲート４０５を通して空塞表示信号Ｉ
ＤＬＥとして端末バス１３００に送出する。受信レジス
タ４０３の出力の残シの８ビツトのデータ情報を、アド
レス照合のための信号ＡＤＤＲとしてパケット制御部７
００に送るとともに、ステータスセレクタ４０６の一方
の入力に送る。また、ステータスセレクタ４０６の他方
の入力には、パケット制御部７００からのステータス信
号５ＴＡＴＢ　および後述するエラーの有無を示すステ
ータス信号が入力されている。

このステータスセレクタ４０６では、パケット制御部７
００からのステータスセレクト５ＴＡＴＳＥＬに応じて
送出データを選択する。すなわち、該信号がない時には
受信レジスタ４０３の出力を選択し、該信号がめる時に
は他方の入力でるるステータス信号５ＴＡ８等を選択す
る。一方ステータスセレクト５ＴＡＴ８ＥＬ信号は例え
ば接続制御ノくケラト領域を受信中に、その１６チヤネ
ル目にステータスを返送する必要がおる時等に送られ、
ステータス信号８ＴＡＴＢおよび零検出器４１７の出力
を選択する。ステータスセレクタ４０６の選択出力は受
信レジスタ４０４に送られる。受信レジスタ４０４では
、フレーム同期部１００かラックロックＣＬＫＨで入力
データをセットする。受信レジスタ４０４の出力の内の
空塞表示ピッｌビジー制御回路４０７に入力し、他の残
りの９ビツトを受信データＲＤとして端末バス１３００
に送出するとともに、モードセレクタ４０８の一方に入
力す、る。また、受信レジスタ４０４のデータ情報８ビ
ツトの出力′ｔ−ＦＩＦＯメモリ４０９１に構成するレ
ジスタ１に入力する。ＦＩＦＯメモリ４０９では受信レ
ジスタ４０４の出力をレジスタ４０９−１，４０９−２
にＣＬＫＩのタイミングで、又４０９−３にはＣＬＫＩ
Ｉのタイミングで順次格納する。

したがって、ＦＩＦＯメモリ４０９から出力される受信
データは２チャネル分遅延されたもので、パケット受信
データＰＡＫＤとしてリンク制御部６００に送られる。

ここでＦＩＦＯメモリ４０９會使用したのは、接続制御
パケット内の宛先アドレスは３チヤネル目で、６１）、
その宛先アドレスが自己アドレスであることを判断して
受信データを枢シ込む必要があるからである。

モードセレクタ４０８の他方の入力には、端末バス１３
０Ｇからの送信データ８Ｄが入力されておシ、このセレ
クタ４０８では、パケット制御部７００からのモードセ
レクト信号ＭＯＤ８ＥＬがオンになると、送信データ８
Ｄを選択し、モードセレクト信号ＭＯＤ８ＥＬがオフに
なると、受信レジスタ４０４からの出力を選択する。

ビジー制御回路４０７は、パケット制御部７００からの
ビジーオン信号ＢＵ８ＹＯＮがオンである時に受信情報
の内の空塞表示ビットを本表示に強制的に設定し、ビジ
ーオフ信号ＢＵＳＹＯＦＦがオンである時に、空塞表示
ビットを空表示に強制的に設定している。それ以外の時
は、ビジー制御回路４０７は、受信レジスタ４０４から
の信号をそのまま出力する機能を持っている。

次に、ビジー制御回路４０７およびモードセレクタ４０
８の出力をクロックＣＬＫＩのタイミングで送信レジス
タ４１２にセットする。送信レジスタ４１２の出力の内
、空表示ビット、有効表示ビットの２ビツトはそのｔｔ
送送受信４００人の送信レジスタ４１３に入力される。

一方、残りの８ビツトのデータ情報は、チェックセレク
タ４１４および演算器４１５に入力される。

チェックレジスタ４１６は、パケット制御部７００から
のリセット信号ＢＣＣＲ８Ｔにより。

に初期設定された後、パケット制御部７００からのチェ
ック動作開始信号ＢＣＣＡＣＴにょシ、演算器４１５を
動作させて、チェックレジスタ４１６の出力と送信レジ
スタ４１２の出力との演算を行ない、その結果をクロッ
クＣＬＫＩ［のタイミングでチェックレジスタ４１６に
セットする。本演算は特定の定数での割算であシ、伝送
情報チェックとして一般に用いられる方式である。これ
らの動作は、例えば接続制御パケット領域の１〜１４チ
ヤネルのデータ情報を送信する間繰シ返される。

１５チヤネル目に、パケット制御１１５７００からチェ
ックセレクト信号ＢＣＣ８ＥＬがセレクタ４１４に送ら
れ、セレクタ４１４では、そのタイミングで、演算器４
１５の出力を選択して送信レジスタ４１３に送出する。

零検出器４１７は、演算器４１５の全ビットが所定値、
例えば、０であることを検出する機能を有しておシ、そ
の出力をステータス信号５ＴＡＴＢとともに、ステータ
スセレクタ４０６に入力している。要するに、零検出器
４１７は、接続制御パケット領域内の１〜１５チヤネル
のデータ情報の各ビットの演算結果がすべて例えば零に
なるかどうかでデータ情報に工２−があるかどうかを検
出するもので、その結果をパケット領域内の１６チヤネ
ル目のステータスチャネルに乗せるようになって−ろ。

送受信部４００Ａの送信レジスタ４１３では、フレーム
同期部１００からのクロックＣＬＫ１１［のタイミング
で送信レジスタ４１２およびチェックセレクタ４１４の
出力をセットし、次にその内容をタイミング信号ＴＩＭ
で１ビツトずつシフトして送信器４１８を介してループ
伝送路１２００に送信する。

また、前述したように、フレーム１ｌＪＧ［１００では
、フレーム同期が成立していなくてもクロックタイイ／
グを生成しているので、受信した情報は常時転送が可能
になっている。

（５）端末制御部５００ 第８Ａ図および第８Ｂ図は端末制御部５００の具体的構
成の一例を示すもので、第８Ａ図はその基本部、第８Ｂ
図は空チヤネル選択部を示している。

第８人図は基本部において、インタフェース回路５０１
は第５Ｂ図と同様な回路で構成され、処理装置３００と
の間のデータの送、受を行なう。

送信チャネルレジスタ５０２は送信すべき回線交換領域
内のチャネル番号を格納するもので６１、受信チャネル
レジスタ５０３は、受信すべき回線交換領域内のチャネ
ル番号を格納するものである。

また、モードレジスタ５０４の内容は４ビツトの情報か
らなυ、その円の２ビット５０４−１゜５０４−２は、
送信時のバス接続方法を示している。５０４−１は端末
バス１３０Ｇ内の送イざバスを介してループ伝送路１２
００にデータを送信する場合を指示し、５０４−２は同
じノード装置内の他の端末制御部へ端末バス１３００！
−内の内部バスを介してデータを送信する場合を指示し
ている。

まえ、モードレジスタ５０４の残りの２ビット５０４−
３，５０４−４は受信時のバス接続方法を示しておシ、
ビット５Ｇ４−３はループ伝送路１２００から端末パス
１３００の受償ノ（スを介してデータを受信する場合を
示し、ピッ）５０４−４は同一ノード装置内の他端末制
御部から端末Ｉ（ス１３００内の内部バスを介してデー
タを受信する場合を示している。

これら送信チャネルレジスタ５０２、受信チャネルレジ
スタ５０３およびモードレジスタ５０４には、インタフ
ェース回路５０１からのライトセレクト信号ＷＳにより
データＤをセットできるようになっておシ、また、これ
らのレジスタ５０２゜５０３および５０４の出力をリー
ドセレクト信号Ｒ８によシそれぞれバッフアゲ−）５０
５，５０６および５０７′ｔ−介してインタフェース回
路５０１に取込むよりになっている。

また、送信および受信チャネルレジスタ５０２および５
０３には、第８Ｂ図で詳細に説明するように、ハント要
求がおった後のクロックＣＬＫＩのタイζフグＨＴＣＬ
Ｋ−８およびＲでチャネル番号ＣＨＮＯ１に更新登録し
て行き、回線交換領域内の空チャネルが生じた時、その
チャネル番号を最終的に登録することが可能になってい
る。モードレジスタ５０４のうちの送信指示である５０
４−１，５０４−２のいずれかが設定されていることを
検出するオアゲート５２４の出力がある時のみ、送信チ
ャネルレジスタ５０２の出力がアンドゲート５０８によ
シー紋回路５１０に出力される。

同様にオアゲート５２５によシ送信モードレジスタ５０
４のうちの５０４−３，５０４−４のいずれかが設定さ
れていることを検出し、チャネルレジスタ５０３の出力
をアンドゲート５０９によシ一致回路５１１に出力され
る。

なお、レジスタ５０２および５０３にインタフェース回
路５０１を介して処理装ｆｔ３００からのデータを設定
するのは、例えば相手方から接続制御パケットを受信し
、そこに送受信チャネル番号が指定されていた場合等で
ある。

レジスタ５０２〜５０４にデータがセットされた受、送
信チャネルレジスタ５０２および受信チャネルレジスタ
５０３の内容と、チャネル番号信号ＣＨＮＯとの一致を
一致回路５１０および５１１で検出する。

チャネル番号信号が送信チャネルレジスタ５０２との一
致が一致回路５１Ｇで検出されると、モードレジスタ５
０４のビット５０４−１の内容が１でめれば、アンドゲ
ート５１２を開いて、モード信号ＭＯＤＥを端末パス１
３０Ｇに送出するとともに、Ｉアンドゲート５１３を介
してバッフアゲ−ト５１４を開き、送信バッファ５１５
の内容を端末バス１３００に送出する。一方、端末装置
１０００では送信データが揃うと送信要求信号８ＲＥＱ
ｔ−オンにすることにより送信バッファ５１５に８ビツ
トの送信データ８Ｄｆ、セットするとともに、送信要求
フリップフロップ５１６をセットし、９５１６の出力信
号は有効表示ビットとして、バク７アゲート５１４が開
かれた時にデータ情報とともに端末パス１３００に送信
データ８Ｄとして転送制御部４００に送出する。転送制
御部番００では前述したようにモード信号ＭＯＤＥに対
応するモードセレクト信号ＭＯＤ８ＥＬによシモード七
しクタを動作させて送信データ８Ｄを他のノード装置に
送出する。

一致回路５１０の一致出力を遅延回路５１７でｊ！延し
た信号を端末装置１０００へ送信ＯＫ信号８０にとして
送出する一方、送信要求フリッグフロツ１５１６をリセ
ットする。従って、端末装置１０００からの送信データ
が揃わない前に、チャネル番号の一致が検出されると、
データの送出前に送信要求フリップフロップ５１６がリ
セットされているので、送信データ８Ｄの有効表示ビッ
トはＯとなり、その送信データが無効であることを表示
している。要するに端末装置１０００側の処理速度が遅
く、送信データが揃わない場合には、無効表示をするこ
とによシ、端末装置１０００側の処理速度に制限はなく
なる。

次に、一致回路５１０で一致が検出された時、モードレ
ジスタ５０４０ビツト５０４−２が１であれば、アンド
ゲート５１８によりバッファゲート５１９を開いて、前
述した送信データを内部バスデータＩＮＤとして内部バ
スに送出する。

一方、・受信チャネルレジスタ５０３の出力が、！回路
５１１で検出されると、モードレジスタ５０４のビット
５Ｇ４−３，５０４−４の内容に応じて次の動作を行な
う。

すなわち、受信セレクタ５２０には、受信バスからの受
信データＲＤおよび内部バスからの受信データＩＮＤが
入力されておシ、このセレクタ５２０では、モードレジ
スタ５０４のビット５０４−３が１の時には受信データ
ＲＤを選択し、ビット５０４−４が１の時には内部バス
デーｐＩＮＤを選択するようになっている。このように
して選択されたデータの内、データ情報を受信バッファ
５２１に入力し、有効表示ビットをアンドゲート５２２
に印加する。有効表示ビットの有効表示信号と、一致回
路５１１の一致出力とによシ、アンドゲート５２２の出
力をオンとし、受信セレクタ５２０の出力を受信バッフ
ァ５２１にセットするとともに、受信要求フリップフロ
ップ５２３をセットする。このフリラグフロップ５２３
０セツト出力を受信要求信号ＲＲＥＱとして端末装置１
０００に送出するとともに、受信バッファ５２１の内容
を受信データＲＤとして端末装置１０００に送出する。

端末装置１０００で受信要求信号ＲＲＥＱを受は取ると
受信ＯＫ信号１’ＬＯＫを送シ返し、受信要求フリップ
フロップ５２３をリセットする。

このように、アンドゲート５２２によシ有効表示ビット
が有効表示をしている時のみ、受信データを端末装置１
０００に取シ込むようになっているので、送信側の端末
装置で完全なデータとして送出された時のみ受信される
ことになり、端末装置側の速度にとられれないでデータ
の送受信を行なうことができる。

次に、第８Ｂ図によシ、空チヤネル選択機能について説
明する。なお、第８Ｂ図は、送信または受信のいずれか
の時の空チヤネル選択機能に関連する回路のみが示され
ているが、実際には、送信および受信に対応して第８Ｂ
図の回路が２個設けられることＫなる。

このような構成において、処理装置３００からインタフ
ェース回路５０１を経由してハント要求が送られてくる
と、クロックＣＬＫＩのタイミングでアンドゲート５３
１を開いてハント要求クリップ７０ツブ５３２をセット
する。ハント要求クリップ７０ツブ５３２がセットされ
ると、回線交換領域の受信を示す回線ゲート信号ＬＩＮ
Ｇと、受信データのチャネルが空チャネルであることを
示す空表示信号ＩＤＬＥと、ハント要求フリップフロラ
１５３２の出力とをアンドゲート５３３に入力し、上述
したハント条件が成立した時、アンドゲート５３３から
出力信号を遅延回路５３４で所定時間遅延した後、空チ
ャネル獲得フリップフルツブ５３５をセットするととも
に、ハント要求フリップフロップ５３２をリセットする
。一方、ハント要求フリップフロップ５３２がセットさ
れている間、クロックＣＬＫＩにょシアンドゲート５３
６を開いて信号ＨＴＣＬＫを得、この信号を第８人図の
チャネルレジスタ５０２または５０３に入力して、その
タイミングで、チャネル番号信号ＣＨＮＯ１−次々チャ
ネルレジスタ５０２または５０３に＊ｂ込み、更新する
。前述したように、空チャネルが検出され、ハント要求
フリップフロッグ５３２がリセットされると、レジスタ
の取シ込み動作を停止するので、蛾終的には、空チャネ
ルに対応するチャネル番号がレジスタに格納されている
ことになる。

遅延回路５３４の出力信号をオアゲート５３７を通して
遅延回路５３８に入力し、そこで所定時間遅延してビジ
ー信号ＢＵＯＹとしてパケット制御部７００に送出し、
ビジーオン信号ＢＵ８ＹＯＮに変換する。それによシ、
転送制御部４０Ｇで転送中の対応チャネルの空塞表示ビ
ットを塞表示とし、他の端末装置でのハントを禁止する
。以降、ハント成立後も第８Ａ図の一致回路５１０また
は５１１の一致出力Ｃ０ＩＮ−８またはＢをアンドゲー
ト５３９およびオアゲート５３７を通して遅延回路５３
８に入力し、遅延回路５３８で所定時間遅延した後、同
じくビジー信号ＢＵＳＹとして送出し、空塞表示ビット
を塞表示にする。なお、遅延回路５３８は、タイミング
を適切に保つためクリップフロップ５３５がセットさｎ
１ハントが成立した後は、そのセット出力により、アン
ドゲート５３１を閉じ、以後のハント要求を禁止し、二
重チャネルハントを防止している。

一方、データの送信または受信が終了して、占有したチ
ャネルを解放する時は、処理装置１３００からの指示に
よシ、インタフェース回路５０１からライトセレクト１
ｄ号ＷＳを送出し、クロックＣＬＫＩのタイミングでア
ンドゲート５４０を開いて解放要求フリップフロップ５
４１に一セットスる。そして、第８Ａ図のチャネルレジ
スタ５０２または５０３の内容とチャネル番号信号ＣＨ
ＮＯとの一致が検出されるのを待ち、一致回路５１０ま
たは５１１で一致が検出され信号Ｃ０ＩＮ−８あるいは
Ｃ０ＩＮ−Ｒが出力されると、アントゲ−１５４２から
の出力がタイミングｖ４整用の遅延回路５４３で所定時
間遅延した後、空表示ＯＫ倍信号ＤＬＥＯＫをパケット
制御部７００に送出し、ビジーオフ信号ＢＵ８ＹＯＦＦ
を転送制御部４０Ｇに送シ、占有したチャネルの空塞表
示ビットを強制的に空表示にする。

それとともに、解放要求フリップフロップ５４１および
空チヤネル獲得フリップフロップ５３５をリセットし、
解放動作を完了する。

なお、四−ノード装置内の複数個の端末制御部に対して
同時にハント要求状態にしないように処理装置内のプロ
グラム制御で常に唯一個のみの動作を行なわせるように
し、空のチャネルに・対し複数の端末制御部がハントす
る事を防止している。

上述した実施例では、端末装置歯シ１チャネルだけを占
有して送信あるいは受信を行なう場合について説明した
が、端末装置当シ複数チャネルを割シ当てるようにして
もよい。第８ｃ図は、この場合の端末制御部の基本部の
主要部の一例の構成を示すものである。

図において、チャネルレジスタ５５１，５５２は送信お
よび受信用に兼用されるもので、これらレジスタにセッ
トされた内容とチャネル番号信号ＣＨＮＯとの一致を一
致回路５５５，５５６で検出し、いずれかの一致回路で
一致が検出されるとオアゲート５５７から出力させる。

一方、送、受信の端末インタフェースの速度調整のため
に、送信用および受信用にそれぞれＦＩＦＯメモリ５５
８および５５９が設けられている。

このＦＩＦＯメモリ５５８には、端末装置１０００から
送られた送信要求信号５ＲＥＱのタイミン、グで送信デ
ータ８Ｄとともに、データが有効であることを示す有効
表示ビラトラ格納しておく。

上述したように一致が検出されると、その検出信号を遅
延回路５６０で所定時間遅延させ、その遅延信号のタイ
ミングでＦＩＦＯメモリ５５８に格納された送信データ
を読み出す、この時、データの送信を行なった場合モー
ドレジスタ５０４のピッｈ５０４−１および５０４−２
の内容に応じて第８Ａ図で述べたと同じ動作を行なう。

一方、データの受信を行なう場合、モールドレジスタ５
０４のビット５０４−３および５０４−４の内容に応じ
て、第８人図で述べたよ５に、受信データＲＤまたは内
部バスデータＩＮＤをセレクタ５２０で選択し、選択さ
れたデータが有効である時には、そのデータをか’　Ｉ
　Ｆ’　０メモリ５５９に順次格納し、その内容を所定
のタイミングで読み出し端末装置１０００　Ｋ９！、Ｉ
ＭデータＲＤとして送出する。

また、チャネルレジスタ５５１に対応して、第８ＢｗＪ
Ｋ示すような空チヤネル選択機能を有する回路が設けら
れており、その場合には、アントゲ−）５３６の出力信
号ＨＴＣＬＫ−１〜ＨＴＣＬＫ−ｎをチャネルレジスタ
５５１〜５５２に印加し、そのタイ建ングでチャネル番
号ＣＨＮＯを次々チャネルレジスタ５５１〜５５２に取
り込み、更新する。また、モードレジスタ５０４の各ビ
ットの出力の論理和をオアゲート５６３でとり、モード
レジスタ５０４のいずれかのビットに１がセットされて
いる時のみ、チャネルレジスタ５５１−５５２の出力が
アンドゲート５５３〜５５４を通して一致回路５５３〜
５５４に出力される。

一致出力Ｃ０ＩＮ−１〜Ｃ０ＩＮ−ｎをそれぞれのアン
ドゲート５３９および５４２に印加している。

また、それぞれの遅延回路５３８の出刃の論理和をオア
ゲートで取った出力をビジー信号ＢＵＯＹとして送出す
るとともに、七ｎぞれの遅延回路５４３の出力の論理和
を同様に取って、その出力を空表示ＯＫ信号ＩＤＬＥＯ
Ｋとして送出するようになっている。

また、インタフェース回路５ｏ工がらのり−ドセＶり）
　信号ＲＳにょシ、バッファゲート５６１および５６２
を開いて、チャネルレジスタ５５１〜５５２の内容を処
理装置に取込むこともできる。

上述した実施例において、モードレジスタ５０４および
内部バスを用いることにょ夛、同一ノード装置内の複数
の端末制御部内の任意の２つの間の交信が可能となって
いるが、このことをｇＳＤ図によシ詳細に説明する。

図は、転送制御部４０Ｇと複数の端末制御部５００’Ａ
、５００Ｂとの接続関係を示すもので、端末バス１３０
０はそれらの間の接続に必要なバス、すなわち、モード
信号ＭＯＤＥ用のバス１３０１、送信データｓＤ用の送
信ハｙ、　１３０２、受信データＲＤ用の受信バス１３
０３．内部バスデータＩＮＤ用の内部バス１３ｏ４およ
びチャネル番号信号ＣＨＮＯ用のバス１３ｏ５を有して
いる。

同一ノード装置内の端末制御部５００Ａおよび５００Ｂ
の間で交信を行なう場合、端末制御部５００　Ａオ！ヒ
５００　Ｂ内の送信チャネルレジスタ５０２と受信チャ
ネルレジスタ５０３の値全各々同一のチャネル番号に設
定しておく。

次に、チャネル番号を設定する方法の一例につき説明す
る。送信側の一方の端末制御部、例えば、５００人にお
いて、空チャネルを探し、空チャネルが見つかるとその
チャネル番号を送信チャネルレジスタ５０２に設定する
。処理装置３００ではこのレジスタ５０２に設定された
チャネル番号を読み込み、それと同じチャネル番号を同
じ端末制御部５００Ａ内の受信チャネルレジスタ５０３
にセットするとともに、他の端末制御部５００Ｂ内の送
信および受信チャネルレジスタ５０２および５０３にも
セットする。また、処理装置３００では、端末制御部５
００Ａ内のモードレジスタ５０４において、受信側は受
信バス１３０３、送信側は内部バス１３０４との接続を
指示するように、ビット５０４−２および５０４−３を
１とするとともに、端末制御部５００Ｂ内のモードレジ
スタ５０４においては、受信側は内部バス１３０４、送
信側は送信バス１３０２との接続を指示するようにビッ
ト５０４−１および５０４−４を１にしておく。

これにより、端末制御部５ＱＯＢの送信部５９０Ｂから
の送信情報を第８Ｄ図の太線に示すように、送信バス１
３０２を経由して転送制御部４００に送り、また、同様
にモード信号をバス１３０１を経由して転送制御部４０
０に送る。転送制御部４００ではバス１３０１のモード
信号がオンすることによシ、送信情報を設定された番号
のチャネルに乗せてループ伝送路１２００に送出する。

このようにしてループ伝送路１２００を周回した情報を
転送制御部４００で取シ込み、受信バス１３０３を介し
て端末制御部５００Ａの受信ｆｆ１１５９１Ａに送る。

一方、端末制御部５００Ａから端末制御部５ｏｏＢへ情
報を送出する場合、第８Ｄ図の太線に示すように、端末
制御部５００Ａの送信部５９０人から送信情報を内部バ
ス１３０４に送シ出し、この内部バス１３ｏ４のデータ
を端末制御部５００Ｂの受信部５９１Ｂで受けるように
なっている。

また、図の点線は、上述したと送の場合の信号の経路を
示している。

リンク制御部６００ リンク制御部６００は、回線交換機能時において接続制
御パケット領域人のパケットデータ（以下リンクパケッ
トデータと略す）の送受信処理を行うものである。この
リンク制御部６ｏｏの構成、動作は、パケット交換機能
時におけるデータの送受信を行う装置の構成、動作と、
端末インターフェース以外はほぼ同じである。

第９図は上記リンク制御部６００の構成を示す一実施例
である。

同図において、６０２，６０３はレジスタであシ、前述
の処理装置３００からインターフェース部６０１を介し
て接続制御パケット領域Ａ（以下リンクパケット領域と
略称する）の先頭チャネル番号と終了チャネル番号とが
それぞれ初期設定される。従って例えば第２Ｂ図のよう
なフレーム構成の場合、リンク先頭チャネルレジスタ６
０２にはチャネル番号５、リンク終了チャネルレジスタ
６０３にはチャネル番号２０の値がセットされることに
なる。各レジスタ６０２，６０３にチャネル番号を表わ
すデータをセットする場合には、各レジスタに予め割当
てられたアドレスを指定するライトセレクト信号ＷＳと
、セットすべきチャネル番号を表わすデータＤとをレジ
スタに印加することにより実現される。又、各レジスタ
６０２゜６０３のアドレスを指定するリードセレクト信
号Ｒ８が印加されると、各レジスタに格納されているチ
ャネル番号を表わすデータが、それぞれバッファゲート
６０８，６０９を介して読み出される。

両レジスタ６０２，６０３の出方は、チャネル制御部２
００から端末バスを通して送られてくるチャネル番号情
報ＣＨＮＯと共に、それぞれ−散積出回路６０４，６０
５に加えられる。−散積出回路６０４は、レジスタ６０
２の内容とチャネル番号情報ＣＨＮＯとが一致したとき
に出方信号を出し、これにより先頭タイミング回路６０
６が起動される。このタイミング回路６０６は、先頭チ
ャネルにおいてクロックＣＬＫＩと同期したタイミング
に信号８ＴＣＨを出力する。一方、−散積出回路６０５
は、レジスタ６０５の内容と、チャネル番号情報ＣＨＮ
Ｏとが一致したときに出力信号を出し、これによシ終了
タインング回路６０７が起動される。このタイミング回
路６０７は終了チャネルにおいてクロック信号ＣＬＫＭ
と同期したタイミングに信号ＴＥＣＨを出力する。

上記先頭タイ建ング回路６０６の起動にょシ、先頭チャ
ネル信号８ＴＣＨが端末バスを経由して後述のパケット
制御部７００に送られ、パケットデータの送受信制御を
開始させる。

又、上記終了タイミング回路６０７の起動によシ同様に
終了チャネル信号ＴＥＣＨがパケット制御部７０Ｇに送
られ、パケット送受信制御を完了させる。

６３１はチャネル番号ＣＨＮＯが零のとき出力を出す零
検出回路であり、この出力があるときは一裁検・出回路
６０４，６０５の出力を禁止している。この回路６３１
が設けられているのは、リンクパケット領域Ａを全く指
定日ないときにはレジスタ６０２，６０３の内容が０に
なるために、前述の同期領域Ｘの最初のチャネル番号０
と一致が検出され、誤ってタイミング信号５ＴＣＨ。

ＴＥＣＨが出るのを防止するためである。

次にパケットデータの送信動作について説明する。

処理装置３００により送信すべきパケットが作成され、
インターフェース部６０１を経由して送信用のＦＩＦＯ
バッファメモリ回路（以下ＰＩＦＯと略称する）６１２
に順次書き込まれる。この書き込みは、前述のように、
送信ＦＩＦＯ６１２に予め割当てられたアドレスを指定
するライトセレクト信号Ｗ８と、パケットデータＤを上
記送信ＰＩＦ０６１２に印加することにより実現される
。

パケットデータの書込みが完了した後、処理装＃Ｌ３０
０から、送信要求信号が送出され、これがインターフェ
ース部６０１ｆｔ経由して、フリップフロック６１０に
印加される。このフリップフロップの出力Ｑによりアン
ドゲート６２３が開く。

先頭チャネルレジスタ６０２の内容と、チャネル番号Ｃ
ＨＮＯとが一致し、先頭タイミング回路６０６が起動す
ると、その出力が先頭チャネル信号８ＴＣＨとして端末
パスに送出されると同時Ｋ。

上記アンドゲート６２３に印加される。このアンドゲー
ト６２３の論理積出力はオアゲート６２５を介して、ス
テータス信号８ＴＡφ人として送出される。このステー
タス信号５ＴＡＴＡはパケット制御部７００に送られ、
タイミング信号８ＴＣＨとの積をとることにょシ送信要
求がでていること又、上記先頭タイミング回路６０６の
出力によりフリップフロック６１１がセットされ、その
出力Ｑがアンドゲート６２６及び６２８に加えられる。

この結果、端末バスを経由して送られてくる送信ゲート
信号８Ｇの受信が可能になる。

一方、パケット制御部７００では、リンクパケット領域
大の先頭ビットをみて、空領域であることを確認すると
、送信ゲート信号ＳＧを送出する。

この送信ゲート信号８Ｇは上記アンドゲート６２６を通
って、アンドゲート６２０に印加される。従って送信ゲ
ート信号ＳＧがオンの間、クロック信号ＣＬＫＩＩが送
信ＰＩＦＯ６１２に入り、このクロックに同期して送信
ＦＩＦＯ６１２に格納されて勝るパケットデータが順次
アンドゲート６２７を通って送出される。この送出デー
タ８Ｄは送信パスを経由して前述の転送制御部４００の
モードセレクタ４０８に加えられる。又、送信ゲート信
号ＳＧにより送信要求フリップ７０ツブ６１０をリセッ
トする。これによシ、次の送信要求待ちの状態になる。

リンク終了チャネルレジスタ６０３の内容と、チャネル
番号ＣＨＮＯとが一致すると、前述のようにタイミング
回路６０７は終了チャネル信号ＴＥＣＨを送出する。こ
の終了チャネル信号ＴＥＣＨは端末バスを経由してパケ
ット制御部７００に入る。パケット制御部７００は後述
するようにパケットデータ転送の完了処理を行い、送信
ゲート信号８Ｇ’にオフとする。これにょシ、送信ＰＩ
Ｆ０６１２に接続されたゲー）６２０゜６２７が閉じ、
リンクパケット領域大のパケットデータの送信動作を終
了する。

次に、相手のノード装置から送られてくるパケットデー
タの受信動作について説明する。

データを受信するノード装置においても前述と同様に処
理装置３００の指示に基づいて、リンクパケット領域大
の先頭チャネルと終了チャネル番号をレジスタ６０２，
６０３にそれぞれセットする。上述と同様にセットされ
た先頭チャネル番号と、端末バスを経由して送られてく
るチャネル番号ＣＨＮＯとが一致すると、先頭゛チャネ
ル信号５ＴＣＨをパケット制御部７００に送出する。パ
ケット制御部７００は後述するように、宛先アドレスと
自己のノード装置のアドレスとの−ｇｃヲ検出すると受
信ゲート信号ＲＧをオンとする。

上記受信ゲート信号ＲＧはリンク制御部７００のゲート
６２８に加えられ、転送制御部４００からのパケットデ
ータＰＡＫＤは受信ＰＩＦ０６１３に加えられる。フリ
ップフロッグ６１１は先頭チャネルのタイミングでセッ
トされているので、その出力Ｑによりアンドゲート６２
８は開いている。

従って受信ゲート信号ＲＧはゲート６２８を通っテア−
／　）”ケ−トロ　２１に印加される。この受信ゲート
信号几Ｇがオンの期間、クロック信号ＣＬＫＩ［が受信
ＦＩＦＯ６１３に入シ、これに同期してパケットデータ
ＰＡＫＤが取シ込まれる。受信ＦＩＦＯ６１３に格納さ
れたパケットデータは処理装置３００により読み出され
る。つまり、この受信ＦＩＦＯ６１３のアドレスを指定
するり−ドセＬ／／ト信号Ｒ８を印加すると、パケット
データはゲートバッフ７６１７を介して順次処理装置３
００に読み出される。

一方、受信ＦＩＦＯ６１３のオーバーフローの有無を表
わす信号は、終了タイミング回路６０７の出力と共にア
ンドゲート６２４に加えられている。終了チャネル信号
ＴＥＣＨを送出するタイミングに、受信ＦＩＦＯ６１３
の格納データがオーバーフロー状態になっていると上記
アンドゲート６２４によ多出力を生じ、これがステータ
ス信号８ＴＡＴＡとしてパケット制御部７００に送出さ
れる。

リンクパケット領域人（第２Ｂ図参照）の終了チャネル
が検出されると、終了タイミング回路６０７の出力信号
によシフリップフロップ６１１がリセットされ、この結
果、ゲート６２７が閉じ、データ受信処理が完了する。

アンドゲート６２８の出力がオンからオフになった変化
により、ステータスレジスタ６１５内の１ビツトがオン
にセットされる。処理装置３００は、上記ステータスレ
ジスタ６１５に予め割当てられたアドレスを指定するリ
ードセレクト信号Ｒ８を送出し、そのレジスタ６１５の
内容をゲートバッファ６１９を介して読み込むことによ
り、データ受信の終了を知ることができる。この受信完
了は、割込み処理等によシ処理装置３００に知らせるこ
ともできる。ステータスレジスタ６１５のリードセレク
ト信号Ｒ８は遅延回路６１６を介して、そのレジスタ６
１５のリセット端子に印加される。従って、レジスタ６
１５の内容が読み出された後、自動的にリセットされる
。

次に、送信ノード装置よシ送出したパケットデータが、
ループ状の共通伝送路を一巡し、再び自己のノード装置
に戻ってきたときに、これを取り込む処理について説明
する。

パケット制御部７００は、リンク制御部６００から先頭
チャネル信号８ＴＣＨを受信すると、最初のチャネルの
発信アドレスと自己のノード装置のアドレスとの一致を
検出する。両アドレス示一致するということは、受信し
たデータが、自己のノード装置から発信したデータが一
巡して戻ってきたものであることを意味する。両アドレ
スが一致すると、パケット制御部７００は、後述のよう
に終了ゲート信号ＴＥＧ？送出し、これが端末バスを経
由して、リンク制御部６００に加えられる。

この終了ゲート信号ＴＥＧはオアゲート６２９、及びア
ンドゲート６３Ｇ’ｉ通ってアンドゲート６２２に入る
。このためクロック信号ＣＬＫＩＩが上記アンドゲート
６２２を通って送信終了ＦＩＦＯ６１４に加えられ、転
送制御部４００からのパケットデータＰＡＫＤが順次送
信終了ＦＩＦＯ６１４に取り込まれる。

後述のように、この終了ゲート信号ＴＥＧは、リンクパ
ケット領域人の全ての期間のあいだオンとなっているの
ではなく、少くともアドレス情報のチャネル期間（第２
Ｇ図の例ではＡｏからＡ。

のチャネル期間）だけオンとなるようにして１１る。

一方、ステータスゲート信号５ＴＡＴＧはステータス情
報のチャネル期間（第２Ｇ図の例ではＡＩ。

のチャネル期間）だけオンとなるようにしている。

従って終了ゲート信号ＴＢＧとステータスゲート信号８
ＴＡＴＧのいづれかがオンの期間だけ、パケットデータ
ＰＡＫＤを取り込むように動作する送信終了ＦＩＦＯ６
１４は、Ａ６〜人、及びＡｌＳのチャネルのデータを取
り込むことになる。これは送信終了時に必要な情報だけ
を選択受信する・機能である。もちろん、上記以外の情
報を送信終了ＦＩＦＯ６１４に取シ込んでもよい。処理
装置３００は、送信終了ＦＩＦＯ６１４に割当てられた
アドレスを我わすリードセレクト信号を送出することに
よシ、このＦＩＦＯ６１４に格納されたデータをバッフ
アゲ−）６１８ｔ−通して読み出すことができる。

パケット制御部７００ パケット制御部７００は、リンクパケット領域人及びパ
ケット交換領域りのパケットデータの送受信に必要なタ
イミング信号を生成するためのものである。説明の便宜
上、以下はリンクパケット領域のデータの送受信の場合
について述べる。

第１０図はパケット制御部７００の一実施例の回路構成
を示す。

リンク制御部６００から送られてくる先頭チャネル信号
５ＴＣＨ及び終了チャネル信号ＴＥＣＨは、パケット制
御部７００の先頭タイミング回路７０１及び終了タイミ
ング回路７ｏ−２にそれぞれ加えられる。このタイミン
グ回路７０１，７０２は、リンクパケット領域の先頭チ
ャネル及び終了チャネルに同期した信号及び、これから
任意のチャネル分だけ遅れたタイミング信号をつくるた
めのものである。これらのタイミング信号をもとにして
以下説明するデータの送受信に必要なタイミング信号が
つくられる。

最初に、パケットデータの送信時の動作について説明す
る。

前述のように、リンク制御部６００から送られてくるス
テータス信号８ＴＡＴＡはパケットデータの送信要求を
意味する。この要求があった場合、パケット制御部７０
０は空パケツト領域のハント動作を開始する。

まず、リンクパケット領域人の先頭チャネル人。の空塞
表示ビットＡ、ｏ（第２Ｆ図、第２０図ニックする。ア
イドル信号ＩＤＬＥがオン（又は＠ｌ“）のときは、リ
ンクパケット領域が空いていることを示し、オフ（”ｏ
’）のときは、塞がっていることを示す。アイドル信号
ＩＤＬＥがオフのときは、アンドゲート７１３は閉じて
おシ、送信動作は開始されないで、再び先頭チャネルが
くるまで待つ。

アイドル信号ＩＤＬＥがオンである場合には、ア７ドゲ
−）７１３の出力にょシ送信フリッグ７０ツブ７０５が
セットされ、その出力Ｑが送信ゲート信号ＳＧとしてリ
ンク制御部６００に送出される。リンク制御部６００は
この送信ゲート信号ＳＧを受けとると前述のように送信
ＰＩＦＯ６１２の格納データを順次、転送制御部４００
に送出する。同時に上記フリップ７０ツグ７０５の出力
Ｑはオアゲート７２０を通シ、モードセレクト信号ＭＯ
ＤＳＥＬとして転送制御部４０Ｇに加えられる。転送制
御部４００はモードセレクト信号ＭＯＤ８ＥＬが入ると
、リンク制御部６００よシ送らｎてくる送信データ８Ｄ
を送出する。

又、上記クリップフロック７０５の出力Ｑは、オアゲー
ト７１９を介し、ビジー　オン信号ＢＵ８ＹＯＮ　　と
して転送制御部４００に送出される。この信号は転送制
御部４０Ｇにおけるビジー制御回路４０７に印加され、
リンクパケット領域Ａの空塞表示ビットＡ６゜を塞表示
にする。

一方、先頭タイミング回路７０１から発生する先頭チャ
ネルＡｓと同期した信号をチェックリセット信号ＢＣＣ
Ｒ８Ｔ　　として転送制御部４０Ｇに送出する。この信
号ＢＣＣＲ８Ｔ　　にょシ転送制御部４００におけるブ
ロックチェックレジスタの内容Ｂ　ＯＣＲが零に初期設
定される。

一方、そ・の次のタイミングの信号によシフリップフロ
ップ７０３がセットされ、その出力Ｑがチェック動作信
号ＢＣＣＡＣＴとして転送制御部４００に送出される。

この信号ＢＣＣＡＣＴが入ると、転送制御部４００のブ
ロックチェック演算器４１５の出力をブロックチェック
レジスタ４１６に順次設定される動作が開始される。

その後、す／クパケット領域Ａの終了を知らせる終了チ
ャネル信号ＴＥＣＨがリンク制御部６０１゜から送られ
てくると、終了タイミング回路７０２が起動される。こ
の回路７０２はデータ領域の後のチェックバイト（第２
Ｇ図のチャネルＡ、４）を転送すべきタイミング信号を
作成し、これをアン）”ゲート７１８に介してブロック
チェックセレクト信号ＢＣＣ８ＥＬとして転送制御部４
００に送出する。、この信号ＢＣＣ８ＥＬが入るとブロ
ックチェックセレクタ４１４はチェックの演算結果を格
納したブロックチェックレジスタ４１６の内容をリンク
パケット領域Ａのチェックコードのチャネル人、４（第
２Ｇ図参照）にのせて共通伝送路に送出する。又、終了
タイミング回路７０２からのタイミング信号によシ送信
フリップ７０ツブ７０５がリセットされ、その出力Ｑが
オフとなるため、送信ゲート信号ＳＧ、ビジーオン信号
ＢＵ８ＹＯＮ。

及びモードセレクト信号ＭＯＤ８ＥＬが全てオフとなシ
、送信動作が終了する。

次に発信ノード装置から送出したリンクバケツトデータ
がループ伝送路を一巡し、自己のノード装置に戻ってき
た時の動作について説明する。

送信時と同様に、す／り制御部６００から端末バスを経
由して先頭チャネル信号８ＴＣＨがパケット制御部７０
０の先頭タイミング回路７０１に入り、この回路７０１
が起゛動する。又、転送制御部４００の受信レジスタ４
０３の出力であるアドレス信号ＡＤＤＲがパケット制御
部７００の一致検出回路７１０に入る。−散積出回路７
１０は、リンクパケットｅ域人の最初のチャネルＡｏの
タイミングで、アドレス信号ＡＤＤＲと、アドレス発生
器７１１から発生する自己のノード装置のアドレス信号
とが一致するかどうか検出する。本実施例では第２Ｇ図
からも明らかなように、先頭チャネルＡｓに発信ノード
アドレスが割当てられているから、このチャネルＡ・の
アドレスと、アドレス発生器７１１のアドレスとが一致
するということは、自己のノード装置から送出したパケ
ットデータがループ伝送路を一巡して戻ってきたことを
意味する。従ってこの時は、受信したデータを自己のノ
ード装置にとり込み、送信終了の処理をする。

まず、上記両アドレスが一致すると、アントゲ−）７１
４の出力により送信終了フリップフロップ７０６がセッ
トされる。このフリップフロッグ７０６の出力Ｑは、オ
アゲート７２１を通り、ビジーオフ信号ＢＵＳＹＯＦＦ
として転送制御部４００のビジー制御回路４０７に加え
られる。ビジー制御回路４０７は、す／クパケット領域
Ａの先頭ビット人。。を１０１（空表示）とし、他のノ
ード装置が上記パケット領域人を使用できるようにする
。

一方、タイミング回路７０１は、リンクパケット領域人
のアドレス情報（Ａ・〜Ａ、のチャネル）が転送制御部
４００からリンク制御部６００に送出されるタイミング
に終了フリップフロップ７０７をオンとするようなタイ
ミング信号をつくバ　このタイミング信号を７０７のセ
ット端子Ｓ及びリセット端子Ｒに印加する。またステー
タスノくイト（チャネル人、の情報）が転送制御部４０
０からリンク制御部６００に送出されるタイミングにス
テータスフリップフロッグ７０８をオンとするようなタ
イミング信号を７リツプフロツプ７２３、アンドゲート
７１６等によシつくり、これを７０８のセット端子Ｓ及
びリセット端子Ｒに印加する。

そして上記両フリップフロッグ７０７．７０８の出力が
それぞれ終了ゲート信号ＴＥＧ、ステータスゲート信号
８ＴＡＴＧとしてリンク制御部６００に送出される。

リンク制御部６００では前述のように上記ゲート信号Ｔ
ＥＧ及び８ＴＡＴＧがオンの期間、つまり、チャネルＡ
、−Ａ４及び人１．の情報を送信終了ＦＩＦＯに取シ込
むように動作する。

なお、上述のように７リツグフロツグ７０７゜７０８を
所定の期間だけオンとするようなタイミング信号をつく
ることは、タイミング回路７０１゜７０２としてカウン
タ、或いはシフトレジスタを用いることによυ容易に実
現することができる。

次に発信ノード装置から送られてくるパケットデータを
受信する場合の動作について説明する。

本実施例ではリンクパケット領域Ａの第３チヤネルＡ諺
（第２Ｇ図参照）に宛先ノードアドレスが入っているの
で、データを受信する場合は、チャネル人、のアドレス
情報と、自己のノード装置のアドレスとの一致を検出し
なけルばならない。

このためにまず、タイミング回路７０１は、上記チャネ
ルＡ、と同期するタイミング信号をつくシ、これをアン
ドゲート７１７に印加する。

一方、転送制御部４００より送られてくるアドレス信号
ＡＤＤＫと自己のノード装置のアドレスとが一致検出回
路７１０で比較され、上記チャネル人、のタイミングで
両アドレスが一致すると、その出力がアンドゲート７１
７ｆｔ通って受信フリップ７０ツグ７０９のセット端子
に印加される。

上記のタイミングで両アドレスが一致することは、送ら
れてきたパケットデータが自己のノード装置宛の情報で
あることを意味する。従って受信動作を開始するために
パケット制御部７００はリンク制御部６００に対し、フ
リップフロップ７０９の出力Ｑを受信ゲート信号ＲＧと
して送出する。

ここで問題となるのは、各ノード装置が７（ケツトデー
タ全受信すべきか否か判明するのは、第３チヤネルの宛
先ノードアドレス情報を受信した時点であるが、受信す
べきと判定された場合には、第１チヤネルＡ０の発信元
ノードアドレスと第２チヤネルＡ１の発信元端末アドレ
スも取り込む必要があるという点である。このために、
第１．第２チヤネルＡ６　ｅ　Ａｌの情報も一時的に蓄
積しておく必要がある。前述の転送制御部４００のＦＩ
ＦＯメモリ４０９はパケットデータを２チャネル分遅延
させるために用いられておシ、これによシ第１チャネル
Ａ、からのデータの受信を可能にしている。つま）、パ
ケット制御部７００よシ、受信ゲート信号ＲＧがリンク
制御部６００に入ると、これに同期して転送制御部４０
０より第１チヤネルＡｓ　よシ第１６チヤネルＡＩがパ
ケットデータＰＡＫＤとしてす／り制御部６０Ｇに入シ
、受信ＦＩＰＯ６１３にとり込まれることになる一一方
、タイξ／グ回路７０２は、リンクパケット領域ムのス
テータスバイスのチャネルＡｌｌと同期したタイミング
信号をつくり、これをアンドゲート７２２に印加する。

受信フリラグフロッグ７０９がオンになった後、上記チ
ャネル人１ｍのタイミングでアンドゲート７２２が開き
、その出力がステータスセレクト信号８ＴＡＴＳＥＬと
して転送制御部４００に送出される。転送制御部４００
では、ステータスセレクト信号８ＴＡＴＳＥＬｅ受信す
ると、受信状況を示すステータス情報５ＴＡＴＢを上記
チャネルＡＩＩにのせてパケットデータを受信レジスタ
４０４に送出する。上記ステータス信号８ＴＡＴＢ　は
第１０図から分かるように別のステータス信号５ＴＡＴ
Ａ　　と、終了チャネル信号ＴＥＣＨとの論理積出力を
遅延回路７０４により所定時間遅延させることによって
つくられる。又、ステータス信号５ＴＡＴ人は第９図か
ら分かるように、ＴＥＣＨと論理積をとる場合受信ＦＩ
ＦＯ６１３がオーバーフローしたかどうかの状況？：衆
わしている。

以上の説明はリンクパケット領域人のデータの送受信の
場合のタイミング制御について述べたが、パケット交換
領域のデータの送受信の場合も全く同様であるのでその
説明は省略する。

パケットインタフェース部８００ パケットインタフェースｇｓｏｏはパケット化装置１１
００と他の装置とのインタフェースを構成するものでパ
ケット交換領域Ｄ（第２ｃ図、第２Ｄ図参照）における
データの送受信制御を行う。

このインターフェース部８０ｏの構成、動作は、リンク
制御部６００（第９図参照）のそれと略同−であるので
異る部分についてのみ以下説明する。

第１１図ハハケットインターフェースｓｓ　ｏ　ｏにお
けるフレーム構成制御部を示したもので、他の部分は第
９図と同じである。

パケット交換領域りは第２ｃ図から明らかなように本実
施例の場合、最大４領域をフレーム内に設定することが
可能である。従って先頭チャネルレジスタ及び終了チャ
ネルレジスタを各々４組用意する必要がある。そこで、
ここでは４語のレジスタファイルメモリ８２２を用いて
いる。先頭チャネル部分８１Ｇと終了チャネル部分８２
０の構成は同じであシ、ここでは代表例として先頭チャ
ネルレジスタ部分８１０の説明を行う。

４個のパケット交換領域の各先頭チャネル番号を若い′
順番から順次レジスタファイルメモリ８２２に初期設定
する。この設定は処理装置から、メモリ８２２のアドレ
スを指定するライトセレクト信号ＷＳと、各先頭チャネ
ル番号を示すデータＤｒ送出することによシ実現される
。処理装置゛３００からの信号はインターフェース部８
０１ｔ−介しデコーダ・８１１に入シ、ここで解読され
た後、レジスタファイルメモリ８２２にセットされる。

最大分割数４まで領域分割を行わないときは、残シのレ
ジスタ内容ｔ−０にしておく。

上記デコーダ８１１にはチャネル制御部２００から送出
されるノードアクト信号ＭＯＤＥＡＣＴが印加されてお
シ、これがオフの時だけチャネルレジスタ番号の続出し
、書き込みが可能になる。このノードアクト信号ＭＯＤ
ＥＡＣＴは前述のようにノード装置を動作させたシ、或
いはその動作を停止させる制御を行うために用いられる
。

上記レジスタファイルメモリ８２２の内容を読み出すと
きには、処理装置３ｏｏがらリードセレクト信号Ｒ８が
送出され、これがアクセスセレクタ８２６に印加される
。このアクセスセレクタ８２６は／−ドアクト信号Ｎ０
ＤＥＡＣＴがオフのときだけ、リードセレクト信号Ｒｙ
ｆ：セレクタ８２３に加える。メモリ８２２よシ読み出
されたデータはセレクタ８２３、バッファゲート８２７
を経由して処理装置３００に入る。

初期設定が終了した後、ノードアクト信号Ｎ０ＤＥＡＣ
Ｔがオンにされ、パケットデータの送受信の制御が開始
される。

まず、チャネル制御部２００よシ送られてくるチャネル
番号を表わす信号ＣＨＮＯが零検出回路８２５に加えら
れる。この零検出回路８２５は、チャネル番号が零であ
ることを検出すると、−散積出回′路８２４の出力を禁
止する。これは前にも述べたように、パケット領域を全
く指定しないときにはレジスタファイルメモリ８２２の
内容は”Ｏ’Ｋｆｉっておシ、同期領域のチャネル番号
〇のタイミングに一致検出回路８２４が出方を出してし
まうことを防ぐためである。

一方、零検出回路８２５の出力は、アクセスカウンタ８
２８のリセット端子に入り、カウンタ８２８の内容をリ
セットする。つまシ、アクセスカウンタ８２８はフレー
ムの同期領域Ｘの期間は０の状態を維持する。このアク
セスカウンタ８２８の内容はアクセスセレクタ８２６に
加えられる。

アクセスセレクタ８２６にはオン状態のノードアクト信
号Ｎ０ＤＥＡＣＴが印加されているので、アドレスカラ
／り８２８から入った信号（”０’）をそのまま出力す
る。このアクセスセレクタ８２６の出力はセレクタ８２
３に加えられ、レジスタファイルメモリ８２２の選択信
号となる。従ってこのレジスタファイルメモリ８２２の
第０語口が読み出され、−散積出回路８２４の一方の入
力に印加される。他方の入力にはチャネル番号信号ＣＨ
ＮＯが印加されている。両人力信号が一致すると一致検
出回路８２４の出力により先頭タイミング回路８０２が
起動され、それ以後の動作はリンク制御部６００の動作
と同じである。

タイミング回路８０２の出力によシアクセスヵウンタ８
２８の値がカウントアツプされ、°１”となる。従って
今度はレジスタファイルメモリ８２２の第１固自が絖み
出され、２番目のパケット交換領域の先頭チャネルを検
出する準備に入る。

以上は先頭チャネルの検出についての説明であるが、終
了チャネルについても全く同様であシ、その詳細につい
ては省略する。

フレーム生成制御部９００ フレーム生成制御部９００の構成の一実施例を第１２図
を参照して説明する。

このフレーム生成制御部９００はループ状の共通伝送路
に接続されたノード装置のうちの１つのノード装置（こ
れをフレーム制御ノード装置と称する）に設けられるも
のであシ、第７図の転送制御部４００の送受信部４００
人と転送部４００Ｂとの間に接続される。

送信り四ツク発振器９０１は、本発明データ通信システ
ムにおける伝送りロックの原発振器となるものであシ、
フレーム制御ノード装置だけは、送受信部の送信クロッ
クとして、上記送信クロック発振器９０１の出力を用い
る。

上記送信クロック発振器９０１の出力パルスは、まずｌ
Ｏ進クりツクカ９ンタ９０２に印加される。

１０進のクロックカウンタを用いるのは、本発明の実施
例では１チヤネルが１０ビツトより構成されているため
である。このクロックカウンタ９０２の出力は更に、ク
ロックデコーダ９０３に印加され、ここでフレーム制御
ノード装置内で用いるクロック信号ＣＬＫｏ　Ｉ＝　Ｃ
ＬＫｏＩ［と、後述する同期回路９０６及びフレームメ
モリ９１２のアクセス用のタイミング信号が生成される
。上記クロック信号ＣＬＫ６１，１は、通常のノード装
置におけるクロック信号ＣＬＫＩ、Ｉｔと同様に、例え
ば１チヤネルの１０ビツトのうち、０ビツトから１ビツ
トのあいだ、及び５ビツトから６ビツトのあいだでそれ
ぞれ°１１、それ以外で°０１となるようなり四ツクで
ある。

一方、転送制御部４００の受信器４０１で生成されたタ
イミング信号に基づいてフレーム同期部１００でつくら
れるり四ツク信号ＣＬＫＩ、Ｉｆ。

及び受信レジスタ４０３から送信される信号ＲＲは、受
信クロックに同期しておシ、前述の送信クロック発振器
９０１０出方とは非同期である。従って本フレーム生成
制御部では上記のクロック信号ＣＬＫＩ、Ｉｆ、ＲＲ倍
信号をとシ込み、送信クロックＣＬＫｏｌ＝ＩＩ　と位
相合ゎせを行っている。

この位相合わせのために、まず同期回路９０６に、フレ
ーム同期部１００からのクロック信号ＣＬＫ１．Ｉｆと
クロックデコーダ９０３からの信号が印加され、ここで
受信クロックＣＬＫ１．Ｉｆの立上シの前後のタイミン
グと、送信クロックＣＬＫ・Ｉの立上りの前後のタイミ
ングとを避けた適当なタイミングに発生する信号がつく
られる。

一方、受信クロックＣＬＫＩ［及びチャネルアクト信号
ＣＨＡＣＴはアンドゲート９３ｏに印加さｆｌ、こ（ｉ
Ｄゲ−）９３０の出力が受信チャネルカウンタ９０８に
加えられる。これにょシ、受信チャネルカウンタ９０８
が所定のチャネル数をカウントするとデコーダ９０７が
これを解読し、エンドチャネル信号ＥＮＤＣＨを発生す
る。

受信チャネルカウンタ９０８の計数値及び受信レジスタ
４０３の内容ＰＲは同期回路９０６の出力タイミングで
、それぞれ同期バッファレジスタ９０９及び９１７にセ
ットされる。

更に、上記バンファレジスタ９０９及び９１７に格納さ
れた内容は、送信クロックＣＬＫｏＩのタイミングでそ
れぞれ受信レジスタ９１０及び９１８にセットされる。

繭記クロックデコーダ９０３は送信クロックＣＬＫｏｌ
　の立下シから、ＣＬ　Ｊ　ｏ　Ｉ［の立下シまでオン
とする信号、つまり１チヤネルの１／２の時間だけオン
となる信号をつく）、これがアドレスセレクタ９１１及
びライトゲート９１４に加えられる。これによシ、アド
レスセレクタ９１１は２つの入力のうち受信レジスタ９
１０の出力を選択してフレームメモリのアドレス入力端
子９１２に加える。同時にライトゲート９１４が開いて
受信レジスタ９１８の出力がフレームメモリ９１２０入
カシタ端子に入る。従ってフレームメモリ９１２には、
受信チャネルレジスタ９１Ｇの示すアドレスに、受信レ
ジスタ９１８の内容が書き込まれることになる。

上記フレームメモリ９１２はｘ＝ｔｘｏビットとし、１
フレームの総チャネル数と等しい語数の情報を格納でき
る容量を有する。換言すれば、ｌフレーム分の全情報を
格納できる容量を有する。

ｌチャネル内の他の１７２の時間、っまシ送信クロック
ＣＬＫｏｌ［の立下シから、ＣＬＫｏｌ　　の立下りの
あいだは、上記アドレスセレクタ９１１は２つの入力の
うちチャネルカウンタ９０４の出力を選択してフレーム
メモリ９１２のアドレス入力端子に加える。上記チャネ
ルカウンタ９０４には送信クロックＣＬＫｏｎ　　が印
加されておシ、送信用のチャネル数を計数している。上
記フレームメモリ９１２から、チャネルカウンタ９０９
の値が示すアドレスの情報が読み出され、″送信クロッ
クＣＬＫ・Ｉ　の立上シのタイミングで送信レジスタ９
１３にセットされる。

上述のチャネルカウンタ９０４の計数値が所定値（蛾終
チャネル番号）に達すると、デコーダ９０５の出力によ
りその値がリセットされる。

一方、上記送信レジスタ９１３に読み出された情報は、
同期パターン＠生器９１５の出力とともに、送信セレク
タ９１６に加えられる。送信セレクタ９１６は、チャネ
ルカウンタ９０４が同期領域（本実施例では０チヤネル
〜３チヤネル）を示しているときには同期パターン発生
器９１５の出力を送出し、その他の領域を示していると
きには送信レジスタ９１３の内容を送出する。この送信
セレクタ９１６の出力ＲＲは転送制御部４００の転送部
に送出される。すなわち、受信レジスタ４０３により受
信された情報ＲＲが、上述の動作により送信クロックの
タイミングに位相合わせされた後、転送部に送出される
ことになる。

フレーム生成制御部９００は、上述の位相合わせの機能
の他に、異常監視機能を有する。すなわち、全チャネル
の空塞表示ビットが全て塞表示を示している状態が一定
時間以上連続した場合には、システ＾に異常があるもの
と判断し、空塞表示ビツ［１−強制的に空表示に変える
機能である。

この機能は、第１２図の回路のうち、９１９〜９２９の
構成要素によって実現される。

以下の説明では、上述の異常監視機能を、回線交換領域
における異常検出と、パケット交換領域における異常検
出とに分けて述べる。

回線交換領域Ｂ（第２Ｂ図参照）のタイミング検出は、
チャネル制御部２００において行われ、回線交換領域Ｂ
の期間中オンとなる回線ゲート信号ＬＩＮＧが送出−嬶
れる。この回線ゲート信号はクロック信号ＣＬＫＩ［と
ともにアンドゲート９２３に入シ、その出力が遅延型フ
リップフロップ９１９のＣ端子に加えられる。一方、送
信レジスタ９１３に読み出されたｌチャネル分の情報の
ビジービット、つまシ先頭ピットの情報が上記フリップ
フロップ９１９のＤ端子に加えられる。この結果ビジー
ビットがオンであればフリップ７０ツグ９１９がセット
され、その出力Ｑがアンドゲート９２５に印加され、回
線ゲート信号ＬＩＮＧがオフとなったときゲート９２５
を通ってビジーカウンタ９２１に入る。こうして、１フ
レームの全チャネルの先頭ビットがオンの状態が何フレ
ームか続くと、上記ビジーカウンタ９２１の内容がその
フレーム数だけカウントアツプされていく。もし１フレ
ームの中に１チヤネルでも空表示のチャネルがあると、
フリップフロック９１９がオフとなり、その出力Ｑによ
シピジーカウンタ９２１がリセットされる。ビジーカウ
ンタ９２１はその計数値が所定値を超えたとき、つまシ
全チャネルビジーの状態が所定値の数のフレーム分続い
た場合に出力を出す、この出力信号は回縁ゲート信号Ｌ
ＩＮＧとともにアンドゲート９２７に加えられ、そのゲ
ー）９２７の出力がオアゲート９２９を介して送信セレ
クタに入る。これによシ、全チャネルビジーのクレーム
が所定フレーム続いた場合のミ、送信セレクタ９１６よ
シ送出される情報のうち回線交換領域のビジービットを
強制的にオフにすることができる。

次にパケット交換領域の異常検出について説明する。

パケット交換領域の先頭チャネル信号８ＴＣＨは、クロ
ック信号ＣＬＫＩＩとともにアンドゲート９２４に入）
、その出力が遅延型フリップ７０ツグ９２０のＣ端子に
加えられる。このフリップ７０ツブ９２００Ｄ端子には
前記と同様に、各チャネルの先頭ビットの情報が加えら
れる。７リツプ７０ツブ９２０は、先頭チャネル信号８
ＴＣＨのタイミングにビジービットがオンであればセッ
トされ、その出力Ｑが°１”となる。出力Ｑが“ｌ”の
場合、アンドゲート９２６は終了チャネル信号ＴＥＣＨ
のタイミングで出力を生じ、これがビジーカウンタ９２
２に入る。もし、１フレームのチャネルの中に、ｌチャ
ネルでも空表示のチャネルがあるとフリップフロップ９
２０はリセットされ、その出力Ｑによりビジーカウンタ
９２２の値もリセットされる。全チャネルビジーの状態
が何フレームを続き、カウンタ９２２の計数値が所定値
を超えると、先頭チャネルのタイミングで、アンドゲー
ト９２Ｂからビジーオフ信号が出され、これが送信セレ
クタ９１６に入る。これによシ送信セレクタ９１６から
送出されるパケット交換領域のビジービットが強制的に
オフされる。

以上説明した本発明方式によれば、１フレーム中の複数
チャネルを接続制御情報を伝送するための専用領域とし
て割当てているので、送信要求があった場合のデータ転
送チャネルの設定および終了要求があった場合の設定の
解除等を高速に行い得るという利点がある。

上述した実施例（おいては、データ８ビツト＋データ有
効性表示ビット＋チャネル空塞表示ビットの計１０ビッ
トで１チヤネルを構成した場合ｃ以下１０ビット方式と
略す。）について述べてきた。

しかし次に示す様な端末のみを接続する場合、１チヤネ
ルは８ビツトで充分である。

（１）　　音声（電話）情報７ビツ）ＰＣＭ＋チャネル
空塞表示ビット （２１データ６ビツト＋データ有効表示ピット＋チャネ
ル空塞表示ビット （３）パケットは先頭１チヤネル目の１ビツトのみをパ
ケット全体の空塞表示に用い、そのチャネルのデータ部
は７ビツトとする。２チヤネル目以降は８ビット全部を
データとして使用できる。

（１）〜（３）の方法で１チヤネルを８ビツトで構成す
る方法を以下８ビット方式と略す。第１３図に１０ビッ
ト方式と８ビット方式による１チヤネルのビットの割シ
付けを示す。図において、Ｂはチャネル空塞表示ビット
、Ａはデータ有効表示ピッ中Ｖは使用してないビットを
示している。

本実施例で今まで述べてきた方法は、８ビット方式を採
用しても本質的な変更なしに適用可能である。

以下に、本実施例において１０ビット方式、−８ビシト
方式を切換えて使用することにより、一種類のハードウ
ェアで実現するための切換手段について説明する。

１０ビット方式を採用するか８ビット方式を採用するか
は、第１図に示すネットワークシステムにどのような端
末が接続されるかによって決定される。システムの立ち
上げ時にスイッチまたは処理装置３００からの信号によ
ってどちらの方式かを定める。

上述した、１０ビット方式と８ビット方式との切換を実
現するには、第４図のフレーム同期部を次のように変更
する。

同期バタン発生器１０１．−数回路１０２．同期カウン
タ１０６．デコーダ１０７．クロックカウンタ１１４．
デコーダ１１５を、既存の１０ビツト用とは別に８ビツ
ト用のものを新たに設け、８ビツト７１０ビツト切換信
号Ｃ以下信号０ＣＴＥＴと称す。）にょシ、切シ換える
。信号０ＣＴＥＴは、システムの立ち上げ時に、スイッ
チまたは処理装置３００がら得られる。デコーダ１１５
の出力クロック信号ＣＬＫＩＩは、８ビット方式の場合
には、クロックカウンタ１１４（７）ｉが４．５になる
時ＫＩＫなる信号である。

あるいは、８ビット方式にも１０ビット方式にも共用で
きる回路方式をとることにより、たとえば同期カウンタ
１ｏ６．クロックカウンタ１１４をそれぞれｌっＫして
、信号ＯＣ’ＴＥＴのオン、オフによシ８ビット／１０
ビットいずれの動作も行なわせることができるようｋす
ることも可能である。

さらに、第４図に示す回路全体を８ビット方式用に別個
に設けるようＫしてもよい。

第１４図は８ピツ）／１０ビット切換機能を追加した転
送制御部の一実施例を示す。

以下、８ビット方式の場合の動作を説明する。

シフトレジスタ４０２からクロック信号ＣＬＫＩのタイ
ミングで受信レジスタ４０３にとりこまれた８ビツトデ
ータのうち、空塞表示ビットＡｏ　２は１０ビット方式
時の空塞表示ビットＡＯＯと共にセレクタ１４００に入
る。信号０ＣＴＥＴがオンの場合、ビットＡＯ２がＡ０
０′として出力される。

つｔ＃）、８ビット方式でも１０ビット方式でもビット
Ａ００′としては、そのチャネルの空塞表示ビット、が
あられれることになる。

ビジー制御回路４０７に与えられる信号ＢＵＳＹＯＮ　
。

ＢＵＳＹＯＦＦによシセットまたはリセットされるか、
あるいは全く変化しなかった空塞表示ピッ）ＡＯＯ“゛
は送信レジスタ４１２にクロック信号ＣＬＫ＋Ｉのタイ
ミングでとりこまれた後、セレクタ１４０１に、８ビッ
ト方式時の空塞表示ピッ）ＡＯ２“と共に入る。セレク
タ１４０１は信号０ＣＴＥＴがオンであシ、かつパケッ
トの２チヤネル目以降でない時はビットＡＯＯ“をＡＯ
２”として出力する。このパケットの２チヤネル目以降
でないことを示す信号としては、第１０図の先頭タイミ
ング回路７０１から得られる２チヤネル目を表わす信号
ＣＨＮ２を反転したものを使っている。信号０ＣＴＥＴ
がオフ、すなわち１０ビット方式時と、８ビツト方式時
におけるパケットの２チヤネル目以降は、ビットＡＯ２
”をＡ０２′としてそのまま出力する。

８ビツト方式時に、パケットの２チヤネル以降はビット
ＡＯ２“をそのままＡ０２Ｎ′として通させるのは、２
チヤネル目以降はデータを８ビツト分確保するためであ
る。

結局、二つのセレクタ１４００と１４０１を追加して８
ビツト時に用いることにより、転送制御部におけるビジ
ー制御、送受信データ等の処理は８ビツト７１０ビツト
方式の違いに無関係に同じものでよいことになる。

空塞情報ピッ）ＡＯ２＃がのった８ビツト信号は、チ、
ニックセレクタ４１４を通って送信シフトレジスタ４１
３にクロック信号ＣＬＫｍのタイミングでとりこまれる
。８ビツト方式の場合、１０ビット方式用に用意しであ
る１０ビツトシフトレジスタ４１３の途中の８ビツト目
の端子から直列出力をとり出す。セレクタ１４０２は、
信号０ＣＴＥＴがオンの時、送信シフトレジスタ４１４
の８ビツト目の出力が選ばれてセレクタ１４０２の出力
となり、第７図の送信器４１８に送られる。信号０ＣＴ
ＥＴがオフの時、１０ビツト目の出力が選ばれて同様に
送信器４１８に送られる。

第１５図は、８ビツト／１０ビツト切換機能を持った端
末制御部の一部の構成例を示したもので、第８Ａ図に付
加される部分を示しである。

まず、端末装置からデータを送信する場合、セレクタ１
５００は信号０ＣＴＥＴがオンの時、第８Ａ図の信号５
ＲＥＱによねセットされたフリップフロップ５１６から
の出力信号５ＤＯＩを、８ビツト方式時のデータ有効表
示ビット５ＤＯ３’　として出力させる働きをする。こ
のセレクタ１５００により、端末装置は８ビツト７１０
ビツトに拘らずデータ有効表示信号を信号５ＲＥＱ、と
して出力すれば、その時に用いられている方式に応じた
ビットの位置にデータ有効表示信号が出力される。

次に端末装置がデータを受信する場合、受信セレクタ５
２０によシ選択された信号ＲＤまたはＩＮＤのうち、８
ビツト方式時のデータ有効表示ビットＲＤＯ３が、セレ
クタ１５ｏ１によす、ヒラ）ＲＤＯＩ’として出力され
る。これにより、端末装置側は８ピツ）／１０ビットの
方式に拘らずＲＤＯＩ’を検出すれば、データの有効性
を知ることができる。

結局、セレクター１５００．１５０１を用いることによ
り、端末装置は、８ピツ）／１０ビツトいずれの場合で
も同じビット位置にデータ有効表示信号を入出力できる
ことになる。

【図面の簡単な説明】

第１図は本発明方式の全体のシステム構成を説明するた
めの略図、第２Ａ図、第２Ｂ図、第２Ｃ図、第２Ｄ図、
第２Ｅ図、第２Ｆ図、第２Ｇ図、第２Ｈ図、第２Ｊ図は
本発明方式におけるフレーム構成を説明するための略図
、第２工図は本発明方式の回線交換機能時の動作ｆｔ説
明するための説明図、第３Ａ図、第３Ｂ図は本発明方式
におけるノード装置の一実施例を示す構成図、第４図は
本発明方式におけるフレーム同期部の一実施例を示す構
成図、第５Ａ図、第５Ｂ図は本発明方式におけるチャネ
ル制御部の一実施例を示す構成図、第６図は本発明にお
ける処理装置部の一実施例を示す構成図、第７図は本発
明方式における転送制御部の一実施例を示す構成図、第
８Ａ図、第８Ｂ図、第８Ｃ図、第８Ｄ図は本発明方式に
おける端末制御部の一実施例を示す構成図、第９図は、
本発明方式におけるリンク制御部の一実施例を示す構成
図、第１０図は本発明方式におけるパケット制御部の一
実施例を示す構成図、第１１図は本発明方式におけるパ
ケット制御部の一実施例を示す構成図、第１２図は本発
明方式におけるフレーム生成制御部の一実施例を示す構
成図、第１３図〜第１５図は本発明方式において、１０
ビット方式／８ビット方式切換機能を付加した場合を示
すもので、第１３図は、１０ビット方式と８ビット方式
におけるチャネルのビットの割り付けの例を示す説明医
第１４図は転送制御部の一実施例を示す構成図、第１！
ｓ図は端末制御部の一実施例を示す構成゛　　図である
。 １００・・・フレーム同期部、２００・・・チャネル制
御部、３００・・・処理装置、４００・・・転送制御部
、５００・・・端末制御部、６００・・・リンク制御部
、７００・・・パケット制御部、８００・・・パケット
インターフェース部、９００・・・フレーム生成制御部
、￥Ｊ１図 ′ｌｆＪ　ｚ　−呂 Ｆ１２　Ｆ３　図 ！ＦＪｚｃ図 １５２Ｅ　　目 ■２Ｆ図 ８Ｉ−′マド ｙｆＪｚ　　今　回 第２Ｈ図 ｖ５ｚＪ図 ′ｌｆＪ　ｚ　工　回 、１！檀制　　　　　　　　　　　　　　　　着イ會側
・斗ヤぶルノＶト ・八・り！ト＠僑すミ　　　　　　　　　　・、鳩卑ビ
ジ＋１７ ・チャネル１′＆突− 侮上 １ｆＪ４　　　ＩＭ Ｉａｌ 冨　ｓ　　Ａ　邑 ％５Ｂ図 ＝ ￥Ｊ６図 ′ｙｆＪｇＤ　　図 稟　１３　割 口■玉口

Claims (1)

【特許請求の範囲】
1. １、共通の信号伝送路と、該伝送路に接続された複数個
   の通信ノード装置とを有し、上記ノード装置の少くとも
   １つは一定周期で多数のチャネルを繰返して生成伝送す
   る手段を含み、各ノード装置は上記チャネルを通してデ
   ータ通信を行う方式において、上記多数のチャネルのう
   ち、複数の連続した所定のチャネルを接続制御メツセー
   ジの伝送のための領域として用い、そのメツセージは少
   くとも、相手のノード装置のアドレス、データの送信要
   求、終了要求の区別を表わす接続制御コード及び通信に
   使用されるチャネル番号を含んでいることを特徴とする
   データ通信方式。