JPS5823787B2 - 符号誤り測定方式 - Google Patents
符号誤り測定方式Info
- Publication number
- JPS5823787B2 JPS5823787B2 JP12741778A JP12741778A JPS5823787B2 JP S5823787 B2 JPS5823787 B2 JP S5823787B2 JP 12741778 A JP12741778 A JP 12741778A JP 12741778 A JP12741778 A JP 12741778A JP S5823787 B2 JPS5823787 B2 JP S5823787B2
- Authority
- JP
- Japan
- Prior art keywords
- code sequence
- signal
- terminal station
- pattern
- pattern code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
この発明は、網同期のとれている通信網において伝送さ
れる多重化信号につき、多重化レベルのま1伝送による
符号誤りの測定を可能にした符号誤り測定方式に関する
ものである。
れる多重化信号につき、多重化レベルのま1伝送による
符号誤りの測定を可能にした符号誤り測定方式に関する
ものである。
一般に網同期がとれている通信網内の同期系端局装置や
伝送路においては、伝送される多重化信号は、チャンネ
ル対応(fたはチャンネルのビット対応)に並べられた
多重化フレーム構成をとっているので、従来のスタッフ
同期方式の伝送系における多重分離後の回線分岐と異な
り、多重化レベルのitで回線の分岐、挿入、交換が可
能となる。
伝送路においては、伝送される多重化信号は、チャンネ
ル対応(fたはチャンネルのビット対応)に並べられた
多重化フレーム構成をとっているので、従来のスタッフ
同期方式の伝送系における多重分離後の回線分岐と異な
り、多重化レベルのitで回線の分岐、挿入、交換が可
能となる。
この様な系においては、従来は回線の状態監視、試験等
のためになされる符号誤りの測定は、多重化レベルのf
lの伝送信号に対し実施するには同期をとってチャンネ
ル対応に実施するか、才たは多重分離することζこより
チャンネル対応に実施していた。
のためになされる符号誤りの測定は、多重化レベルのf
lの伝送信号に対し実施するには同期をとってチャンネ
ル対応に実施するか、才たは多重分離することζこより
チャンネル対応に実施していた。
第1図は、従来技術による符号誤り測定方式の一例を示
すブロック図であり、同図において1はチャンネル対応
の信号路(またはチャンネル対応に並べられた低次群多
重化信号路)、2は同期多重化装置、3は多重化フレー
ム構成を持つ信号の一信号路C以下これをハイウェイと
呼ぶ)、3aはハイウェイ3が複数個からなるハイウェ
イ群、4は同期的に多重化レベルのま才で回線の分岐、
挿入、交換等のディジタル処理を行なう装置、5はディ
ジクル処理装置4で処理された多重化レベルのま呼の信
号の一ハイウェイ、5aはハイウェイ5が複数個からな
るハイウェイ群、6は同期多重分離装置、7は網同期の
とれたクロックパルス供給装置、8はクロックパルス供
給装置Tのクロックパルス供給路である。
すブロック図であり、同図において1はチャンネル対応
の信号路(またはチャンネル対応に並べられた低次群多
重化信号路)、2は同期多重化装置、3は多重化フレー
ム構成を持つ信号の一信号路C以下これをハイウェイと
呼ぶ)、3aはハイウェイ3が複数個からなるハイウェ
イ群、4は同期的に多重化レベルのま才で回線の分岐、
挿入、交換等のディジタル処理を行なう装置、5はディ
ジクル処理装置4で処理された多重化レベルのま呼の信
号の一ハイウェイ、5aはハイウェイ5が複数個からな
るハイウェイ群、6は同期多重分離装置、7は網同期の
とれたクロックパルス供給装置、8はクロックパルス供
給装置Tのクロックパルス供給路である。
10.11は信号路1を伝送される信号の符号誤り測定
器である。
器である。
第1図において、ディジタル処理装置4がハイウェイの
途中に介入することにより、チャンネルの一部がハイウ
ェイ群りa内の任意のチャンネルに分岐、挿入されるの
で、ハイウェイ3とハイウェイ5のハイウェイ上の多重
化レベルの信号は通常一致しない。
途中に介入することにより、チャンネルの一部がハイウ
ェイ群りa内の任意のチャンネルに分岐、挿入されるの
で、ハイウェイ3とハイウェイ5のハイウェイ上の多重
化レベルの信号は通常一致しない。
したがってハイウェイ3と5では、多重化レベルのit
の信号では、従来のように1対1に対応した伝送符号誤
りの測定ができず、測定器10の設置される端末と測定
器11の設置される端末とが信号路1によりつながるも
のである場合、かかる測定器10,11によって測定す
るか、才たはハイウェイ3と5で同期をとってチャンネ
ル対応で測定することしかできなかったので、後者の場
合には同期多重化装置2や多重分離装置6捷たはそれに
相当する機能が測定器側で必要であった。
の信号では、従来のように1対1に対応した伝送符号誤
りの測定ができず、測定器10の設置される端末と測定
器11の設置される端末とが信号路1によりつながるも
のである場合、かかる測定器10,11によって測定す
るか、才たはハイウェイ3と5で同期をとってチャンネ
ル対応で測定することしかできなかったので、後者の場
合には同期多重化装置2や多重分離装置6捷たはそれに
相当する機能が測定器側で必要であった。
才た、そのような場合でも伝送信号を多重化レベルの捷
ま、で複数チャンネルにつき同時に符号誤りを測定でき
ないため、ハード規模が大きいばかりでなく、符号誤り
率を用いた伝送系動作の正常または異常の確認を短時間
で容易に行なうことができないという欠点があった。
ま、で複数チャンネルにつき同時に符号誤りを測定でき
ないため、ハード規模が大きいばかりでなく、符号誤り
率を用いた伝送系動作の正常または異常の確認を短時間
で容易に行なうことができないという欠点があった。
また上記伝送系においては、チャンネル対応の信号でも
チャンネル内の全ビットが変更なく伝送されるとは限ら
ない形態も存在し、その場合にはやはり従来技術を適用
できないという欠点があった。
チャンネル内の全ビットが変更なく伝送されるとは限ら
ない形態も存在し、その場合にはやはり従来技術を適用
できないという欠点があった。
この発明は、上述の如き従来の技術的背景にかんがみな
されたものであり、したがってこの発明の目的は、伝送
信号を多重化レベルの1まで、複数チャンネルにつき同
時に符号誤りを測定することのできる符号誤り測定方式
を提供することにある。
されたものであり、したがってこの発明の目的は、伝送
信号を多重化レベルの1まで、複数チャンネルにつき同
時に符号誤りを測定することのできる符号誤り測定方式
を提供することにある。
この発明の構成の要点は、送信側で送信した多重化フレ
ーム構成に従った特定パターン符号系列と同じパターン
符号系列を基準パターンとして発生する手段を受信側に
設けると共に、送信側から送信されて着信した該特定パ
ターン符号系列と前記基準パターン符号系列とわ、伝送
の途中で分岐、挿入、交換等のおこなわれるチャンネル
対応の領域を除いて比較する手段、または除かずして比
較した後、該チャンネル対応の領域では比較結果を出力
しないようにした手段をも受信側に設けて符号誤りを検
出するようにした点である。
ーム構成に従った特定パターン符号系列と同じパターン
符号系列を基準パターンとして発生する手段を受信側に
設けると共に、送信側から送信されて着信した該特定パ
ターン符号系列と前記基準パターン符号系列とわ、伝送
の途中で分岐、挿入、交換等のおこなわれるチャンネル
対応の領域を除いて比較する手段、または除かずして比
較した後、該チャンネル対応の領域では比較結果を出力
しないようにした手段をも受信側に設けて符号誤りを検
出するようにした点である。
次に図を参照してこの発明の実施例を詳細に説明する。
第2図は、伝送信号の多重化フレーム構成の一例を示す
構成図で、この発明による符号誤り測定方式の理解のた
めに必要な図である。
構成図で、この発明による符号誤り測定方式の理解のた
めに必要な図である。
同図において、21はフレーム同期信号、監視信号など
の制御符号系列を示し、22,23.24はそれ″″1
1チヤンネル対応報符号系列を示す。
の制御符号系列を示し、22,23.24はそれ″″1
1チヤンネル対応報符号系列を示す。
そして22゜24の情報符号系列は伝送の途中で情報の
分岐、挿入、交換等を受けない系列であり、23は分岐
、挿入、交換等を受ける系列であり、このことは事前に
判明しているものとする。
分岐、挿入、交換等を受けない系列であり、23は分岐
、挿入、交換等を受ける系列であり、このことは事前に
判明しているものとする。
この発明により多重化レベルの信号で符号誤りを測定す
ることが可能な部分は、制御符号系列21(パリティピ
ットのようにパターンによって操作するような場合はそ
の部分を除く)、情報符号系々122.24であり、こ
の発明は、限定された情報符号系列23の部分の符号誤
りの照合をしないか、才たはそれをしてもその部分は無
意味なのでこれを無視する(以下これをマスクすると称
する)ことにより、符号誤りの測定を行なうことを特徴
とするものであり、以下実施例に基づいてこの発明を説
明する。
ることが可能な部分は、制御符号系列21(パリティピ
ットのようにパターンによって操作するような場合はそ
の部分を除く)、情報符号系々122.24であり、こ
の発明は、限定された情報符号系列23の部分の符号誤
りの照合をしないか、才たはそれをしてもその部分は無
意味なのでこれを無視する(以下これをマスクすると称
する)ことにより、符号誤りの測定を行なうことを特徴
とするものであり、以下実施例に基づいてこの発明を説
明する。
第3図はこの発明の一実施例を示す7172図であって
、第3a図は送信側、第3b図は受信側の各構成を示す
。
、第3a図は送信側、第3b図は受信側の各構成を示す
。
なお第3図の実施例は、伝送信号ノ多重化フレームのフ
レーム長よす長いフレーム長で繰り返し固定パターン育
たば疑似ランダムパターン(以下PNパターンと呼ぶ)
の符号系列を送信側(第3a図)より送信し、受信側(
第3b図)では、これを受信すると共に、これと同期し
て送信側で送信したのと同じパターンの符条系列を基準
パターンとして発生させ、この基準パターン符号系列と
受信したパターンの符号系列を比較することにより、伝
送による符号誤りを検出するようにした実施例である。
レーム長よす長いフレーム長で繰り返し固定パターン育
たば疑似ランダムパターン(以下PNパターンと呼ぶ)
の符号系列を送信側(第3a図)より送信し、受信側(
第3b図)では、これを受信すると共に、これと同期し
て送信側で送信したのと同じパターンの符条系列を基準
パターンとして発生させ、この基準パターン符号系列と
受信したパターンの符号系列を比較することにより、伝
送による符号誤りを検出するようにした実施例である。
さて第3a図において、31はクロックパルス信号線、
32は第2図の制御符号系列21に相当する部分の長さ
にわたってクロック信号に同期したタイミングパルスを
発生すると共に、該制御符号系列のパターンを発生する
回路、33はパターン合成回路(実際はオア回路)、3
4は出力インタフェース回路、35は制御ゲート、36
は固定またはPNパターンの発生回路、37は制御ゲー
ト、39は第2図のマスクすべき情報系列23の長さ範
囲にわたってタイミングパルスを発生して、マスク位置
を示すためのタイミングパルス発生回路(以下マスク位
置タイミング発生回路という)である。
32は第2図の制御符号系列21に相当する部分の長さ
にわたってクロック信号に同期したタイミングパルスを
発生すると共に、該制御符号系列のパターンを発生する
回路、33はパターン合成回路(実際はオア回路)、3
4は出力インタフェース回路、35は制御ゲート、36
は固定またはPNパターンの発生回路、37は制御ゲー
ト、39は第2図のマスクすべき情報系列23の長さ範
囲にわたってタイミングパルスを発生して、マスク位置
を示すためのタイミングパルス発生回路(以下マスク位
置タイミング発生回路という)である。
第3b図において、401は入力インタフェース回路、
402は受信パターン(符号系列)の信号路、403は
フレーム同期回路、404はマスク位置を示すタイミン
グ発生回路、405はクロック信号路、406はマスク
位置タイミング発生回路404で発生したマスク位置を
示すタイミングパルスの信号路、401はエラーパルス
出力端子、408はクロックパルスの禁止ゲート、40
9は受信パターン(符号系列)の禁止ゲート、410は
第3a図の固定またはPNパターン発生回路36と同じ
パターンを基準パターンとして発生すると共に、該パタ
ーンの符号系列を受信パターンの符号系列と同期させる
ための基準パターン発生回路、411は不一致検出回路
である。
402は受信パターン(符号系列)の信号路、403は
フレーム同期回路、404はマスク位置を示すタイミン
グ発生回路、405はクロック信号路、406はマスク
位置タイミング発生回路404で発生したマスク位置を
示すタイミングパルスの信号路、401はエラーパルス
出力端子、408はクロックパルスの禁止ゲート、40
9は受信パターン(符号系列)の禁止ゲート、410は
第3a図の固定またはPNパターン発生回路36と同じ
パターンを基準パターンとして発生すると共に、該パタ
ーンの符号系列を受信パターンの符号系列と同期させる
ための基準パターン発生回路、411は不一致検出回路
である。
次に動作を説明する。
第3a図において、クロック信号線31から供給される
クロック信号は網同期に同期したクロック信号である。
クロック信号は網同期に同期したクロック信号である。
制御符号系列21の長さにわたるタイミングパルス(以
下、制御符号系列長タイミングパルスという)と該制御
符号系列のパターンが、回路32から、該回路32がク
ロック信号線31を介してクロック信号を受けることに
より同時に発生され、制御符号系列長タイミングパルス
は端子tに供給され、制御符号系列パターンは端子Pに
供給される。
下、制御符号系列長タイミングパルスという)と該制御
符号系列のパターンが、回路32から、該回路32がク
ロック信号線31を介してクロック信号を受けることに
より同時に発生され、制御符号系列長タイミングパルス
は端子tに供給され、制御符号系列パターンは端子Pに
供給される。
端子tに供給されたタイミングパルスにより制御ゲート
35は閉じるので、この間、クロック信号は固定または
PNパターン発生回路36へ供給されず、そのため該回
路36も固定捷たはPNパターンを発生しない。
35は閉じるので、この間、クロック信号は固定または
PNパターン発生回路36へ供給されず、そのため該回
路36も固定捷たはPNパターンを発生しない。
一方、端子Pに供給された制御符号系列パターンは合成
回路(オア回路)33を介し、出力インタフェース回路
34を介して受信側へ向けて送出される。
回路(オア回路)33を介し、出力インタフェース回路
34を介して受信側へ向けて送出される。
この制御符号系列パターンは、第2図の多重化フレーム
構成の21に相当し、フレーム構成のために必須のもの
である。
構成の21に相当し、フレーム構成のために必須のもの
である。
さて、端子tから供給される制御符号系列長タイミング
パルスが終了すると、制御ゲート35が開くので、クロ
ック信号が信号線31、制御ゲート35を介してパター
ン発生回路36に印加される。
パルスが終了すると、制御ゲート35が開くので、クロ
ック信号が信号線31、制御ゲート35を介してパター
ン発生回路36に印加される。
そのためパターン発生回路36は、符号誤り測定用の固
定パターンまたはPNパターンの符号系列を発生し、こ
れは制御ゲート37、合成回路33、出力インクフェー
ス回路34を介して受信側へ送出される。
定パターンまたはPNパターンの符号系列を発生し、こ
れは制御ゲート37、合成回路33、出力インクフェー
ス回路34を介して受信側へ送出される。
次にタイミングが進むと、マスク位置タイミング回路3
9が、第2図におけるマスクすべき情報系列23の長き
範囲にわたってタイミングパルスを発生して制御ゲート
35を閉じるので、この間パターン発生回路36は固定
またはPNパターンを発生することはない。
9が、第2図におけるマスクすべき情報系列23の長き
範囲にわたってタイミングパルスを発生して制御ゲート
35を閉じるので、この間パターン発生回路36は固定
またはPNパターンを発生することはない。
マスク位置タイミング回路39がかかるタイミングパル
スを発生できるのは、回路32の端子tから供給される
タイミングパルスの停止により、第2図の制御符号系列
21の終わりを知ることができるので、その時点からク
ロック信号を数えて幾つ目がマスクすべき情報系列23
の始めであり終わりであるかを知っているからである。
スを発生できるのは、回路32の端子tから供給される
タイミングパルスの停止により、第2図の制御符号系列
21の終わりを知ることができるので、その時点からク
ロック信号を数えて幾つ目がマスクすべき情報系列23
の始めであり終わりであるかを知っているからである。
なお情報系列23に相当するタイミングだけ、パターン
発生回路36から固定またはPNパターンを発生しない
のは、これを発生すると、受信側の基準パターン発生回
路410(第3b図)において基準パターン発生のため
のパターン同期がくれなくなるからである。
発生回路36から固定またはPNパターンを発生しない
のは、これを発生すると、受信側の基準パターン発生回
路410(第3b図)において基準パターン発生のため
のパターン同期がくれなくなるからである。
その理由は、実際に第2図に示す多重化フレーム構成で
信号伝送を行なった場合、情報符号系列23は途中で他
回線への分岐、他回線からの挿入、または他回線との交
換等が行なわれて、送信したま1の情報符号系列では受
信側に到着しないことが判明しているので、かかる送信
時とは異なった情報符号系列を受信して用いたのでは、
受信側の基準パターン発生回路410(第3b図)にお
いて、基準パターン発生のためのパターン同期を引き込
めないばかりか、場合によっては同期はずれの発生成い
は疑似同期の発生に陥る可能性があるからである。
信号伝送を行なった場合、情報符号系列23は途中で他
回線への分岐、他回線からの挿入、または他回線との交
換等が行なわれて、送信したま1の情報符号系列では受
信側に到着しないことが判明しているので、かかる送信
時とは異なった情報符号系列を受信して用いたのでは、
受信側の基準パターン発生回路410(第3b図)にお
いて、基準パターン発生のためのパターン同期を引き込
めないばかりか、場合によっては同期はずれの発生成い
は疑似同期の発生に陥る可能性があるからである。
さて、以上の如くして送信側から送出された制御符号系
列および固定またはPNパターンの符号系列は、第3b
図に示す受信側に到着し、端子INから入力インタフェ
ース回路401に入る。
列および固定またはPNパターンの符号系列は、第3b
図に示す受信側に到着し、端子INから入力インタフェ
ース回路401に入る。
該回路401では、受信した符号系列からクロック信号
を再生すると共に分離し、クロック信号は端子tに供給
し、制御符号系列および受信パターンの符号系列は端子
Pに供給する。
を再生すると共に分離し、クロック信号は端子tに供給
し、制御符号系列および受信パターンの符号系列は端子
Pに供給する。
フレーム同期回路403では、入力インタフェース回路
401の端子tからクロック信号を受けると共に、端子
Pからの制御符号系列を受けて、フレーム同期をとり、
フレーム同期パルスを端子fからマスク位置タイミング
発生回路404へ送る。
401の端子tからクロック信号を受けると共に、端子
Pからの制御符号系列を受けて、フレーム同期をとり、
フレーム同期パルスを端子fからマスク位置タイミング
発生回路404へ送る。
またフレーム同期回路403では、制御符号系列(第2
図の21)の長さ範囲にわたってタイミングパルスを作
成して端子tに供給する。
図の21)の長さ範囲にわたってタイミングパルスを作
成して端子tに供給する。
従ってこの間は、制御ゲート408と409が禁止され
るので、基準パターン発生回路410は動作しない。
るので、基準パターン発生回路410は動作しない。
制御符号系列の期間がすきると、フレーム同期回路40
3の端子1から供給されるタイミングパルスが終了する
のでゲート408と409が開く、クロック信号がゲー
ト408を介して基準パターン発生回路410に印加さ
れるので、該回路410は、第3a図のパターン発生回
路36が発生するのと同じ固定またはPNパターンの符
号系列を基準パターンとして発生する。
3の端子1から供給されるタイミングパルスが終了する
のでゲート408と409が開く、クロック信号がゲー
ト408を介して基準パターン発生回路410に印加さ
れるので、該回路410は、第3a図のパターン発生回
路36が発生するのと同じ固定またはPNパターンの符
号系列を基準パターンとして発生する。
呼た回路410は、開いているゲート409を介して信
号路402から受信パターンの符号系列を受けて、自ら
発生する基準パターンの符号系列を該受信パターンのそ
れに同期させる機能をもつ。
号路402から受信パターンの符号系列を受けて、自ら
発生する基準パターンの符号系列を該受信パターンのそ
れに同期させる機能をもつ。
回路410から発生された基準パターンは不一致検出回
路411へ送られ、ここで信号路402からの受信パタ
ーンと比較され、符号の不一致があれば検出される。
路411へ送られ、ここで信号路402からの受信パタ
ーンと比較され、符号の不一致があれば検出される。
一方、マスク位置タイミング発生回路404では、フレ
ーム同期回路403の端子fから供給されたフレーム同
期パルスにより、該フレーム同期パルスを受信した時点
からクロック信号(信号路405により供給される)を
幾つ数えた時点でマスク位置が始呼り、呼た終わるかを
知っているので、そのマスク位置の期間(第2図のマス
クすべき情報符号系列23の範囲)だけタイミングパル
スを発生し、信号路406を経てゲート408と409
に供給し、この間、両ゲートを閉じるので、基準パルス
発生回路410は基準パルスを発生することがなく、ま
たこの間には、送信側からもパターンが送出されてこな
いので、不一致検出回路411で不一致が検出されるこ
とはない。
ーム同期回路403の端子fから供給されたフレーム同
期パルスにより、該フレーム同期パルスを受信した時点
からクロック信号(信号路405により供給される)を
幾つ数えた時点でマスク位置が始呼り、呼た終わるかを
知っているので、そのマスク位置の期間(第2図のマス
クすべき情報符号系列23の範囲)だけタイミングパル
スを発生し、信号路406を経てゲート408と409
に供給し、この間、両ゲートを閉じるので、基準パルス
発生回路410は基準パルスを発生することがなく、ま
たこの間には、送信側からもパターンが送出されてこな
いので、不一致検出回路411で不一致が検出されるこ
とはない。
以上の如く、特定のマスクすべき情報符号系列部分を除
き、受信パターンと基準パターンの比較を行ない、符号
の不一致が検出されると、不一致検出回路411はエラ
ーパルス出力端子407ヘエラーパルスを出力する。
き、受信パターンと基準パターンの比較を行ない、符号
の不一致が検出されると、不一致検出回路411はエラ
ーパルス出力端子407ヘエラーパルスを出力する。
以上に述べた第3b図の受信側回路構成の動作説明にお
いて、第3a図の送信側回路から送出される制御符号系
列21のパターンの照合比較については説明を省略しで
ある。
いて、第3a図の送信側回路から送出される制御符号系
列21のパターンの照合比較については説明を省略しで
ある。
しかし制御符号系列21のパターンは、第3b図のフレ
ーム同期回路403で発生している場合にはその出力を
、捷た発生していない場合はフレーム同期回路403の
出力を基準タイミングとして、第3a図の制御符号系列
パターン発生回路32で発生するパターンと同じものを
容易に発生できるので、その出力を基準パターン発生回
路410の出力と合成して基準パターンとすることによ
り、制御符号系列21の部分も含めて誤り測定ができる
ことになる。
ーム同期回路403で発生している場合にはその出力を
、捷た発生していない場合はフレーム同期回路403の
出力を基準タイミングとして、第3a図の制御符号系列
パターン発生回路32で発生するパターンと同じものを
容易に発生できるので、その出力を基準パターン発生回
路410の出力と合成して基準パターンとすることによ
り、制御符号系列21の部分も含めて誤り測定ができる
ことになる。
不一致検出回路411から出力されるエラーパルスと、
マスクする部分を禁止したクロックパルスをカウントす
ることにより符号の誤り率を算出できるので、これを用
いて伝送回線の状態監視、試験等がなされ得る。
マスクする部分を禁止したクロックパルスをカウントす
ることにより符号の誤り率を算出できるので、これを用
いて伝送回線の状態監視、試験等がなされ得る。
第4図はこの発明の他の実施例を示すブロック図であっ
て、第4a図は送信側、第4b図は受信側の各構成を示
す。
て、第4a図は送信側、第4b図は受信側の各構成を示
す。
この実施例は、伝送信号の多重化フレームのフレーム長
と同一の繰り返しで、送信側から多重化フレームに従っ
たパターンを発生し、受信側ではこれを受信すると共に
、これと同期して発生される基準パターンと比較するこ
とにより符号誤りを検出するようにした実施例である。
と同一の繰り返しで、送信側から多重化フレームに従っ
たパターンを発生し、受信側ではこれを受信すると共に
、これと同期して発生される基準パターンと比較するこ
とにより符号誤りを検出するようにした実施例である。
さて第4a図において、回路32′と38を除く他の部
分の動作は、第3a図における対応部分の動作と同じで
ある。
分の動作は、第3a図における対応部分の動作と同じで
ある。
回路32′は、クロック信号を受けて第2図の制御符号
系列21の長さにわたる制御符号系列長タイミングパル
スを端子titこ、該制御符号系列パターンを端子Pに
供給する点は第3a図の回路32と同じであるが、フレ
ーム同期位置でリセットパルスを発生して端子rから回
路38へ供給するようになっている点が相違するだけで
ある。
系列21の長さにわたる制御符号系列長タイミングパル
スを端子titこ、該制御符号系列パターンを端子Pに
供給する点は第3a図の回路32と同じであるが、フレ
ーム同期位置でリセットパルスを発生して端子rから回
路38へ供給するようになっている点が相違するだけで
ある。
回路38は、固定寸たはPNパターンの発生回路であり
、回路32′の端子rより供給されるリセットパルスに
よってリセットされた固足せたはPNパターンを発生す
る。
、回路32′の端子rより供給されるリセットパルスに
よってリセットされた固足せたはPNパターンを発生す
る。
第4b図において、回路403′は第3b図の回路40
3と同様なフレーム同期パルス発生回路であり、発生し
たフレーム同期パルスを端子fからマスク位置タイミン
グ回路404へ送出すると共に、端子rから基準パター
ン発生回路413へ送出する。
3と同様なフレーム同期パルス発生回路であり、発生し
たフレーム同期パルスを端子fからマスク位置タイミン
グ回路404へ送出すると共に、端子rから基準パター
ン発生回路413へ送出する。
したがって基準パターン発生回路413は、回路403
′から供給されるフレーム同期パルスによってリセット
された固定またはPNパターンを発生する。
′から供給されるフレーム同期パルスによってリセット
された固定またはPNパターンを発生する。
なお、第4a図の送信側からは、第3a図の場合と異な
り、マスクすべき情報符号系列23に相当する部分のパ
ターンもマスクされることなく送信されてきて、不一致
検出回路411において、基準パターン発生回路413
力)ら発生される基準パターンと比較されるようになっ
ているが、その結果不一致が検出されても、エラーパル
スは、マスク位置タイミング発生回路404から供給さ
れるタイミングパルスによりゲート412が禁止されて
いるので、出力されることはない。
り、マスクすべき情報符号系列23に相当する部分のパ
ターンもマスクされることなく送信されてきて、不一致
検出回路411において、基準パターン発生回路413
力)ら発生される基準パターンと比較されるようになっ
ているが、その結果不一致が検出されても、エラーパル
スは、マスク位置タイミング発生回路404から供給さ
れるタイミングパルスによりゲート412が禁止されて
いるので、出力されることはない。
つ1り無視される。
第4b図の動作説明では、制御符号系列21のパターン
の照合比較については説明を省略したが、先に簡単に説
明した第3b図の場合と同様にして実現できることは云
うやでもない。
の照合比較については説明を省略したが、先に簡単に説
明した第3b図の場合と同様にして実現できることは云
うやでもない。
第4図の実施例の動作は、以上の説明で充分理解できる
であろう。
であろう。
なお、ゲート412は、信号路402からの受信パター
ンと基準パターン発生回路413からの基準パターンと
の不一致検出回路411における比較の結果がどうあろ
うとも、回路404からのマスク位置タイミングパルス
の発生期間に相当する間は、予め固定出力を生じるよう
にしておくことが可能であることは云う1でもない。
ンと基準パターン発生回路413からの基準パターンと
の不一致検出回路411における比較の結果がどうあろ
うとも、回路404からのマスク位置タイミングパルス
の発生期間に相当する間は、予め固定出力を生じるよう
にしておくことが可能であることは云う1でもない。
第4b図のエラーパルス出力端子40γから出力される
エラーパルスと、信号路406を送出される、マスク位
置で出力を禁止したクロックパルスをカウントすること
により、第3b図の場合と同様、符号誤り率を測定する
ことができる。
エラーパルスと、信号路406を送出される、マスク位
置で出力を禁止したクロックパルスをカウントすること
により、第3b図の場合と同様、符号誤り率を測定する
ことができる。
以上説明したように、この発明によれば、網同期のとれ
た多重化フレーム構成を持ち分岐、挿入、交換等が途中
で行なわれた信号を多重化レベルの1才、その複数チャ
ンネルについて同時に符号誤り状況を観測することが可
能であることの他に、チャンネル対応の信号の符号誤り
も容易に測定可能であるという利点がある。
た多重化フレーム構成を持ち分岐、挿入、交換等が途中
で行なわれた信号を多重化レベルの1才、その複数チャ
ンネルについて同時に符号誤り状況を観測することが可
能であることの他に、チャンネル対応の信号の符号誤り
も容易に測定可能であるという利点がある。
更に、特許請求の範囲に記載の第1の発明によれば、同
期網のフレーム長とPN同期のフレーム長が独立である
ので統計的に偏りのない符号パターンを流しながら多重
化レベルで誤り率測定が可能になるという利点があり、
第2の発明によれば、同期網のフレームでは同一のPN
パターンがくり返されるので、統計的な偏りを避けるこ
とはできないが送信側はマスクすべきタイムスロットを
全く意識せずに送出できるので、遠隔からの誤り率測定
、機能試験等でも多重化により測定が容易にできるとい
う利点がある。
期網のフレーム長とPN同期のフレーム長が独立である
ので統計的に偏りのない符号パターンを流しながら多重
化レベルで誤り率測定が可能になるという利点があり、
第2の発明によれば、同期網のフレームでは同一のPN
パターンがくり返されるので、統計的な偏りを避けるこ
とはできないが送信側はマスクすべきタイムスロットを
全く意識せずに送出できるので、遠隔からの誤り率測定
、機能試験等でも多重化により測定が容易にできるとい
う利点がある。
第1図は、従来技術による符号誤り測定方式の一例を示
すブロック図、第2図は伝送信号の多重化フレーム構成
の一例を示す構成図、第3図はこの発明の一実施例を示
すブロック図であって、第3a図は送信側、第3b図は
受信側の各構成を示す。 第4図はこの発明の他の実施例を示すブロック図であっ
て、第4a図は送信側、第4b図は受信側の各構成を示
す。 図において、1はチャンネル対応の信号路、2は同期多
重化装置、3はハイウェイ、3aはハイウェイ群、4は
ディジタル処理装置、5はハイウエイ、5aはハイウェ
イ群、6は同期多重分離装置、7はクロックパルス供給
装置、8はクロックパルス供給路、10と11はそれぞ
れ符号誤り測定器、21は制御符号系列、22乃至24
はそれぞれチャンネル対応の情報符号系列、31はクロ
ックパルス信号線、32は制御符号系列21の長さにわ
たるタイミングパルスと該制御符号系列パターンの発生
回路、33はパターン合成回路、34は出力インクフェ
ース回路、35は匍j御ゲート、36は固足捷たはPN
パターン発生回路、3γは制御ゲート、38はパターン
発生回路、39はマスク位置を示すタイミング発生回路
、401は入力インタフェース回路、402は受信パタ
ーン(符号系列)の信号路、403はフレーム同期回路
、404はマスク位置を示すタイミング発生回路、40
5はクロック信号路、406は信号路、401はエラー
パルス出力端子、408はクロックパルスの禁止ゲート
、409はパターン(符号系列)の禁止ゲート、410
と413はそれぞれ基準パターン発生回路、411は不
一致検出回路、412はマスク位置でのエラー出力禁止
ゲート、を示す。
すブロック図、第2図は伝送信号の多重化フレーム構成
の一例を示す構成図、第3図はこの発明の一実施例を示
すブロック図であって、第3a図は送信側、第3b図は
受信側の各構成を示す。 第4図はこの発明の他の実施例を示すブロック図であっ
て、第4a図は送信側、第4b図は受信側の各構成を示
す。 図において、1はチャンネル対応の信号路、2は同期多
重化装置、3はハイウェイ、3aはハイウェイ群、4は
ディジタル処理装置、5はハイウエイ、5aはハイウェ
イ群、6は同期多重分離装置、7はクロックパルス供給
装置、8はクロックパルス供給路、10と11はそれぞ
れ符号誤り測定器、21は制御符号系列、22乃至24
はそれぞれチャンネル対応の情報符号系列、31はクロ
ックパルス信号線、32は制御符号系列21の長さにわ
たるタイミングパルスと該制御符号系列パターンの発生
回路、33はパターン合成回路、34は出力インクフェ
ース回路、35は匍j御ゲート、36は固足捷たはPN
パターン発生回路、3γは制御ゲート、38はパターン
発生回路、39はマスク位置を示すタイミング発生回路
、401は入力インタフェース回路、402は受信パタ
ーン(符号系列)の信号路、403はフレーム同期回路
、404はマスク位置を示すタイミング発生回路、40
5はクロック信号路、406は信号路、401はエラー
パルス出力端子、408はクロックパルスの禁止ゲート
、409はパターン(符号系列)の禁止ゲート、410
と413はそれぞれ基準パターン発生回路、411は不
一致検出回路、412はマスク位置でのエラー出力禁止
ゲート、を示す。
Claims (1)
- 【特許請求の範囲】 1 網同期のとれている通信網であって、伝送される多
重化信号が制御符号系列とチャンネル対応の情報符号系
列とから成る多重化フレーム構成をとっており、該信号
が網内の成る第1の端局から第2の端局へ伝送される際
、その途中で、多重化レベルのIJで信号の他回線への
分岐、他回線からの挿入、他回線との交換等がなされる
ようにした前記通信網において、前記第1の端局に前記
多重化フレーム構成に従った特定パターン符号系列の送
出手段を設け、伝送の途中で分岐・挿入・交換等が行わ
れるチャンネル対応のタイミングには送出を停止する機
能をもち、第2の端局には、該特定パターン符号系列を
受信する手段と、受信した該特定パターン符号系列と同
期して、第1の端局にて送出されたものと同じ前記基準
パターン符号系列を発生する手段と、前記分岐等の行わ
れるチャンネル対応のタイミングを除いて比較する手段
とを設けて成り、多重化レベルのま1その符号誤りの測
定を可能にしたことを特徴とする符号誤り測定方式。 2 網同期のとれている通信網であって、伝送される多
重化信号が制御符号系列とチャンネル対応の情報符号系
列とから成る多重化フレーム構成をとっており、該信号
が網内の成る第1の端局から第2の端局へ伝送される際
、その途中でン多重化レベルのま寸で信号の他回線への
分岐、他回線からの挿入、他回線との交換等がなされる
ようにした前記通信網において、前記第1の端局に前記
多重化フレーム構成に従った特定パターン符号系列の送
出手段を設け、該多重化フレームの特定位置で特定パタ
ーン符号系列をリセットする機能をもち、第2の端局に
は、該特定パターン符号系列を受信する手段と、前記多
重化フレームの前記特定位置を検出する手段をもち、該
特定位置情報に基いて第1の端局にて送出されたのと同
じ特定パターン符号系列を基準パターン符号系列として
発生する手段をもち、伝送の途中で分岐・挿入・交換等
の行われるチャンネル対応のタイミングには符号照合の
比較結果を出力しないようにした手段を設けて成り、多
重化信号を多重化レベルの11その符号誤りの測定を可
能にしたことを特徴とする符号誤り測定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12741778A JPS5823787B2 (ja) | 1978-10-18 | 1978-10-18 | 符号誤り測定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12741778A JPS5823787B2 (ja) | 1978-10-18 | 1978-10-18 | 符号誤り測定方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5553936A JPS5553936A (en) | 1980-04-19 |
| JPS5823787B2 true JPS5823787B2 (ja) | 1983-05-17 |
Family
ID=14959441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12741778A Expired JPS5823787B2 (ja) | 1978-10-18 | 1978-10-18 | 符号誤り測定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5823787B2 (ja) |
-
1978
- 1978-10-18 JP JP12741778A patent/JPS5823787B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5553936A (en) | 1980-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0229684B1 (en) | Data framing system for time division multiplexing transmission | |
| EP0188117B1 (en) | System for adjusting signal transmission timing in time-division multiplexing signal transmission | |
| EP1298830B1 (en) | Identifying and synchronizing permuted channels in a parallel bit error rate tester | |
| CA2017579C (en) | Communication circuit fault detector | |
| JP3357397B2 (ja) | ビットエラー率の測定の間のスリップ検出 | |
| GB1501608A (en) | Multiplexer apparatus | |
| CA2061670C (en) | Detection system for abnormal cable connections in communications apparatuses | |
| US5081619A (en) | Digital signal multiplex communication system having signal path monitoring function | |
| US4451917A (en) | Method and apparatus for pulse train synchronization in PCM transceivers | |
| US4551830A (en) | Apparatus for providing loopback of signals where the signals being looped back have an overhead data format which is incompatible with a high speed intermediate carrier overhead format | |
| US4567587A (en) | Multiplex equipment monitoring apparatus | |
| JPS5823787B2 (ja) | 符号誤り測定方式 | |
| JPH0879213A (ja) | ディジタル通信網における伝送品質監視方式 | |
| US4858223A (en) | Security arrangement for a telecommunications exchange system | |
| US5430746A (en) | Method of and circuitry for detecting synchronism failure of two word sequences | |
| KR100304776B1 (ko) | 동기 시스템, 동기 방법 및 기록 매체 | |
| JP3058805B2 (ja) | 通信ネットワークのビット誤り試験装置 | |
| KR100408077B1 (ko) | 내장형 시험 패턴 장치를 구비한 티-3급 채널 서비스 유니트 | |
| US6651195B1 (en) | Method and system for bit error structure measurements of data transmission channels | |
| SU1741278A1 (ru) | Устройство дл измерени характеристик дискретного канала св зи | |
| KR100332413B1 (ko) | 통신 시스템의 중계선상 비이알 보정 장치 | |
| JPH0951317A (ja) | ループバック試験方法 | |
| KR20020059011A (ko) | 버스시스템의 루프백 테스팅 장치 | |
| JPH11331130A (ja) | ビットエラーレート測定方式 | |
| CA2293201A1 (en) | Bit error rate tester |