JPS5823975B2 - 受信周波数表示装置 - Google Patents
受信周波数表示装置Info
- Publication number
- JPS5823975B2 JPS5823975B2 JP52015168A JP1516877A JPS5823975B2 JP S5823975 B2 JPS5823975 B2 JP S5823975B2 JP 52015168 A JP52015168 A JP 52015168A JP 1516877 A JP1516877 A JP 1516877A JP S5823975 B2 JPS5823975 B2 JP S5823975B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- converter
- frequency
- code
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/02—Indicating arrangements
- H03J1/04—Indicating arrangements with optical indicating means
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
- Transceivers (AREA)
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】
本発明は自動位相周波数制御ループより構成された局部
発振器を使用するラジオ受信機、トランシーバ等の通信
機器における受信周波数表示装置に関するものであり、
自動位相周波数制御ループを構成する可変周波数分周器
で取扱う数値を小さくすることにより受信周波数を表示
する際の表示変換器を簡素化し、装置自体の構成を簡略
化することを目的とするものである。
発振器を使用するラジオ受信機、トランシーバ等の通信
機器における受信周波数表示装置に関するものであり、
自動位相周波数制御ループを構成する可変周波数分周器
で取扱う数値を小さくすることにより受信周波数を表示
する際の表示変換器を簡素化し、装置自体の構成を簡略
化することを目的とするものである。
一般に受信周波数表示装置は第１図ａ、ｂに示すように
構成していた。
構成していた。
つまり、第１図ａにおいて、１はＢＣＤ出力を発生する
局符号発生計数器、２は数字表示器、３はプログラムデ
ータ入力がＢＣＤの形で入るダウンカウント型の周波数
分周器、４はオフセット検出器である。
局符号発生計数器、２は数字表示器、３はプログラムデ
ータ入力がＢＣＤの形で入るダウンカウント型の周波数
分周器、４はオフセット検出器である。
一方、第１図すにおいて５は２進数出力の局符号発生計
数器、６は２進数からＢＣＤへの表示変換器、７は数字
表示器、８はプログラムデータ入力が２進数で入るダウ
ンカウント型の周波数分周器、９はオフセット検出器で
ある。
数器、６は２進数からＢＣＤへの表示変換器、７は数字
表示器、８はプログラムデータ入力が２進数で入るダウ
ンカウント型の周波数分周器、９はオフセット検出器で
ある。
ここに、オフセット検出器４゜９と周波数分周器３，８
でそれぞれ可変周波数分周器を構成している。
でそれぞれ可変周波数分周器を構成している。
第１図ａは局符号をＢＣＤの形で発生して数字表示のた
めの２進数からＢＣＤへの表示変換器かはふける場合を
示し、第１図すは局符号を２進数の形で発生してそのた
めに数字表示器へは２進数からＢＣＤへの表示変換器を
介する必要が生じる場合を示す。
めの２進数からＢＣＤへの表示変換器かはふける場合を
示し、第１図すは局符号を２進数の形で発生してそのた
めに数字表示器へは２進数からＢＣＤへの表示変換器を
介する必要が生じる場合を示す。
したがって、いずれの場合にも局符号発生計数器におい
ては受信周波数表示形態に直接対応する符号を発生して
可変周波数分周器にプログラムデータ入力し、局部発振
周波数に直接対応する分周比が可変周波数分周器によっ
て得られるようにオフセット検出器の検出定数値を調整
することが必要になるという欠点があった。
ては受信周波数表示形態に直接対応する符号を発生して
可変周波数分周器にプログラムデータ入力し、局部発振
周波数に直接対応する分周比が可変周波数分周器によっ
て得られるようにオフセット検出器の検出定数値を調整
することが必要になるという欠点があった。
本発明は局符号発生計数器で取り扱う数値を小さくする
ことを意図しており、同時に可変周波数分周器で取り扱
う数値も小さくなり、且つ数字表示器の前に必要な表示
変換器が簡単なものですみ、以上のことから総合的に見
た場合に受信周波数表示装置が簡略化されることをねら
っている。
ことを意図しており、同時に可変周波数分周器で取り扱
う数値も小さくなり、且つ数字表示器の前に必要な表示
変換器が簡単なものですみ、以上のことから総合的に見
た場合に受信周波数表示装置が簡略化されることをねら
っている。
つまり、本発明は受信機に用いられる局部発振器がＰ
ＬＬ （Ｐｈａｓｅｄ Ｌｏｃｈｅｄ Ｌｏｏｐ ）方
式に。
ＬＬ （Ｐｈａｓｅｄ Ｌｏｃｈｅｄ Ｌｏｏｐ ）方
式に。
よるものを対象とし、このＰＬＬ内の可変周波数分周器
と数字表示器及び局符号発生計数器の相互の接続を工夫
することにより、総合的に構成の簡略化を図ることを目
的としている。
と数字表示器及び局符号発生計数器の相互の接続を工夫
することにより、総合的に構成の簡略化を図ることを目
的としている。
以下、本発明の受信周波数表示装置について実。
施例の図面と共に説明する。
第２図は本発明の受信周波数表示装置の一構成例を示し
、図中、１１は基準信号発生器、１２は位相周波数比較
器、１３は低域通過濾波器、１４は電圧制御発振器であ
り、その出力は周波数変換器に入力されると共に前置。
、図中、１１は基準信号発生器、１２は位相周波数比較
器、１３は低域通過濾波器、１４は電圧制御発振器であ
り、その出力は周波数変換器に入力されると共に前置。
分周器１５に入力される。
１６は可変周波数分周器であり、その出力は位相周波数
比較器１２のもう一方の入力信号となる。
比較器１２のもう一方の入力信号となる。
１７は局符号発生計数器であり、その出力は可変周波数
分周器１６のプロラムデータ入力となると共に表示変換
器１８へ入力される。
分周器１６のプロラムデータ入力となると共に表示変換
器１８へ入力される。
この表示変換器１８の出力は数字表示器１９へ入力され
る。
る。
前記可変周波数分周器１６は第３図に示すように局符号
発生計数器１７よりの出力を選択する選択回路２２と、
オフセット値発生器２３と、入力符号の２進符号部の上
位ビットをＯから１へ変換する第１の変換器２４と、１
０進数１の位はＢＣＤで、１０進数１０と１００の位は
２進符号でプログラム可能な周波数分周器２５と、選択
回路２２と第１の変換器２４を制御して周波数分周器２
５が２種類の分周比モードで交互に分周を繰り返すよう
にせしめるオフセット制御器２６とから構成されている
。
発生計数器１７よりの出力を選択する選択回路２２と、
オフセット値発生器２３と、入力符号の２進符号部の上
位ビットをＯから１へ変換する第１の変換器２４と、１
０進数１の位はＢＣＤで、１０進数１０と１００の位は
２進符号でプログラム可能な周波数分周器２５と、選択
回路２２と第１の変換器２４を制御して周波数分周器２
５が２種類の分周比モードで交互に分周を繰り返すよう
にせしめるオフセット制御器２６とから構成されている
。
一方、前記表示変換器１８は第３図にするように、入力
符号の２進符号部の上位ビットを０から１へ変換する第
２の変換器２７と、入力符号の２進符号部のみをＢＣＤ
出力変換し入力符号のＢＣＤ部はそのまま出力する符号
変換器２８と、入力符号の１００の位をシフト変換して
数字表示器１９へ出力する第３の変換器２９とで構成さ
れている。
符号の２進符号部の上位ビットを０から１へ変換する第
２の変換器２７と、入力符号の２進符号部のみをＢＣＤ
出力変換し入力符号のＢＣＤ部はそのまま出力する符号
変換器２８と、入力符号の１００の位をシフト変換して
数字表示器１９へ出力する第３の変換器２９とで構成さ
れている。
日本国内でのＦＭバンド受信機に本発明を適用した場合
を考えながら第２〜第３図を説明する。
を考えながら第２〜第３図を説明する。
受信周波数７６．１〜８９．９ ＭＨｚ、局部発振器周
波数は６５．４〜７９．２ ＭＨｚ、そして１００ＫＨ
ｚステツプ毎に放送局が存在するものとすれば、位相周
波数比較器１２へ入力する基準信号を１２．５ＫＨｚと
すると、前置分周器１５の分周比は８分の１をとって、
１００ＫＨｚステツプで局部発振器の６５．４〜７９、
２ ＭＨｚの周波数信号が合成されることになる。
波数は６５．４〜７９．２ ＭＨｚ、そして１００ＫＨ
ｚステツプ毎に放送局が存在するものとすれば、位相周
波数比較器１２へ入力する基準信号を１２．５ＫＨｚと
すると、前置分周器１５の分周比は８分の１をとって、
１００ＫＨｚステツプで局部発振器の６５．４〜７９、
２ ＭＨｚの周波数信号が合成されることになる。
一方、局符号発生計数器１７で１〜１３９を発生し、オ
フセット値発生器２３でオフセット値４９３を発生する
ものとすると、第１の変換器２４では局符号発生計数器
１７から１〜１３９が入力されると１６０をたして周波
数分周器２５のプログラムデータ入力端子へ入力される
。
フセット値発生器２３でオフセット値４９３を発生する
ものとすると、第１の変換器２４では局符号発生計数器
１７から１〜１３９が入力されると１６０をたして周波
数分周器２５のプログラムデータ入力端子へ入力される
。
従って１６１〜２９９が周波数分周器２５のプログラム
データ入力端子へ入力される。
データ入力端子へ入力される。
１６１〜２９９の分周比が周波数分周器２５で分周し終
るとオフセット制御器２６はオフセット値発生器２３か
ら４９３のオフセット値を周波数分周器２５のプログラ
ムデータ入力端子へ選択回路２２及び第１の変換器２４
を経由して入力するように制御する。
るとオフセット制御器２６はオフセット値発生器２３か
ら４９３のオフセット値を周波数分周器２５のプログラ
ムデータ入力端子へ選択回路２２及び第１の変換器２４
を経由して入力するように制御する。
この場合、第１の変換器２４では加算処理されないで素
通りする。
通りする。
ついて、４９３を周波数分周器２５が分周し終ると周波
数分周器２５は再び１６１〜２９９の分周比を分周する
。
数分周器２５は再び１６１〜２９９の分周比を分周する
。
１回目の動作で１６１〜２９９を分周し、２回目の動作
で４９３を分周すると、可変周波数分周器１６から１パ
ルスが出力され、結局この１パルスが６５４〜７９２の
分周に対応するものとなる。
で４９３を分周すると、可変周波数分周器１６から１パ
ルスが出力され、結局この１パルスが６５４〜７９２の
分周に対応するものとなる。
次に、第２の変換器２７は第１の変換器２４と同様の役
目を持ち、局符号発生計数器１７の出力値に１６０をた
して符号変換器２８に１６１〜２９９を出力する働きを
する。
目を持ち、局符号発生計数器１７の出力値に１６０をた
して符号変換器２８に１６１〜２９９を出力する働きを
する。
符号変換器２８では入力符号中の２進数で表現されてい
る１０進数１０，１００の位の１６〜２９をＢＣＤに直
し、１０進数１の位のＢＣＤで表現されている１〜９は
そのまま素通りして結局符号変換器２８に入力してきた
数値の１６１〜２９９のすべてがＢＣＤ表示されて第３
の変換器２９へ入力される。
る１０進数１０，１００の位の１６〜２９をＢＣＤに直
し、１０進数１の位のＢＣＤで表現されている１〜９は
そのまま素通りして結局符号変換器２８に入力してきた
数値の１６１〜２９９のすべてがＢＣＤ表示されて第３
の変換器２９へ入力される。
第３の変換器２９では１６１〜２９９の１００の位のた
ったの２種類の数値１〜２に対応して数字表示器の表示
モードの７〜８を選択するように数字表示器１９へ指令
を送り出すという簡単なシフト変換操作が行なわれる。
ったの２種類の数値１〜２に対応して数字表示器の表示
モードの７〜８を選択するように数字表示器１９へ指令
を送り出すという簡単なシフト変換操作が行なわれる。
その結果、数字表示器１９では周波数に対応して７６．
１〜８９、９ ＭＨｚの受信局７６１〜８９９が表示さ
れることになる。
１〜８９、９ ＭＨｚの受信局７６１〜８９９が表示さ
れることになる。
以上のように、第１、第２の変換器２４と２１で１６０
をたす操作は、これらの変換器への入力数値が１０進数
で１０と１００の位が２進表示されているため、しかも
入力数値の最高が１３９で１６０以下のために、いかな
る入力数値においても常にＯのビットである入力数値の
２進表示部の下から５番目のビットを０から１にするだ
けでよく、簡単である。
をたす操作は、これらの変換器への入力数値が１０進数
で１０と１００の位が２進表示されているため、しかも
入力数値の最高が１３９で１６０以下のために、いかな
る入力数値においても常にＯのビットである入力数値の
２進表示部の下から５番目のビットを０から１にするだ
けでよく、簡単である。
また、符号変換器２８の入力数値の２進表示部のみに施
こす２進数からＢＣＤへの変換も１０進数表示で１０と
１００の位に対する２桁に対するだけの操作のみですむ
ので比較的簡単である。
こす２進数からＢＣＤへの変換も１０進数表示で１０と
１００の位に対する２桁に対するだけの操作のみですむ
ので比較的簡単である。
また、符号変換器２８での計数出力数値は１〜１３９と
いう小さな数値でよく、周波数分周器２５のプログラム
入力データとして扱う数値も４９３もしくは１６１〜２
９９という小さな数値で済む利点がある。
いう小さな数値でよく、周波数分周器２５のプログラム
入力データとして扱う数値も４９３もしくは１６１〜２
９９という小さな数値で済む利点がある。
したがって、本発明によれば受信周波数表示装置及び局
部発振器が総合的にみて従来方式より簡単になるという
利点があるものである。
部発振器が総合的にみて従来方式より簡単になるという
利点があるものである。
第１図ａ、ｂは従来の受信周波数表示装置の構成図、第
２図は本発明の受信周波数表示装置の一構成例を示すブ
ロックダイヤグラム、第３図は同装置の要部具体構成図
である。 １１・・・・・・基準信号発生器、１２・・・・・・位
相周波数比較器、１３・・・・・・低域通過濾板器、１
４・・・・・・電圧制御発振器、１５・・・・・・前置
分周器、１６・・・・・・可変周波数分周器、１７・・
・・・・局符号発生計数器、１８・・・・・・表示変換
器、１９・・・・・・数字表示器、２２・・・・・・選
択回路、２３・・・・・・オフセット値発生器、２４・
・・・・・第１の変換器、２５・・・・・・周波数分周
器、２６・・・・・・オフセット制御器、２７・・・・
・・第２の変換器、２８・・・・・・符号変換器、２９
・・・・・・第３の変換器。
２図は本発明の受信周波数表示装置の一構成例を示すブ
ロックダイヤグラム、第３図は同装置の要部具体構成図
である。 １１・・・・・・基準信号発生器、１２・・・・・・位
相周波数比較器、１３・・・・・・低域通過濾板器、１
４・・・・・・電圧制御発振器、１５・・・・・・前置
分周器、１６・・・・・・可変周波数分周器、１７・・
・・・・局符号発生計数器、１８・・・・・・表示変換
器、１９・・・・・・数字表示器、２２・・・・・・選
択回路、２３・・・・・・オフセット値発生器、２４・
・・・・・第１の変換器、２５・・・・・・周波数分周
器、２６・・・・・・オフセット制御器、２７・・・・
・・第２の変換器、２８・・・・・・符号変換器、２９
・・・・・・第３の変換器。
Claims (1)
- １ 位相周波数比較器の一方の入力端に基準信号発生器
の出力端を接続し、他方の入力端に可変周波数分周器の
出力端を接続し、上記位相周波数比較器の出力端を低域
通過濾波器を介して電圧制御発振器の入力端に接続し、
上記電圧制御発振器の出力端を前置分周器を介して、上
記可変周波数分周器の入力端に接続してなる自動位相周
波数制御ループを使用し、前記可変周波数分周器は１０
進数１の位はＢＣＤ、１０進数１０と１００の位は２進
符号でプログラム可能な周波数分周器と、上記周波数分
周器のプログラムデータ入力端子へ接続されて入力数値
の２進符号部の１部を変換する第１の変換器と、上記第
１変換器の入力端子へ接続される選択回路と、上記第１
の変換器及び上記選択回路の動作を制御して異なった２
種の分周動作を上記周波数分周器が行なうように制御す
るオフセット制御器と、上記選択回路の一方の入力信号
を供給するオフセット値発生器とから構成し、上記選択
回路の他方の入力信号には１０進数１の位はＢＣＤ、１
０進数１０，１００の位は２進符号で出力する局符号発
生計数器よりの局符号信号を供給し、かつ上記局符号発
生計数器の出力を入力符号の２進符号部の１部を変換す
る第２の変換器に入力し、上記第２の変換器の出力を入
力符号の２進符号部のみをＢＣＤ出力にＢＣＤ符号部は
そのままの形で変換する符号変換器に入力し、上記符号
変換器の出力を入力符号の中の１０進数１００の位の数
を一定の数値だけシフトして数字表示器へ出力する第３
の変換器に入力し、前記数字表示器に受信局周波数に対
応する数字を表示するように構成した事を特徴とする受
信周波数表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52015168A JPS5823975B2 (ja) | 1977-02-14 | 1977-02-14 | 受信周波数表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52015168A JPS5823975B2 (ja) | 1977-02-14 | 1977-02-14 | 受信周波数表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5399813A JPS5399813A (en) | 1978-08-31 |
| JPS5823975B2 true JPS5823975B2 (ja) | 1983-05-18 |
Family
ID=11881261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52015168A Expired JPS5823975B2 (ja) | 1977-02-14 | 1977-02-14 | 受信周波数表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5823975B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS631187U (ja) * | 1986-06-23 | 1988-01-06 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5550749A (en) * | 1978-10-11 | 1980-04-12 | Toshiba Corp | Display unit for pll frequency synthesizer system receiver |
| JPS60154485U (ja) * | 1984-03-22 | 1985-10-15 | タキロン株式会社 | 排水ます |
-
1977
- 1977-02-14 JP JP52015168A patent/JPS5823975B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS631187U (ja) * | 1986-06-23 | 1988-01-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5399813A (en) | 1978-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4027242A (en) | Double superheterodyne multichannel receiver with a phase-locked loop frequency synthesizer | |
| JP3311794B2 (ja) | デジタル無線電話機において異なる周波数の信号を発生する方法 | |
| US4451930A (en) | Phase-locked receiver with derived reference frequency | |
| EP0479969B1 (en) | Fractional-division synthesizer for a voice/data communications system | |
| US4484153A (en) | Voltage converter for a frequency synthesizer | |
| US4490688A (en) | Digital and analog phase detector for a frequency synthesizer | |
| US4521744A (en) | Tuning apparatus of phase-locked loop type | |
| JPH01126023A (ja) | 送受同時通信無線機 | |
| US6188740B1 (en) | Fractional-N system frequency synthesizer and synthesizing method and field pickup unit using the method | |
| CN102420608B (zh) | 一种odu频率源发生方法 | |
| US6035182A (en) | Single counter dual modulus frequency division apparatus | |
| US4392253A (en) | Phase locked loop circuit | |
| JPS5823975B2 (ja) | 受信周波数表示装置 | |
| US5172231A (en) | S-band video signal transmitter | |
| US4186343A (en) | Synchronous frequency synthesis method for a radio trnsmitter-receiver | |
| US20090085675A1 (en) | Method and system for signal generation via a pll with undersampled feedback | |
| US4394776A (en) | Priority channel system for a synthesized transceiver | |
| RU66132U1 (ru) | Цифровой синтезатор частот с частотной модуляцией | |
| JPS5824046B2 (ja) | 受信放送局探知装置 | |
| EP1183785A1 (en) | Communication system with frequency modulation and with a single local oscillator | |
| JPH07104379B2 (ja) | 信号電力検出回路 | |
| JPH0514586Y2 (ja) | ||
| US4161695A (en) | Transmission and reception control circuit for a transceiver | |
| JPH0786980A (ja) | 送受信装置 | |
| KR930009426B1 (ko) | 위상동기루프 주파수 합성기 제어신호 발생 제어방법 |