JPS5824974B2 - 選局装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、電圧可変リアクタンス素子により選局を行な
うたとえば高速掃引プリセット同調式の選局装置に関す
るもので、特に、可逆計数回路の計数出力を出力側に積
分回路を備えたディジタル・アナログ変換回路（以下Ｄ
Ａ変換回路と略称）を介して電圧可変リアクタンス素子
に印加し、信号受信時は、このときの計数出力をデジタ
ルメモリに記憶させるようにする場合にその選局動作を
迅速かつ正確に行なわせることのできるものを提供する
ことを目的とする。

第１図は、従来の可逆２進カウンタとディジタル・アナ
ログ変換器（以下ＤＡ変換器と記す）およびディジタル
メモリを用いた自動掃引プリセット式受信機の構成例を
示すものである。

まずこの第１図の装置について説明する。

第１図において、１はアンテナ、２は制御電圧によって
受信周波数を連続的に制御することの可能なチューナ回
路部、３は中間周波増幅回路、４は検波出力端子、５は
自動利得制御（以下ＡＧＣと略記する。

）電圧発生回路、６は自動周波数制御（以下ＡＦＴと略
記する）電圧発生回路、７はＤＡ変換器およびディジタ
ルメモリ部、８はアナログ電圧ゲート回路、９は微分回
路、１０は可逆Ｎ桁２進カウンタ、ｌＬ１２，１３は負
パルスでトリガされる双安定マルチバイブレータ（以下
ＦＦと略称する。

）である。

ＤＩ 、Ｄ２．Ｄ３．Ｄ４ 、Ｄ５．Ｄ６．Ｄ７はトリ
ガ回路に挿入されたダイオード、 ＳＷｌ、ＳＷｌは周
波数掃引開始用押ボタンスイッチである。

説明の都合上、ＳＷｌは、周波数上昇掃引開始ボタン（
以下”ＵＰボタンパと記す。

）、ＳＷｌは周波数下降掃引開始ボタン（以下”ＤＯＷ
Ｎボタン”と記す。

）とする。第２図は第１図に示した回路によってプリセ
ット掃引選局を行なう場合の動作を説明する回路各部の
入出力波形図である。

第２図の１６〜２３で示した波形は横軸を時間、縦軸を
電圧として示しである。

図中矢印と点線で示した時刻は特定の動作を開始または
終了する時刻を表わしている。

第１図のアンテナ１で受信された信号は同調回路部分に
電圧可変リアクタンス素子を使用した電子チューナ２に
よって選択的に受信され中間周波数に変換される。

受信周波数は第１図１４の同調電圧印加端子に印力目さ
れる電圧ＢＴによって制御される。

中間周波増幅回路３では受信信号の搬送波信号成分を抽
出してＡＦＴ電圧発生回路６に供給するとともに、側波
帯成分に含まれた信号情報を検波して出力端子４および
ＡＧＣ電圧発生回路５に供給する。

ＡＧＣ電圧ＶＡＧＯとしては信号強度が上昇すると減少
するような負極性電圧が得られるようになっている。

ＡＦＴ電圧発生回路６の出力電圧ＶＡＦＴはアナログ電
圧ゲート回路８を介してチューナ２のＡＦＴ電圧印加用
端子１５に印加される。

ＡＦＴ端子１５はチューナの局部発振回路部に別に設け
た電圧可変容量ダイオード（図示せず）に接続されてお
り、端子１５にＶＡＦＴを印加することにより一定の周
波数範囲内で受信周波数を制御できるようになっている
。

第１図ＳＷ３はプリセットチャンネル選択スイッチであ
る。

通常の受信時はＤＡ変換部およびメモリ部７にプリセッ
トされた同調電圧の値をＳＷ３により選択する。

第３図はプリセット機能を有する７の部分の詳細なブロ
ック図である。

第３図において１４はチューナのＡＦＴ電圧印加端子、
Ａはパルス幅変調方式ＤＡ変換器、ＢはＤＡ変換器の一
部を構成する積分回路、Ｃはディジタルメモリ、Ｄは第
１図に図示したようにカウンタ１０の出力端子、Ｅ。

Ｆはゲ゛−ト回路、ＳＷ４はメモリロードボタン、ＳＷ
５は書込み続み出し制御スイッチである。

プリセット時はＳＷ５がａ側に倒されてゲートＥが開き
、ゲートＦが閉じるので端子２７から加わった計数器出
力はゲートＥを通過してＤＡ変換器Ａに供給され、積分
回路Ｂで平滑化されて計数値に対応した一定のアナログ
電圧に変換されチューナ２に加わる。

後述するように自動周波数掃引が行なわれて計数値が一
定になった時点でメモリロードボタンＳＷ４を押すと計
数器１０の計数内容がディジタルメモリＣに書き込まれ
る。

書込み番地の指定はプリセットチャンネルスイッチＳＷ
３で行なう。

こうしてプリセット操作を各チャネルについて行なった
後スイッチＳＷ５をｂ側に倒すとゲートＦが開いてゲー
トＥが閉じ読出し状態となる。

この状態でチャネルスイッチＳＷ３を希望するチャネル
に切換えるとＤからの計数入力内容とは無関係にメモリ
内容が読出されプリセットした周波数が選択される。

次にプリセット時の自動掃引機能について説明する。

第２図において、１６はＵＰボタンＳＷ１によってＦＦ
１１に印加される電圧波形、１７はＤＯＷＮボタンＳＷ
２によってＦＦ１２に印加される電圧波形、１８はＦＦ
１１の出力電圧波形、１９はＦＦ１２の出力電圧波形２
０はＡＧＣ電圧ＶＡＧＯすなわち第１図５の出力波形で
ある。

２１は第１図５の出力を微分回路９を通し更にダイオー
ドＤ７を通して得られた負方向パルス波形、２２は２１
のパルス波の立下りでトリガされるＦＦ１３の出力波形
、２３は可逆２進カウンタ１０の出力をＤＡ変換器およ
びメモリ部７に印加して端子１４に得られた出力電圧波
形である。

０ま時刻ｔ１ において、ＵＰボタンＳＷ１を押すと、
ボタンを押している間質方向にパルスが発生する。

このパルスの立下がりでＦＦ１１のセット端子がトリガ
されＦＦ１１の出力はバイレベルとなる。

ＦＦ１１の出力がバイレベルとなると可逆カウンタ１０
が正進を開始しＤＡ変換器およびメモリ部７を通して、
第２図２３に示すようなりＴ電圧出力がチューナ２の端
子１４に加えられる。

ＢＴ電圧が増加すると同調周波数は上昇し周波数増加方
向への周波数掃引が行なわれる。

第２図の２０に示したように時刻ｔ２に信号が検出され
るとＶＡＧＯが負方向に増加しはじめ、その微分波形か
ら正方向パルスを取除いた波形２１がダイオードＤ１を
通じてＦＦ１１のリセット端子に印加されて、第２図１
８および２３の、時刻ｔ４とｔ５の間の波形から明らか
なように掃引は停止される。

この状態でメモリロードボタンＳＷ４ （第１図には図
示せず。

第３図に図示。）を押すとカウンタ１０には数値がディ
ジタルメモＩＪ Ｃ（第３図に図示）に記憶されプリセ
ット操作が行なわれる。

別の信号周波数のプリセット操作のため再掃引を開始す
る時刻をｔ３とする。

時刻ｔ３でＵＰボタンＳＷ１を押すと時刻ｔ１ で示し
た場合と同様にして周波数掃引が開始される。

再掃引開始直後は再び非受信状態になるため、ＡＧＣ回
路５の出力は正方向に増加し、その微分波形出力は正パ
ルス（ただしダイオードＤＩでクリップされて２１の波
形には現われていない。

）となりＦＦ１１はリセットされないので次に信号が検
出されて負パルスが得られる時刻まで掃引が続けられる
。

時刻ｔ４に信号が受信されると時刻ｔ２の際と同様にし
て掃引が停止し、同調電圧ＢＴは掃引停止時点の値に保
持される。

このときメモリロードボタンＳＷ４を押すと、時刻ｔ２
の場合と同様にして、プリセット操作が完了する。

時刻ｔ、は周波数減少方向への掃引を行なう場合を示し
ている。

時刻ｔ５にＤＯＷＮボタンＳＷ２を押すと、ボタンを押
している間質方向パルスが１７で示すように発生し、こ
の立下りでＦＦ１２がセットされＦＦ１２の出力１９に
より可逆カウンタ１０は逆進を開始して、この出力がＤ
Ａ変換器およびメモリ部７に印加されると第２図２３に
示すように次第に減少するＢＴ電圧が発生するので周波
数減少方向掃引状態となる。

時刻ｔ６で受信信号が検出されるとＦＦ１２は波形２１
に示した負方向パルスによりリセットされ、カウンタ１
０の逆進が停止する。

以上のようにしてＳＷ３を切換え、これに対応した各プ
リセットチャネルについてプリセット操作を行なう。

次にＡＦＴ回路の動作状態を考えると、再掃引を開始す
る場合ＡＦＴ回路が作動したままであると再掃引開始後
も掃引周波数がＡＦＴ回路の周波数保持範囲を越えるま
で信号が受信され続けることになり、プリセット操作者
には、周波数掃引動作が始まったことを、受信状態の変
化によって知ることができないため、操作上不安感を与
えるという欠点がある。

従って周波数掃引開始と同時にＡＦＴ回路を不動作とし
、掃引停止後にＡＦＴ回路を動作させるようにしている
。

第１図のアナログ電圧ゲート回路８およびＦＦ１３はＡ
ＦＴ回路を動作または不動作とするための切換回路であ
る。

掃引を開始させるためにスイッチＳＷ１またはＳＷ２を
押すとダイオードＤ３またはＤ４を介してＦＦ１３が第
２図の２２で示したようにリセットされ、ゲート回路８
が閉じてチューナのＡＦＴ端子にはＡＦＴ電圧が印加さ
れない（代りに後述のように固定の電圧が印加される。

）のでＡＦＴ回路は作動しない。

信号が受信されると、ＦＦ１１゜ＦＦ１２がリセットさ
れるとともに、ダイオードＤＩを介してＦＦ１３のセッ
ト端子に負パルスが加わり、ＦＦ１３がセットされる。

ＦＦ１３の出力によりゲート回路８が開きＡＦＴ回路が
作動する。

この状態でメモリロードボタンＳＷ４を押せば指定のプ
リセットチャネルでプリセットが行なわれるが、このと
きのプリセット周波数はＡＦＴ回路のプルイン範囲内の
値となるのみである。

第４図は第１図の構成の受信機のプリセット時の掃引速
度に関する限界を説明する図である。

第４図ａは横軸にＡＦＴ回路への入力信号周波数ｆ１縦
軸にＡＦＴ回路の周波数検出電圧出力ＶＡＦＴを目盛っ
ている。

図中の矢印はヒステリシス特性を示すために記入してい
る。

周波数掃引停止時のカウンタ計数値に対応した受信周波
数が、ｆｌからｆ４の間にあればメモリロードボタンＳ
Ｗ４を押してプリセットした後も読出し時正しい受信状
態が再現できるが、ＤＡ変換器部分に積分回路が含まれ
ると、２進カウンタが計数を停止した時点の出力アナロ
グ電圧は計数値に対応した電圧値とは異なってくる。

第４図すは、その差異が大きく受信周波数がＡＦＴ回路
の周波数保持範囲をはずれる場合の時間対掃引周波数の
関係を示す図である。

第４図すにおいて横軸は掃引周波数、縦軸は時間（図で
は下方が時間の増加方向）を表わしている。

第４図すの２４は理想的なりＡ変換器出力すなわちカウ
ンタ１０の計数値を時間遅れなしにアナログ電圧に変換
した場合、その電圧値に対応した受信周波数を示す曲線
である。

２５は実際にＤＡ変換器の出力として得られるアナログ
電圧に対応した受信周波数を示す曲線である。

いま受信周波数が第４図すの２５で示すように時間とと
もに増加し、時刻ｔ８で目的とする周波数を受信したと
き、第１図５，９で示したような信号検出回路が作動し
、第１図１０で示したカウンタが正進を停止する。

第４図すで２４，２５を比較すると時刻ｔ８では、実際
のアナログ出力電圧に対応した受信周波数はＡＦＴ中心
周波数ｆ。

を受信する状態となっているが、この時点で２４は、Ａ
ＦＴ回路の周波数保持範囲ｆ４を越えてｆ５に達してお
り、掃引停止後時刻ｔ９に達する迄は目的とする信号が
正しく受信されるが、時刻ｔ、以後は２５が２４の最終
値ｆ５になる迄変化するので信号がＡＦＴ回路の周波数
保持範囲をはずれて正しく受信されなくなる。

同調電圧が安定した値となる時刻ｔ１ｏ以降もＡＦＴ回
路の周波数引込み範囲外であるから正しく受信状態が回
復できないことは明らかである。

時刻ｔ８における理想的ＤＡ変換器出力電圧に対応した
受信周波数と実際のＤＡ変換器出力電圧に対応した受信
周波数との差は、周波数掃引速度すなわちカウンタ１０
への入力クロックパルス周波数が高いほど増し、ＤＡ変
換器出力部に設けられた積分回路に設けられた積分回路
の時定数が大きいほど増す。

従って積分回路の時定数が定まっているときは、掃引速
度を一定の限度値以下としないと掃引停止後受信周波数
がＡＦＴ回路の周波保持範囲を越えるという欠点がある
。

第５図は前記従来例の欠点がカウンタの計数値に対応し
た電圧値と、実際にＤＡ変換器の出力として得られる電
圧値との間の相違に起因することに着目しこの差を少な
くするためカウンタの計数内容を訂正する手段を含んだ
本発明の第１の実施例である。

第５図の構成は一部を除いて第１図に示したブロック図
と同じであるので同一の機能を有する部分は第１図と同
じ記号で示している。

第５図の新しく附加した部分は、不感帯Δｆ′を有する
電圧比較回路２６である。

電圧比較回路２６は、たとえば第７図に示すような構成
でトランジスタＴＲＩおよびＴＲ２から成るエミッタ結
合型電圧比較回路である。

第７図において２７は電源端子、２８は基準電圧印加端
子、２９は入力端子である。

第６図は、第７図の回路の端子２９にＡＦＴ回路の周波
数検出電圧を印カロした場合の動作を示す図である第６
図ａは縦軸に端子２９に印加されるＡＦＴ電圧ｖ１、横
軸に入力信号の周波数ｆを目盛ったもので、基準電圧と
して中心周波数ｆ。

に対応した電圧Ｖ２を端子２８に印加すると第６図すお
よびＣに示したような出力電圧ｖ３．Ｖ４が端子３０お
よび３１にそれぞれ得られる。

ここで閾値を高くしてＶ３．■４の出力レベルが一定値
Ｅ５以上になったときのみ出力として利用するようにす
ると第８図ａ、ｂに示したような周波数幅Δｆ′の不感
帯を持った電圧比較出力が得られる。

この不感帯Δｆ′は、後述のようなリジットサイクルの
発生を防止する有効な手段となる。

こうして得られた■３．■４をトリガ信号として第５図
の可逆２進カウンタ１０に加えて受信周波数が正規の中
心周波数ｆ。

より低ければカウンタを正進させて周波数を高い側に掃
引し、受信周波数がｆ。

より高ければカウンタを逆進させて周波数を低い側に掃
引するようにすることで、カウンタに関してディジタル
的な周波数制御ループを構成することができる。

カウンタの応答時定数はＡＦＴ回路の応答時定数に比べ
て充分速いので、第４図すで説明したような掃引停止時
のカウンタ計数値に対応した理想的なりＡ変換器の出力
電圧と実際の同調電圧との差が大きい場合でも、ＡＦＴ
回路の周波数検出出力によりカウンタが作動して計数内
容力椙動的に訂正できることになる。

第９図は、不感帯が狭い電圧比較回路を使用した場合の
動作を第４図すと対比させて示したものである。

いま第９図の同調電圧に対応した周波数掃引特性曲線３
３が時刻ｔ１、においてＡＦＴ中心周波数ｆ。

を横切ると、第１図の場合と同様にして第５図の信号検
出回路５，９によってＵＰおよびＤＯＷＮ掃引指示用の
ＦＦ１１ 、ＦＦＩ ２がリセットされるため計数が停
止する。

ところが、時刻ｔ１１を過ぎて第６図ａに示した周波数
ｆ８を受信するようになると直ちに第６図Ｃに示したよ
うに電圧比較回路２６の出力電圧■４が現われて直接カ
ウンタ回路を逆進させるので計数値に対応した仮想の同
調周波数３２はｆ５から減少してゆき、実際の同調周波
数掃引曲線３３が時刻ｔ１□に周波数ｆ。

を横切る迄周波数を減少させる方向に計数内容が訂正さ
れる。

時刻ｔ１２を若干通り過ぎて第６図すの周波数ｆ７を過
ぎると電圧比較回路２６の出力電圧ｖ３が現われるので
カウンタ１０は再び正進側に駆動される。

以後３２は安定した周期でｆ。

を中心としてｆｔ□（！：ｆ１１の間を上下し、リミッ
トサイクルを生じる。

実際の同調周波数も計数内容の変動に従って第９図３３
で示したようにｆｌＯとｆ１□よりも狭い変動範囲で追
従変動するがこの定常的な変動の範囲は電圧比較回路の
出力特性と掃引速度（クロック周波数）およびＤＡ変換
部の積分時定数によって定まる。

従って一定の掃引速度範囲内ではＡＦＴ回路の周波数保
持範囲をはずれないようにすることが可能となる。

ただしＡＦＴ回路の応答が遅い場合はＡＦＴが定常的な
周波数変動に応答できず、受信状態において、一定の周
期で一定の偏移量の周波数変動が観測されることになる
。

この微細な周波数変動は、テレビジョン信号を受信する
場合には画質の微細な変化として観察され視聴の邪魔に
なる。

従って、上記不感帯の幅は掃引速度とＡＦＴの周波数保
持範囲を考慮したうえで、充分広く選ぶことが望ましい
。

なお従来用いられているような、不感帯を全く持たない
電圧比較回路出力を利用したディジクル式ＡＦＴ回路で
は、上記リミットサイクルの発生は避けられないという
欠点があった。

第１０図は第１の実施例よりも、更に前記不感帯を広げ
ることを可能にし、ＡＦＴ回路の動作状態表示手段を追
加した、テレビジョン受像機に適した自動掃引式受信機
の第２の実施例を示す構成図で第１図あるいは第５図と
同一の機能部分は同一の記号で示している。

第１０図が第１図あるいは第５図と異っている点は、表
示部３４を設けたことと、アナログ電圧ゲート回路８お
よびＦＦ１３を省略していることである。

抵抗Ｒ１１、トランジスタＴＲ６、ランプあるいは発光
ダイオードＬ１より成る表示部３４は端子３５に電源電
圧が卯のＵされており、いまＵＰスイ゛ンチＳＷＩまた
はＤＯＷＮスイッチＳＷ２が押圧されてＦＦ１１または
ＦＦ１２がトリガされるとＦＦ１１またはＦＦ１２の出
力はバイレベルとなる。

ダイオードＤ１４ 、 Ｄｌ ５は、ＦＦ１１出力ＦＦ
１２出力の論理和をとる為のもので、このダイオードを
介してＦＦ１１あるいはＦＦ１２の出力のいずれかがバ
イレベルになるとトランジスタＴＲ６が導通してランプ
或は発光ダイオードＬ１を点灯させる。

すなわち表示部３４は周波数掃引が開始されて前記ディ
ジクル的な計数訂正動作が開始される迄の間の掃引状態
を表示するための回路部である。

第１０図ではゲート回路８がないからＡＦＴ回路が常時
作動しており、特に成る信号を受信している状態から次
の信号を受信するため再び掃引を開始させたとき前述の
ようにＡＦＴ回路の周波数保持範囲内では受信信号の質
が変化しないので再掃引動作開始を確認できない。

第５図の例では、これを明確にするためＡＦＴ回路をナ
ナログ電圧ゲート回路８によって接断しているが第１０
図に示した例ではＡＦＴ回路動作とは無関係に掃引状態
の表示をしている点が特徴である。

第１０図の３６゜３７はそれぞれＡＦＴ回路部の積分時
定数ｔＡｔＤＡ変換器部の積分時定数ｔＢを代表する部
分を示している。

３８は時定数回路を除いたＡＦＴ回路の周波数検出部、
３９は時定数回路を除いたパルス幅変換方式ＯＤＡ変換
器およびメモリ部を示している。

またｔＡをｔＢに比較して短かく選んだ場合の動作を第
１１図に示す。

第１１図で縦軸は時間、横軸は受信周波数を表わす。

４０は理想的ＤＡ変換器出力に対応した同調曲線、４１
は実際の同調周波数を示す曲線である。

いま同調周波数が第４図ａのｆｌ よりも低い周波数か
ら次第に増力口した場合について考えると、第１１図の
４１は時刻ｔ２□になるとＡＦＴ回路の周波数引込み範
囲内の周波数ｆ２となるので中心周波数ｆ。

附近に不連続的に引込まれる。

また４１が第８図で示した検出周波数閾値ｆ７になった
時点でカウンタが正進動作を停止し、もうひとつの閾値
ｆ８ となる時刻’２３に逆進動作が開始される。

４１は時定数ｔＢに従ってゆるやかに変化する筈である
が、ＡＦＴ回路が常時作動しているため、時刻ｔ２２か
ら第６図ａに示した周波数ｆ１□に達する時刻ｔ２４に
至る迄直線的に変化し、時刻１２４で第６図ａに示した
ようなＡＦＴ検出電圧特性の電圧クリップ部分に相当す
る特性に対応して４１は若干周波数変化率の大きい曲線
に移る。

時刻ｔ２５では再び４１が４０の変化に従って下降しＡ
ＦＴ回路の引込み周波数ｆ３以下となり中心周波数ｆ。

附近に引込まれるため、カウンタは計数を停止するが周
波数検出回路の周波数閾値ｆ７以下となる時刻ｔ２６に
再び正進計数を開始する。

以下同様にして時刻ｔ２８以降になると４０．４１は前
記検出周波数閾値ｆ７とｆ８の間の範囲に収束する。

この場合は第１０図３８で示した周波数検出回路の不感
帯がダンピング作用をするためリミットサイクルは発生
していない。

この不感帯の幅は第６図からも明らかなようにＡＦＴ回
路が作動していなければｆｌ６とｆ１□の周波数差以上
にはならないが、第１０図の例ではＡＦＴ回路が常時作
動しているので第４図ａを参照してｆｌ８からｆｌ９に
至る間まで不感周波数帯を拡大することが可能であるこ
とがわかる。

第１２図は第８図で示した不感周波数帯Δｆ′を更に拡
げる為の手段を示している。

第１２図ａは入力電圧が一定の範囲を越えたことを検出
する為の回路でトランジスタＴＲ３のエミッタとトラン
ジスタＴＲ４のベースとを接続し、この接続点に基準電
位Ｖｏを与えて、入力電圧■５は端子４２からトランジ
スタＴＲ３のベースおよびトランジスタＴＲ４のエミッ
タに印加している。

４３は電源端子で、基準電位Ｖｏは可変抵抗器Ｒ６で分
圧して与えられる。

いまダイオードＤ１２．Ｄ１３が接続されていない場合
について考えると入力電圧■５がＶｏとトランジスタの
ペースエミッタ間接合電位差ＶＤの和を越えるとトラン
ジスタＴＲ３が導通し、■５がＶｏ−ｖＤよりも低くな
るとトランジスタＴＲ４が導通ずる。

トランジスタＴＲ３の負荷抵抗Ｒ５を通して得られた出
力電圧は反転増幅器４４を介して端子４５で電圧■６と
して現われる。

第１２図すの実線で示した特性が■６のＶ、に対する入
出力特性である。

一方トランジスタＴＲ４の負荷抵抗Ｒ８を介して得られ
た出力電圧はトランジスタＴＲ５と抵抗Ｒ１０で構成さ
れたエミッタフォロワ回路を通して反転増幅器４６に供
給され端子４７に電圧■７として現われる。

第１２図Ｃの実線はＶ７の■、に対する入出力特性を示
している。

第１２図す、ｃから明らかなように■６またはＶ７のバ
イレベル出力が得られるＶ、の範囲は■ｏ−■Ｄより小
さいか、■ｏ十ＶＤより大きい領域であってＶｏ±ｖＤ
の範囲の■、の値では２ＶＤの電圧範囲で不感帯が形成
されている。

次にダイオードＤ１２．Ｄ１３を接続した場合を考える
とダイオードの接合電位差ＶＤが更に加わって、第１２
図すおよびＣに１点鎖線で示したように、不感帯の幅が
Ｖｏを中心に±２ＶＤすなわち４ｖＤに広がる。

不感帯の幅を拡げるにはダイオードを更に直列に接続す
ればよいことは明らかである。

第１２図に示したような比較的不感帯の幅の広い電圧比
較回路を第５図の２６の部分に使用すると第１３図に示
すように、同調周波数は掃引停止後一定時間振動した後
、検出回路部の不感帯内に相当する周波数領域に入って
振動は持続しなくなり前記不感帯範囲内の周波数に止ま
りその後ＡＦＴ回路で正しい受信周波数に同調するので
ＡＦＴを常時作動させる場合と比べて再掃引時の前述の
欠点は生じない。

この場合の利点としては、同調電圧が正しい周波数に相
当する値に近いときは、第５図２６の回路は動作しない
のでテレビジョン受信機に使用した場合も画質の周期的
な変動が発生せず、経時変化あるいは雑音電圧の混入な
どで同調電圧が正しい値から大きくはずれようとした時
のみ第５図２６の回路が作動して同調周波数を、ＡＦＴ
回路が応答する前にＡＦＴ回路の周波数引込み範囲内に
抑えるべく働くので実効的なＡＦＴの周波数引込み範囲
が拡大されたことになる。

第１３図において横軸は受信周波数ｆ１縦軸は時間ｔを
表わしており図の下方が時間の経過方向を示している。

４８は受信周波数の変化を表わす曲線で４９はＤＡ変換
器の理想的な出力電圧に対応した受信周波数を示す曲線
である。

ｆ１□およびｆ１３は中心周波数ｆ。

からそれぞれ一定の周波数だけ離れた前記不感帯の端の
周波数を示している。

ＡＦＴ回路の応答は第４図、第９図の場合と同様に充分
遅いものとする。

いま周波数掃引が周波数増加方向に４８で示したように
行なわれるとする。

時刻ｔ１３になると同調周波数がｆ１□より高くなるの
で第５図１０のカウンタの計数動作は停止して時刻ｔ１
５に至る迄動作しない。

第９図と比較すれば明らかなように、第９図の場合は第
１３図のｔ１４に相当する時刻に計数動作が停止してい
るので第１３図の場合では若干早目に停止することによ
ってオーバシュート量が減少することになる。

時刻ｔ１５になると受信周波数はｆ１３より高くなるの
でカウンタが逆進を開始して、受信周波数がｆ１３より
も低くなる時刻ｔ１６になると計数を停止する。

時刻ｔ１７になると受信周波数がｆ１２より高くなるの
で計数動作は停止するが、第９図を参照すると明らかな
ように受信周波数が不感帯にある間は計数値は変化しな
いため４８の振幅変化は第９図の場合に比べて少なく抑
えられ、時刻ｔ１８以降は不感帯内で安定状態に入る。

従って第９図の場合に比べて更に高速掃引を行なうこと
が可能になる。

ところが高速掃引を行なう場合、不感帯の幅はＡＦＴ回
路の周波数引込み範囲を越えないようにしないとＡＦＴ
回路が動作しなくなるのでＤＡ変換器の時定数が一定で
あれば許容される掃引速度も一定の限界がある。

第１４図は周波数掃引速度がＤＡ変換器の時定数に比較
してかなり速い場合の動作を示す図である。

第１３図と同様に横軸は受信周波数ｆ１縦軸は経過時間
ｔを示している。

５０は受信周波数を示す曲線、５１はＤＡ変換器の理想
的出力電圧に対応した同調曲線である。

第１３図の場合と同様不感帯が周波数ｆ１２とｆ１３で
示しである。

いま時刻ｔ１９で受信周波数がｆ１□に達するとカウン
タの正進が停止されるが、前述のように時定数による掃
引電圧の遅れで時刻ｔ２０に受信周波数がｆ１３に達す
るとカウンタの逆進が開始される。

ところがＤＡ変換器の応答時定数と、ＡＦＴ回路用周波
数検出器の不感帯の幅とカウンタの計数速度とが一定の
関係を満足すると第１４図に示したように時刻ｔ２１に
おいて受信周波数が１４以上となりＡＦＴ用周波数検出
器の出力が得られなくなる場合がある。

この場合は時刻ｔ２□において計数器の逆進は停止する
からこの時点の実際の同調周波数ｆ１５が最終的な同調
周波数となり、ＡＦＴ回路の同調保持範囲をはずれるの
で正しい受信ができなくなる。

以上述べてきたように、ＡＦＴ回路を常時動作させると
、再掃引開始の際に元の受信信号がすぐには消えないの
で受信信号内容の変化で掃引が開始したことを知ること
が遅れる欠点があり、またＡＦＴ回路を掃引時は不動作
とし、掃引停止後は作動させ、かつＡＦＴ周波数検出回
路の出力電圧をスライスしてディジタル的なＡＦＴ動作
を行なわせた場合も第４図ａのｆ２より低い周波数ある
いはｆ３より高い周波数では周波数検出作用が行なわれ
ないため第１４図に示したように正規の受信ができなく
なる場合が生じる。

従って理想的な周波数検出器部分の特性は第１９図に示
す通りで、中心周波数から離れた周波数でも中心周波数
に対して高い周波数であれば電圧ＥＴ、低い周波数であ
れば電圧Ｅ６が得られるような特性である。

第１５図は上記第２の実施例の欠点をなくシ、第１９図
のような特性を実現した第３の実施例の構成図である。

第１５図中第１図および第５図と同一機能部分は同じ記
号で示しである。

第１５図の第５図と異っている点は、電圧比較回路２６
の出力端子３０．３１がそれぞれＦＦＩ １ 、ＦＦ１
２のリセット信号として用いられており、ＡＧＣ回路を
用いた信号検出手段によってはリセットされない点およ
び新たに双安定マルチバイブレーク５２゜５３、単安定
マルチバイブレーク５４が迫力口されている点である。

また可逆二進カウンタ１０の部分は５５で示したカウン
タ部と、５６で示したクロックパルス発生器部より成り
、５３の出力によってクロック周波数を整数倍切替える
ことができるようになっている。

ここでスイッチＳＷ１またはＳＷ２を押して１１あるい
は１２をトリガした時点では５６はクロック周波数の高
い側へ切換えた状態にプリセットされている。

これは受信機の電源投入時に双安定マルチバイブレーク
５３をプリセットすることにより実行される。

第１６図は第１５図の動作を説明するための図で、第１
６図ａからＪまでの図は縦軸に電圧をとり第１６図には
縦軸に周波数を目盛っている。

横軸はいずれも時間を示している。

本実施例は、受信信号波が比較的広い側帯波成分を有す
るテレビジョン信号波等の受信に適しており、ＡＧＣ回
路出力信号により信号波の側帯波成分が受信される迄の
間は高速で周波数掃引し、受信されると低速で周波数掃
引して、ＡＦＴ検出回路部出力信号による信号による信
号波の捕捉を容易かつ短時間に行なうことを可能にする
ものである。

説明を簡単にするため周波数増加側掃引を行なう場合に
ついて説明する。

第１６図ａはＵＰボタンＳＷ１の出力波形で時刻ｔ４４
において負トリガパルスを任意時間発生すると、この立
下り信号でＦＦ１２の出力波形（第１６図ｂ）はハイレ
ベルとなる。

第１６図ｄは第１５図中の掃引速度切換え用マルチバイ
ブレータ５３の出力波形で、１１と同様ＳＷ１のトリガ
信号によりトリガされハイレベルとなっている。

第１６図ｉ、Ｊは電圧比較回路２６の出力がそれぞれ端
子３０．３１での電圧波形を示している。

時刻ｔ４５においてＡＦＴ電圧がｈに示すように立上る
とｉの出力が立下るが、この出力はダイオードＤ２を介
してＦＦ１２をリセットし、ダイオードＤ１６を介して
ＦＦ１１をセットする作用をするから、ＦＦ１１がセッ
トされた状態では何の変化も生じない。

時刻１４６において、ＡＦＴ電圧が電圧比較回路の閾値
を越えるとＪ出力が立下りｉ出力は元の状態（ハイレベ
ル）に復帰する。

ｈ図では閾値が点線で示しであるが、以下電圧比較回路
としてヒステリシスを有するシュミットトリガ回路を使
用した場合の動作について説明する。

シュミットトリガ回路はヒステリシスがあるのでこれを
利用して、電圧比較出力はＡＦＴ電圧がＡＦＴ中心周波
数を越えて第１２図の例でもう一方の出力（Ｖ６または
ｖ７）が現われる迄持続するようにしている。

このことにより電圧比較回路出力は常時現知れることが
保障される。

この時点迄、ｇより明らかなようにＡＦＴ検出回路はチ
ューナから切離され、ｂおよびｄで明らかなように同Ｊ
電圧は高速で上昇掃引されている。

この状態は第１６図ｋに実線５７で示した理想的なりＡ
変換器出力に対応した同調曲線と一点鎖線で示した実糾
の同調曲線５８とで示されている。

時刻ｔ４６では信号の中心周波数ｆ。

を受信するので、９から信号検出負パルス第１６図ｅが
現われ５３がリセットされ出力波形ｄは立下り、ダイオ
ードＤ２０を介してクロックパルスの周期が切替えられ
て高速掃引から低速掃引に切替わる。

同時に５４がｄの立下りによってトリガされてｆの波形
が一定時間立上る。

５２はダイオードＤ１８を介して５３の出力ｄの立上り
で時刻ｔ４４よりバイレベルとなっているが、単安定マ
ルチバイブレーク５４の出力ｆが時刻ｔ４６から一定時
間後の１４９に立下るとリセットされてｇに示すように
時刻ｔ４９以降はローレベルのままとなりゲート８は開
いてＡＦＴ回路が作動することになる。

時刻ｔ４６では電圧比較回路出力は波形りおよびｋを参
照すれば明らかなように３１端子にＪで示すような立下
り電圧出力が得られるのでこの立下り電圧によってＦＦ
１２がダイオードＤ１７を介してセットされＦＦ１２の
出力Ｃがバイレベルとなる。

端子３０はダイオードＤ１６を介してＦＦ１１をリセッ
トするので、ＦＦ１１の出力すはローレベルとなる。

従って時刻ｔ４６において上昇掃引は停止し下降掃引が
始まることになる。

時刻ｔ４７に受信周波数が中心周波附近となり信号検知
出力ｅが現われるが５３はすでに時刻ｔ４６にリセット
されているので以後の動作には無関係である。

時刻１４８においてＡＦＴ検出回路出力りが閾値を越え
るので再びｉはローレベルとなりｊは元の状態バイレベ
ルとなる。

従ってＦＦＩＩがダイオードＤ１６を介してセットされ
ＦＦ１２がＤ２を介してリセットされるので周波数下降
掃引は停止し周波数戸引が開始される。

時 ４．において前述のようにＡＦＴ回路が作動を開
始するのでｈおよびｋで明らかなように受信周波数は急
激に中心周波数に向って引込まれる。

以後第９図の例と同様に理想的なりＡ変換器出力に対応
した同調周波数曲線５７は一定の周期のリミットサイク
ル波形となる。

ただしこの図ではＡＦＴ回路の応答時定数が第９図の場
合と異なってリミットサイクル周期より短かい場合を示
しておりＡＦＴ回路の検出波形りが追従して実際の受信
周波数曲線５８はほぼ一定の値に収束する。

従ってリミットサイクルが発生しても前記第１の例で説
明したような受信画質の変動は生じない。

この方式の利点として、高速掃引停止後に実際の受信周
波数がＡＦＴ回路の周波数検出範囲すなわち第４図ａで
ｆ２からｆ３の間を越えた場合でも制御が可能となる点
である。

第１７図ａは第４図ａと同様なＡＦＴ回路の周波数検出
特性で縦軸に周波数検出電圧ＶＡＦＴ１横軸に周波数を
目盛っている。

第１７図すは受信周波数が正弦波状に大幅に変動した場
合の入力周波数特性で横軸が入力周波数縦軸が時間を表
わしている。

このような入力周波数の変動を第１７図ａの検出回路に
与えると第１７図Ｃに示すように時刻ｔ３９からｔ４ｏ
の間および時刻ｔ４□から１４３の間は周波数検出信号
が得られないことになりこの間は大幅に周波数がずれて
いるにも拘らず匍脚信号が得られないことになるが、第
１５図に示した例では一度掃引を開始するとＡＦＴ中心
周波数を越えて反対側の周波数検出信号が得られる迄掃
引を停止しないので第１７図Ｃの例では実、質的には第
１８図に示すような検出信号が得られることになる。

従って、高速掃引停止後に大幅な周波数のオーバーシュ
ートが生じた場合や外乱によって大幅な変動が生じた場
合でもディジタル的なＡＦＴ作用が中断することはない
。

第２０図および第２４図は第５図、第１５図の８で示し
たアナログ電圧ゲート回路部に使用するに適した新規な
ゲート回路を示している。

第２０図において５９はチューナ部、６０はチューナの
ＡＦＴ端子、６１は電源端子、６２はゲート制御用端子
、６３はＡＦＴ制御用信号入力端子、トランジスタＴＲ
７、ＴＲ８はスイッチング用トランジスタ、Ｃ１はＡＦ
Ｔ回路の時定数決定用コンデンサである。

ゲートを開く場合は端子６２にバイレベル電圧を印カロ
してトランジスタＴＲ８を導通させる。

トランジスタＴＲ７のコレクタは抵抗Ｒ１４を介して接
地されるのでトランジスタＴＲ７は逆能動状態となる。

従って端子６３から抵抗Ｒ１８を介してチューナのＡＦ
Ｔ端子に至るＡＦＴ訓御信号は殆んどトランジスタＴＲ
？側には分流されずＡＦＴ回路は作動することになる。

ゲートを閉じる場合は端子６２にローレベルの電圧を印
加してトランジスタＴＲ８を不導通とする。

トランジスタＴＲ７のコレクタには抵抗Ｒ１５，Ｒ１４
を介して電源電圧が印加されるのでトランジスタＴＲ７
は正規の能動状態となる。

このとき、抵抗Ｒ１２，Ｒ１３で分圧されたＡＦＴ回路
固定用電圧はトランジスタＴＲ７のベースに力口えられ
てインピーダンス変換されエミッタ側より低出力インピ
ーダンス電源として抵抗Ｒ１７，Ｒ１８の接続点に供給
される。

トランジスタＴＲ７のエミッタ側出力インピーダンスに
比べて抵抗Ｒ１８の値を大きく選んでおけば端子６０の
電圧は抵抗Ｒ１２゜Ｒ１３で定まる電圧値に固定される
。

第２４図の回路も同様に作動するので対応する端子に同
一記号を付して説明は省略する。

従来用いられているアナログ電圧切換回路ではダイオー
ド、トランジスタ等が被制御電圧経路に直列に挿入され
ており、ダイオード接合電位差によりレベルシフトを生
じたり、これを補償する為に余分の素子を必要とする欠
点があったが、この回路は使用部品点数が少なく、被制
御電圧経路に直列抵抗を挿入しているだけであるからチ
ューナ部５９のＡＦＴ端子部入力インピーダンスが充分
高ければ、電圧レベルの変動を生じない点が特徴である
。

第２１図は第７図あるいは第１２図に示した電圧比較回
路２６の不感帯を拡げるための新規な手段を示している
。

電圧比較回路２６の出力端子３０または３１にそれぞれ
微分回路６４，６５、電圧スライス回路６６．６７を接
続したものである。

第２３図はその場合の動作を示したもので、第２３図ａ
、ｂでは電圧比較回路２６の出力端子電圧ｖ７およびｖ
８を一点鎖線で示し、実線で、その周波数増力目側への
掃引の場合の微分波形を示している。

第２３図ｃ、ｄはそれぞれ微分波形を電圧レベルＥ８で
スライスしたときの波形である。

こうすることにより従来の不感帯幅Δｆ′に対して更に
広い不感帯幅Δｆ”が得られる。

第２３図ｅは、周波数増加側掃引の場合の出力電圧と周
波数減少側掃引の場合の出力電圧を各々実線と点線で示
したもので簡単にするため■、とＶｌｏの論理和出力波
形を示している。

いずれの場合も出力は中心周波数ｆ。

に関して非対称であるが不感帯幅Δｆ“は同じで所期の
ダンピング作用が得られる。

第２２図は第２１図の回路の実施例で、第７図と同じ部
分は同一の符号で示している。

第２２図でコンデンサＣ２、抵抗Ｒ２３およびコンデン
サＣ３および抵抗Ｒ２４はそれぞれ微分回路を構成して
おり、抵抗Ｒ１９，Ｒ２０、ダイオードＤ２１および抵
抗Ｒ２１，Ｒ２２、ダイオードＤ２２はそれぞれ電圧ス
ライス回路を構成している。

以上説明した各側では信号検知手段としてＡＧＣ電圧の
変化を利用したが、ＡＦＴ検出電圧の変化あるいはテレ
ビジョン信号を受信する場合は送信波の同期信号部分の
振幅が一定であることを利用して、この部分の受信振幅
値の変化を利用するなど公知の手段が利用できることは
云うまでもない。

以上説明したように、本発明によれば、ディジタルメモ
リを利用した自動掃引プリセット式受信機の掃引速度を
上げることが可能となるので、プリセット操作に要する
時間が短縮される。

また、プリセットのために掃引を開始した場合、この動
作を容易に確認することができるので操作を誤ることが
なくなる。

また、掃引速度を切替えることにより正確かつ迅速なプ
リセットが可能になるなど実用上の価値が大きい。

【図面の簡単な説明】

第１図は従来の選局装置のブロック線図、第２図は同装
置説明のための波形図、第３図は同装置の要部の具体的
なブロック線図、第４図ａ、ｂは同装置説明のための特
性図、第５図は本発明の一実施例における選局装置のブ
ロック線図、第６図ａ、ｂ、ｃは同装置説明のための特
性図、第７図は同装置の一部分の具体回路図、第８図ａ
、ｂは同装置説明のための波形図、第９図は同装置説明
のための特性図、第１０図は同地の実施例のブロック線
図、第１１図は同装置説明のための特性図、第１２図ａ
、ｂ、ｃは同装置の一部分の具体回路図および波形図、
第１３図、第１４図は同装置説明のための特性図、第１
５図は同さらに他の実施例のブロック線図、第１６図ａ
、 ｂ ｐ Ｃｒ ｄ ｓ ｅ ｔｆ ｓ ｇ ＋
ｈ ｐ １ ｓ Ｊ ＊ ｋは同装置説明のための波形
図および特性図、第１７図ａ ｓ ｂ ｔ Ｃ％第１８
図、第１９図は同装置説明のための特性図、第２０図、
第２１図、第２２図、第２４図は同装置に用いられる一
部分の装置のブロック図および回路図、第２３図ａ、ｂ
、ｃ、ｄ、ｅは第２１図の装置説明のための波形図であ
る。 ２・・・・・・チューナ、６・・・・・・ＡＦＴ回路、
７・・・・・・ＤＡ変換およびメモリ、Ｃ・・・・・・
メモリ、Ｆ、Ｅ・・・・・・ゲート、Ａ・・・・・・Ｄ
Ａ変換器、Ｂ・・・・・・積分器、１０・・・・・・可
逆計数回路、ｌＬ１２，１３・・・・・・双安定マルチ
バイブレーク、９・・・・・・微分回路、８・・・・・
・ゲート回路、２６・・・・・・電圧比較回路、５２゜
５３・・・・・・フリップフロップ、３４・・・・・・
単安定マルチバイブレーク。

Claims (1)

1. 【特許請求の範囲】 １ クロックパルス発生器と、このクロックパルス発生
   器の出力を計数する可逆計数回路と、前記可逆計数回路
   の計数値を記憶するディジタルメモリと、前記可逆計数
   回路の計数出力もしくは前記ディジタルメモリの出力を
   アナログ電圧に変換するＤＡ変換回路手段と、このＤＡ
   変換回路手段の出力アナログ電圧によって受信周波数を
   制御されるチューナを有する受信機と、前記受信機の自
   動周波数制御（ＡＦＴ）回路の周波数検出回路出力信号
   を用いて受信周波数が正規受信周波数から所定周波数以
   上ずれたときに周波数ずれ検出信号を発生するような正
   規受信周波数の上下に一定の不感帯を有する周波数ずれ
   検出回路手段とを備え、少なくとも前記周波数ずれ検出
   回路手段の出力信号により前記可逆計数回路を制御する
   よう構成した選局装置。 ２ 可逆計数回路が正進あるいは逆進しているときのみ
   点灯する掃引中表水手段を設けた特許請求の範囲第１項
   記載の選局装置。 ３ 可逆計数回路に計数速度を変更する切換回路を備え
   、前記切換回路を受信機の自動利得制御回路ＡＧＣの出
   力信号により制御して、信号側帯波成分の有無により掃
   引速度を変更するよう構成した特許請求の範囲第１項記
   載の選局装置。