JPS5826671B2 - テイデンアツダイオ−ドノセイゾウホウホウ - Google Patents
テイデンアツダイオ−ドノセイゾウホウホウInfo
- Publication number
- JPS5826671B2 JPS5826671B2 JP11924775A JP11924775A JPS5826671B2 JP S5826671 B2 JPS5826671 B2 JP S5826671B2 JP 11924775 A JP11924775 A JP 11924775A JP 11924775 A JP11924775 A JP 11924775A JP S5826671 B2 JPS5826671 B2 JP S5826671B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- diffusion
- layer
- silicon substrate
- guard ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009792 diffusion process Methods 0.000 claims description 30
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 239000008188 pellet Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005275 alloying Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は定電圧ダイオードの製造方法に関するものであ
る。
る。
従来の定電圧ダイオードの製造方法としては、所定の抵
抗率をもったＮ型シリコン基板上にアルミニウム線又は
球等を合金させＰ型導電型の領域をつくり、ＰＮ接合を
形成させる合金法、或は拡散法やエピタキシャル法でＰ
Ｎ接合を形成する方法がある。
抗率をもったＮ型シリコン基板上にアルミニウム線又は
球等を合金させＰ型導電型の領域をつくり、ＰＮ接合を
形成させる合金法、或は拡散法やエピタキシャル法でＰ
Ｎ接合を形成する方法がある。
しかし合金法に於いて、ＡＩでは均一なＰＮ接合面が得
られに＜＜、局部的な降伏を起しやすいことや、Ｓｉと
ＡｌＳｉ合金層との熱膨張係数の差により、ＰＮ接合近
傍のところで亀裂を生じやすく、その為逆電流が大きく
、又、降伏電圧のバラツキが大であるという欠点を有し
ている。
られに＜＜、局部的な降伏を起しやすいことや、Ｓｉと
ＡｌＳｉ合金層との熱膨張係数の差により、ＰＮ接合近
傍のところで亀裂を生じやすく、その為逆電流が大きく
、又、降伏電圧のバラツキが大であるという欠点を有し
ている。
他方、拡散法では合金法よりも優れたＰＮ接合は得られ
るが、拡散の性質上、ＰＮ接合近傍の不純物の濃度勾配
を合金法のように急峻にすることが出来ず、降伏電圧で
約６Ｖ以下のものを作ることはきわめて困難である。
るが、拡散の性質上、ＰＮ接合近傍の不純物の濃度勾配
を合金法のように急峻にすることが出来ず、降伏電圧で
約６Ｖ以下のものを作ることはきわめて困難である。
しかるに、本発明は合金法によるよりもＰＮ接合部に欠
陥の少ない均一なものが得られ、更に拡散では得られな
い低降伏電圧のものまで得られる定電圧ダイオードの製
造方法を提供するものである。
陥の少ない均一なものが得られ、更に拡散では得られな
い低降伏電圧のものまで得られる定電圧ダイオードの製
造方法を提供するものである。
次に本発明の一実施例を図面により詳細に説明する。
先づ第１図に本発明方法により作られた定電圧ダイオー
ドのペレット構造の一例を示す。
ドのペレット構造の一例を示す。
第１図に於いて、１は低抵抗率のＮ型シリコン基板、２
は酸化膜、３はシリコン基板と反対導電型のＰ型ガード
リング拡散層、４はガードリング拡散層の一部を露出せ
しめた拡散窓、５は拡散窓及び拡散窓の外周部の酸化膜
を被覆するように被着せしめたＰ＋型非晶質または多結
晶シリコン層、６はＮ型シリコン基板１、中に形成され
たＰＮ主接合、７はＰ＋層５に被着せしめた金属電極、
８は金属電極７を被覆するように設けられた金属突出部
である。
は酸化膜、３はシリコン基板と反対導電型のＰ型ガード
リング拡散層、４はガードリング拡散層の一部を露出せ
しめた拡散窓、５は拡散窓及び拡散窓の外周部の酸化膜
を被覆するように被着せしめたＰ＋型非晶質または多結
晶シリコン層、６はＮ型シリコン基板１、中に形成され
たＰＮ主接合、７はＰ＋層５に被着せしめた金属電極、
８は金属電極７を被覆するように設けられた金属突出部
である。
第２図は第１図に示したペレット構造の製造工程を示し
ている。
ている。
第２図に於いて、Ｎ型シリコン基板１に通常の熱酸化法
によって酸化膜２を形成せしめ、該酸化膜２にフォトエ
ツチング法により環状の第１の拡散窓２ａを設ける。
によって酸化膜２を形成せしめ、該酸化膜２にフォトエ
ツチング法により環状の第１の拡散窓２ａを設ける。
該拡散窓２ａから高濃度のホウ素を所定の深さまで拡散
し、Ｐ型ガードリング拡散層３を形成せしめる（第２図
ａ）。
し、Ｐ型ガードリング拡散層３を形成せしめる（第２図
ａ）。
上記ウェハにフォトレジスト膜を被着し、選択エツチン
グによりＰ型ガードリング拡散層３の一部を露出せしめ
た第２の拡散窓４を形成する（第２図ｂ）。
グによりＰ型ガードリング拡散層３の一部を露出せしめ
た第２の拡散窓４を形成する（第２図ｂ）。
次に上記シリコン基板１を気相成長装置に設置し９００
℃以下の温度に加熱し、周知の気相成長方法によって拡
散窓４及び酸化膜２の全面が被覆されるようにＰ＋型非
晶質または多結晶シリコン層５を例えば１〜３ミクロン
の膜厚に被着せしめる。
℃以下の温度に加熱し、周知の気相成長方法によって拡
散窓４及び酸化膜２の全面が被覆されるようにＰ＋型非
晶質または多結晶シリコン層５を例えば１〜３ミクロン
の膜厚に被着せしめる。
この時Ｐ＋型非晶質または多結晶シリコン層５の被着と
同時にＮ型シリコン基板１中に拡散層の浅いＰＮ主接合
６が形成される（第２図Ｃ）。
同時にＮ型シリコン基板１中に拡散層の浅いＰＮ主接合
６が形成される（第２図Ｃ）。
ＰＮ主接合６の不純物の濃度勾配は非常に急峻で、しか
も均一なＰＮ接合面が得られる。
も均一なＰＮ接合面が得られる。
次に上記ウェハーのＰ＋型非晶質または多結晶シリコン
層５の面にフォトレジスト膜を被着し、拡散窓４、内と
その外周酸化膜２上のＰ＋型非晶質または多結晶シリコ
ン層５を残存せしめ、他の被着膜は混酸系のエツチング
液により選択的に除去される。
層５の面にフォトレジスト膜を被着し、拡散窓４、内と
その外周酸化膜２上のＰ＋型非晶質または多結晶シリコ
ン層５を残存せしめ、他の被着膜は混酸系のエツチング
液により選択的に除去される。
拡散窓４、内及びその外周部を残し、それ以外の部分の
被着物を除去する際に、非常に大切な事は、拡散窓４、
の外周の酸化膜２上に残存するＰ＋型非晶質または多結
晶シリコン層５がＰＮ主接合６の保護膜及び電極として
の効果をもつ為、少なくともＰ型ガードリング拡散層３
の外径よりも十分に大きく設けることが必要である。
被着物を除去する際に、非常に大切な事は、拡散窓４、
の外周の酸化膜２上に残存するＰ＋型非晶質または多結
晶シリコン層５がＰＮ主接合６の保護膜及び電極として
の効果をもつ為、少なくともＰ型ガードリング拡散層３
の外径よりも十分に大きく設けることが必要である。
次いで、拡散窓４、内及びその外周酸化膜２上に残存す
るＰ＋型非晶質または多結晶シリコン層５の表面に電極
用金属（例えばＡｕ、Ａｇ等）を蒸着し、金属電極７を
形成せしめる（第２図ｄ）。
るＰ＋型非晶質または多結晶シリコン層５の表面に電極
用金属（例えばＡｕ、Ａｇ等）を蒸着し、金属電極７を
形成せしめる（第２図ｄ）。
ここで、深いＰ型ガードリング拡散層３と浅いＰＮ主接
合６をもつプレーナ型定電圧ダイオードが得られる。
合６をもつプレーナ型定電圧ダイオードが得られる。
この定電圧ダイオードに於いて、拡散窓４、内に形成さ
れた非常に浅い拡散層をもつＰＮ主接合６の降伏電圧は
、Ｐ型ガードリング部の降伏電圧よりも低く、降伏はＮ
型シリコン基板１の内部にだけ生じる為、酸化膜２下の
電界が弱められ、接合表面の影響を受けにくいすぐれた
電気的特性が得られる。
れた非常に浅い拡散層をもつＰＮ主接合６の降伏電圧は
、Ｐ型ガードリング部の降伏電圧よりも低く、降伏はＮ
型シリコン基板１の内部にだけ生じる為、酸化膜２下の
電界が弱められ、接合表面の影響を受けにくいすぐれた
電気的特性が得られる。
定電圧ダイオードの降伏電圧値を決定する因子は、Ｎ型
シリコン基板１の抵抗率及びＰ＋型非晶質または多結晶
シリコン層５の被着温度であることは言うまでもない。
シリコン基板１の抵抗率及びＰ＋型非晶質または多結晶
シリコン層５の被着温度であることは言うまでもない。
又、Ｐ＋型非晶質または多結晶シリコン層５の被着後の
熱処理（例えば１０００℃以上の熱酸化及び不純物拡散
等）は降伏電圧を高める因子となる為本発明の目的とす
る低降伏電圧の定電圧ダイオードの製造にとっては好ま
しくない。
熱処理（例えば１０００℃以上の熱酸化及び不純物拡散
等）は降伏電圧を高める因子となる為本発明の目的とす
る低降伏電圧の定電圧ダイオードの製造にとっては好ま
しくない。
よって本発明方法に於いては非晶質または多結晶シリコ
ン層の被着後は、熱処理等を施してはならない。
ン層の被着後は、熱処理等を施してはならない。
以上の実施例は、シリコン基板にＮ型、ガードリング拡
散層及び非晶質または多結晶シリコン層にＰ＋層を設け
たものについて説明したが、これがＰ型、Ｎ＋層のもの
でも本発明が適用出来ることは言うまでもない。
散層及び非晶質または多結晶シリコン層にＰ＋層を設け
たものについて説明したが、これがＰ型、Ｎ＋層のもの
でも本発明が適用出来ることは言うまでもない。
以上に説明したように、本発明により製造された定電圧
ダイオードは、ガードリング構造をもつプレーナ型定電
圧ダイオードであり、不純物を含んだ非晶質または多結
晶シリコン層の被着温度が９００℃以下の低温である為
、今まで拡散法では得られなかった非常に急峻な不純物
濃度勾配が形成され、よって低降伏電圧（６Ｖ〜ＩＶ）
が得られる。
ダイオードは、ガードリング構造をもつプレーナ型定電
圧ダイオードであり、不純物を含んだ非晶質または多結
晶シリコン層の被着温度が９００℃以下の低温である為
、今まで拡散法では得られなかった非常に急峻な不純物
濃度勾配が形成され、よって低降伏電圧（６Ｖ〜ＩＶ）
が得られる。
又、合金法により製造された定電圧ダイオードより逆電
流が小さく、シかも立上り特性が鋭い電気特性が得られ
、その上に降伏電圧のバラツキが小さい為に製造歩留は
増加し、特性の安定した信頼性の高い定電圧ダイオード
の量産が容易であり、従って製造原価も大巾に低減され
るという効果が得られる。
流が小さく、シかも立上り特性が鋭い電気特性が得られ
、その上に降伏電圧のバラツキが小さい為に製造歩留は
増加し、特性の安定した信頼性の高い定電圧ダイオード
の量産が容易であり、従って製造原価も大巾に低減され
るという効果が得られる。
第１図は本発明により作られた定電圧ダイオードのペレ
ットの一実施例を示す断面図、第２図は第１図に示すペ
レットの製造工程を示す断面図である。 図中、１はＮ型シリコン基板、２は酸化膜、２ａは第１
の拡散窓、３はＰ型ガードリング拡散層、４は第２の拡
散窓、５はＰ＋型非晶質または多結晶シリコン層、６は
ＰＮ主接合、７は金属電極、８は金属突出部を示す。
ットの一実施例を示す断面図、第２図は第１図に示すペ
レットの製造工程を示す断面図である。 図中、１はＮ型シリコン基板、２は酸化膜、２ａは第１
の拡散窓、３はＰ型ガードリング拡散層、４は第２の拡
散窓、５はＰ＋型非晶質または多結晶シリコン層、６は
ＰＮ主接合、７は金属電極、８は金属突出部を示す。
Claims (1)
- １ Ｐ型又はＮ型のどちらか一方の導電型のシリコン基
板上にこの基板と反対導電型の環状のガードリング拡散
層を設け、該ガードリング拡散層の一部を露出せしめた
絶縁膜の拡散窓を形成し、該拡散窓と該絶縁膜とを被覆
する非晶質または多結晶シリコン層を被着せしめて前記
シリコン基板中にＰＮ接合を形成することを特徴とする
定電圧ダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11924775A JPS5826671B2 (ja) | 1975-10-02 | 1975-10-02 | テイデンアツダイオ−ドノセイゾウホウホウ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11924775A JPS5826671B2 (ja) | 1975-10-02 | 1975-10-02 | テイデンアツダイオ−ドノセイゾウホウホウ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5243383A JPS5243383A (en) | 1977-04-05 |
| JPS5826671B2 true JPS5826671B2 (ja) | 1983-06-04 |
Family
ID=14756594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11924775A Expired JPS5826671B2 (ja) | 1975-10-02 | 1975-10-02 | テイデンアツダイオ−ドノセイゾウホウホウ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5826671B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58125875A (ja) * | 1982-01-22 | 1983-07-27 | Mitsubishi Electric Corp | 定電圧ダイオ−ド |
| JPH0691266B2 (ja) * | 1984-06-06 | 1994-11-14 | ローム株式会社 | 半導体装置の製造方法 |
| JPH0691267B2 (ja) * | 1984-06-06 | 1994-11-14 | ローム株式会社 | 半導体装置の製造方法 |
-
1975
- 1975-10-02 JP JP11924775A patent/JPS5826671B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5243383A (en) | 1977-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3189973A (en) | Method of fabricating a semiconductor device | |
| US4349394A (en) | Method of making a zener diode utilizing gas-phase epitaxial deposition | |
| US3601888A (en) | Semiconductor fabrication technique and devices formed thereby utilizing a doped metal conductor | |
| JPH051623B2 (ja) | ||
| US3356543A (en) | Method of decreasing the minority carrier lifetime by diffusion | |
| US3777227A (en) | Double diffused high voltage, high current npn transistor | |
| US4171997A (en) | Method of producing polycrystalline silicon components, particularly solar elements | |
| US3791882A (en) | Method of manufacturing semiconductor devices utilizing simultaneous deposition of monocrystalline and polycrystalline regions | |
| GB1356710A (en) | Semiconductor resistor | |
| JPH0927489A (ja) | 半導体基板及びその製造方法 | |
| JPS5826671B2 (ja) | テイデンアツダイオ−ドノセイゾウホウホウ | |
| US3271636A (en) | Gallium arsenide semiconductor diode and method | |
| US3698077A (en) | Method of producing a planar-transistor | |
| US3376172A (en) | Method of forming a semiconductor device with a depletion area | |
| JP2816684B2 (ja) | 複数のダイオードの製造方法 | |
| US3769563A (en) | High speed, high voltage transistor | |
| JPS5852843A (ja) | 半導体集積回路装置の製造法 | |
| US3448354A (en) | Semiconductor device having increased resistance to second breakdown | |
| US3771028A (en) | High gain, low saturation transistor | |
| JPS6174378A (ja) | 赤外線照射により浅い接合とｂｓｆを同時に形成する光センサの製造方法 | |
| US3493442A (en) | High voltage semiconductor device | |
| JPS6298721A (ja) | ３−Ｖ族化合物半導体へのＺｎ固相拡散方法 | |
| US3583857A (en) | Method of producing a germanium transistor | |
| JP3018608B2 (ja) | 定電圧ダイオードとその製造方法 | |
| JPS5938730B2 (ja) | 半導体装置の製造方法 |