JPS58274B2 - フクスウダイノインバ−タニヨル デンリヨクキヨウキユウソウチ - Google Patents

フクスウダイノインバ−タニヨル デンリヨクキヨウキユウソウチ

Info

Publication number
JPS58274B2
JPS58274B2 JP50039043A JP3904375A JPS58274B2 JP S58274 B2 JPS58274 B2 JP S58274B2 JP 50039043 A JP50039043 A JP 50039043A JP 3904375 A JP3904375 A JP 3904375A JP S58274 B2 JPS58274 B2 JP S58274B2
Authority
JP
Japan
Prior art keywords
circuit
inverter
switch
phase
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50039043A
Other languages
English (en)
Other versions
JPS51114656A (en
Inventor
広瀬和男
笹沼一朗
中村万太郎
平石智洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP50039043A priority Critical patent/JPS58274B2/ja
Publication of JPS51114656A publication Critical patent/JPS51114656A/ja
Publication of JPS58274B2 publication Critical patent/JPS58274B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】 本発明は並行投入制御装置を具備した複数台のサイリス
タインバータによる電力供給装置に関するものである。
従来、サイリスタインバータを並行投入する方法として
インバータの内部インピーダンスを高く設計しておき、
多少の位相差を無視して投入する方法、及び既に運転し
ているインバータのゲート制御信号を共用して投入する
方法とがあるが、前者の方法は負荷急変時の出力電圧変
動が大きくなり、後者の方法はゲート制御信号を付与す
るための配線が長くなり、ノイズによって誤動作を起す
という欠点があった。
本発明は上述の如き欠点を解決した並行投入制御装置を
具備した複数台のインバータによる電力供給装置を提供
することを目的とするものである。
以下本発明に付いて述べると、本願の発明に係わる電力
供給装置は、負荷に電力を供給するためのサイリスタ位
相制御形の第1のインバータと、前記負荷に電力を供給
するためのサイリスク位相制御形の第2のインバータと
、前記第2のインバータと前記負荷との間に設けた第1
のスイッチと、前記第1のスイッチの前段で検出した前
記第2のインバータの出力電圧を整流するための第1の
整流回路と、前記第1のスイッチの前段の電圧の位相と
前記第1のスイッチの後段の電圧の位相との差に対応し
た直流出力電圧を得るための位相差検出回路と、前記第
1の整流回路の出力電圧と前記位相差検出回路の出力電
圧との和に相当する制御電圧を得るための制御電圧回路
と、前記制御電圧回路の出力電圧によって制御され、前
記制御電圧回路の出力電圧の大小に対応した位相のゲー
ト信号を前記第2のインバータに付与するためのゲート
信号回路とを少なくとも具備し、既に運転されている前
記第1のインバータと並行に前記第2のインバータを運
転する際に、前記制御電圧回路の出力電圧による前記ゲ
ート信号の位相制御によって前記第2のインバータの出
力電圧の位相を前記第1のインバータの出力電圧の位相
に近づけてから前記第1のスイッチをオン状態とするよ
うに構成されていることを特徴とするものである。
尚、上記サイリスク位相制御形の第1及び第2のインバ
ータはゲート信号の位相を変えることによって出力パル
スの幅を変えることが出来るインバータであれば、どの
様なものであってもよい。
一般的には出力段にフィルタ回路を有するブリッジ形イ
ンバータで構成されるが、特願昭49−140476号
で発表した様なインバータであってもよい。
上記第1のスイッチはACスイッチであって、サイリス
タを逆並列に接続したスイッチ等で構成される。
上記第1の整流回路は整流器とフィルタとによって構成
される。
上記位相差検出回路は、位相差に対応した直流出力を発
生する回路とこの直流出力を反転増幅する回路とで構成
することが出来る。
上記制御電圧回路は第1の整流回路の出力電圧と位相差
検出回路の出力電圧との算術的和の出力を発生する回路
構成としてもよいし、位相差検出回路の出力電圧で第1
の整流回路の出力電圧を制御して第1の整流回路の出力
から制御電圧を得る様にしてもよい。
上記ゲート信号回路はサイリスクインバータの基準とな
るゲート信号は移相せずに固定しておき、この固定位相
のゲート信号は第1のインバータと同一の位相特性を有
する様にしておく。
そして、もう一方のゲート信号のみを移相してパルス幅
制御を行う。
好ましくは、これから投入しようとする第2のインバー
タの出力電圧位相が進んでいるときにはパルス幅を大き
くして出力電圧を増大させる様にサイリスクを制御し、
第2のインバータの出力電圧の位相が遅れているときは
逆にパルス幅を狭くする。
上述の如き装置でインバータの並行投入を行えば、ゲー
ト信号の移相回路を独立して設けても自動的に位相を合
せることが可能となる。
従って、配線を短かくすることが可能となり、誤動作が
少なくなる。
又、インバータの内部インピーダンスを高く設計する必
要がなくなるので、電圧変動も少なくなる。
本願の発明は、更に、前記第1のスイッチの後段で検出
した出力電圧を整流するための第2の整流回路と、前記
第1のスイッチをオン状態に転換すると同時に作動して
前記ゲート信号回路に対する前記制御電圧回路からの電
圧付与状態を前記ゲート信号回路に対する前記第2の整
流回路からの電圧付与状態に切替えるための第2のスイ
ッチとを付加し、少なくとも前記第1のスイッチをオン
状態とした時及びその直後は前記第2の整流回路の出力
電圧に基づいて前記ゲート信号の位相制御を行うように
構成したことを特徴とする複数台のインバータによる電
力供給装置に係わるものである。
上述の如き回路を付加すれば、並行投入時の電圧変動を
極めて小さくすることが出来る。
次に本発明の1実施例を図面に基づいて説明する。
第1図は第1のインバータ1と第2のインバータ2とで
負荷3に電力を供給する装置を示すものである。
この第1図に於いて、4は直流電源接続端子であり、イ
ンバータ1,2の電源端子である。
5及び6はインバータ1及び2の出力段のフィルタであ
る。
一般的にはインバータ1及び2と一体的に構成されるが
、この図面では理解を容易にするために分けて示しであ
る。
負荷電流が流れているとこのフィルタ5,6で電圧降下
を生じる。
7及び8はACスイッチであって、インバータ1及び2
を負荷3に電気的に接続するためのものである。
尚この実施例ではサイリスタ9,10を逆並列に接続す
ることによってACスイッチ7.8が構成されている。
11及び12はインバータ1及び2の制御回路である。
同第1のインバータ1の制御回路11はブロックで示さ
れているが、第2のインパーク2の制御回路12と同一
構成となっている。
しかし、第1のインバータ1を常に先に負荷運転状態と
する場合に於いては、並行投入時の位相制御回路は不要
である。
制御回路12に於いて、13は位相差検出回路であり、
イで示す点と口で示す点との電圧の位相差に対応した直
流出力を発生する回路である。
この回路の具体的構成は後で第4図に基づいて説明する
14は第1の整流回路であって、口点の電圧を整流する
ための回路であり、ダイオードとフィルタとから成る。
15は第2の整流回路であって、イ点の電圧を整流する
回路であり、ダイオードとフィルタとから成る。
16は反転増幅回路であって、位相差検出回路13の出
力を反転増幅した出力をニで示す点に送出するものであ
り、抵抗17.18,19と演算増幅器20とから成る
尚この回路16は位相差検出回路の1部と考えることも
出来る。
線21.22は制御電圧回路の1部であり、ホで示す点
には第1の整流回路14の出力電圧と反転増幅回路16
の出力電圧とが加算されたものが現われる。
23は第2のスイッチであって、接点Aが閉成されたと
きには合成出力電圧がト点を含む回路に伝達され、接点
Bが閉成されたときには第2の整流回路15の出力電圧
がト点を含む回路に伝達される。
24は第3のスイッチであって、接点Bが閉成された時
に位相差検出回路13の出力をハ点を含む回路に伝達し
、接点Aが閉成されたときには零ボルトライン25に接
続するためのものである。
26はゲート制御回路であって、発振器27と移相回路
28とから成り、ライン29から移相されないゲート信
号を送出し、ライン30から移相されたゲート信号を送
出するものである。
尚移相回路28は発振器27からの信号の位相をト点の
電圧が低い時に遅らせ、ト点の電圧が高い時に進ませる
ものである。
31はシーケンス制御回路であって、スイッチ8.23
.24等を制御する回路である。
この実施例の場合は、インバータ2を並行投入するため
のスイッチを押すことによって、スイッチ24の接点B
が閉成され、且つスイッチ23の接点Aが閉成された状
態となり、これから一定遅延時間後にスイッチ8がオン
状態とされ、同時にスイッチ23の接点Bが閉成され、
且つスイッチ24の接点Aが閉成される構成となってい
る。
第2図は第1図に於けるブリッジ形サイリスタインバー
タ1及び2の基本的構成を示すものであって、直流電源
端子41と42との間に4個のサイリスタ43a、43
b、43c、43dがブリッジ形に接続され、出力変圧
器44の一端がサイリスタ43aと43bとの間に接続
された転流用リアクトル45の中間タップ46に接続さ
れ、出力変圧器44の他端がサイリスタ43cと43c
との間に接続された転流用リアクトル47の中間タップ
48に接続されている。
尚、49a、49b49c及び49dは転流用コンデン
サ、50a。
50b、50c及び50dはダイオード、51は出力端
子である。
このインバータを動作させるにはサイリスタ43a〜4
3dのゲートに第3図A〜Dに示す様なゲート信号を印
加する。
これにより、サイリスタ43aと43dとの両方がオン
状態のときに第1の方向の出力電圧が端子51から得ら
れ、サイリスタ43bと43Cとの両方がオン状態のと
きに第2の方向の出力電圧が得られる。
即ち第3図Eに示す如き出力電圧が得られる。
この回路でパルス幅制御する場合には、サイリスタ43
aと43bのゲート信号の位相は固定しておき、サイリ
スタ43cと43dとのゲート信号の位相を固定位相の
サイリスタ43aと43bとのゲート信号を基準にして
変化させる。
これにより、例えば実線で示す波形から点線で示す波形
に出力パルスの幅が変化する。
第4図は位相差検出回路13の1例を示すものである。
この回路に於いて、61は第1の入力端子であって、第
1図の回路の口点に接続し、スイッチ8の前段に於いて
インバータ2の出力電圧を検出する部分である。
62は第2の入力端子であつて、第1図の回路のイ点に
接続し、スイッチ8の後段の電圧即ち第1のインバータ
1の出力電圧を検出する部分である。
入力端子61及び62に於ける電圧は、巻線n1.n2
.n3を有する変圧器T1、巻線n8 + n9を有す
る変圧器T2、巻線n1゜n5を有する変圧器T3、巻
線n6 、 n7を有する変圧器T4、第1及び第2の
整流器63及び64、抵抗65,66.67.68、コ
ンデンサ69,70、及びスイッチ24から成る回路に
印加され、この出力端子71から入力端子61の電圧の
位相と入力端子62の電圧の位相との差に対応した誤差
出力が発生する。
出力端子71は第1図の回路のハ点に接続される。
次に第1図に示す装置の運転方法及び動作に付いて述べ
る。
今、スイッチ7がオン、スイッチ8がオフとなっており
、インバータ1のみによって負荷3に電力供給され、且
つインバータ2が無負荷運転されている状態に於いては
、スイッチ24を接点Aに投入し、又スイッチ23を接
点Aに投入しておく。
第1図の各部の状態を示す第5図に於いて、時点t1ま
では上述の状態を示している。
この状態に於いては例えば第5図Aに示す様にインバー
タ1により付与されるイ点の電圧は208ボルトである
又、口点の電圧も例えば208ボルトであり、例えばイ
点の電圧の位相よりθ度進んだ状態にある。
この時、スイッチ24の接点Bが開成されているので、
反転増幅回路16の出力は零である。
上述の如き状態からインバータ2を並行運転状態とした
いときには、シーケンス制御回路31に於いて、並行投
入命令スイッチを押す。
これにより、tlに於いてスイッチ24が接点Bに切替
わる。
この結果、位相差検出回路13から誤差検出出力が反転
増幅回路16に付与され、二点に第5図りに示す如き出
力電圧が発生する。
この説明に於いては、インバータ2の出力電圧の位相が
インバータ1の出力電圧の位相よりも進んでいるので、
位相差検出回路13の出力段のハ点には第5図Cに示す
如く正の電圧が発生し、反転増幅回路16の出力段の二
点には第5図りに示す如く負の電圧が発生する。
逆にインバータ2の位相がインバータ1の位相よりも進
んでいるとすれば、上述と逆の動作となる。
二点に電圧が生じれば第1の整流回路14の出力段のホ
点の電圧が制御され、二点の電圧が第1の整流回路14
の出力電圧に重畳された状態となる。
これにより、ホ点は第5図Eに示す如き電圧となる。
従ってスイッチ23で接続されているト点の電圧も第5
図Gに示す如く低下する。
移相回路28はト点の電圧が低下するとその出力信号の
位相がある点を基準にして遅れ、ト点の電圧が高くなる
とその出力信号の位相がある点を基準にして進む様に構
成されている。
ゲート制御回路26に於いては、発振器27から第3図
A、Bに示す如き固定のゲート信号が発生し、これがラ
イン29を介して第2図のインバータのサイリスタ43
aと43bとに付与され、又、発振器27の出力信号が
移相回路28で第3図C,Dに示す如く移相され、これ
がライン30を介して第2図のサイリスタ43c 、4
3dに付与される。
この時、本実施例ではト点の電圧が低下するので、第3
図C及びDで点線で示す如く移相回路28の出力は右側
に移相し、遅れ位相となる。
インバータ2に於いて、第3図C,Dの点線で示すゲー
ト信号となる前は、tlでサイリスタ43aと43dと
の両方がオン状態となって出力電圧を発生し、T2でサ
イリスタ43dのゲート信号が立下ったときに出力電圧
も第3図Eに示す如く立下る。
この様な状態から点線で示すゲート信号となるとT2で
ゲート信号が立下り、出力電圧もt′2で立下る。
従って出力パルス幅はT1からT2になり、出力電圧は
例えば208ボルトから230ボルトになる。
この時、出力パルス幅T2は第6図に示す如く第1のイ
ンバータ1の出力パルスの幅とほぼ同じになる。
第3図E及び第6図Bに示す如く出力パルスの立下りが
右側に延びたということはこれまでの出力電圧の位相よ
りも遅れ位相になって、インバータ1とインバータ2と
の出力電圧の位相がほぼ同一になったことを意味する。
尚、インバータ1及び2の出力パルスの立上り時点はい
つも同じになる様に設定されている。
これは、サイリスタ43a。43bに与える固定位相の
ゲート信号を同じにすることによって達成することが出
来る。
第5図に於けるtlからT2までの期間はシーケンス制
御回路31によって前もって決められた期間であって、
インバータ1とインバータ2との出力電圧位相差がイン
バータを並行投入しても支障のない程度に減少するまで
の時間に設定されている。
第5図の12になると、スイッチ8がオン状態となり、
且つスイッチ23が接点Bを閉成する。
又、この実施例ではスイッチ24が接点Aに切替わる。
この様にt2でスイッチ8をオンにしてインバータ2を
並行運転状態とすれば、インバータ2が負荷運転状態と
なり、フィルタ6等の電圧降下のために出力電圧は20
8ボルトに低下する。
この時、本装置ではスイッチ23が接点Bに切替わって
、移相回路28はt2の前後において電圧変動の少ない
第2の整流回路15の出力電圧で制御される。
従って、インバータ2の並行投入時の電圧変動は極めて
小さい。
もし、スイッチ23による切替をしなければ、スイッチ
8のオンによってインバータ2に負荷電流が流れ、第5
図Eに示す如く出力電圧が急激に下り、ゲート制御信号
回路26からインバータ2の出力電圧を上昇させる様な
ゲート信号が発生し、インバータ1とインバータ2との
間に位相のずれが生じ、横流が急激に増加する。
上述から明らかな様に本実施例の装置によれば、移相回
路28をインバータ1と2とで独立に設けであるにも拘
わらず、はぼ同一位相で並行投入をすることが出来る。
従って、移相回路とサイリスクとの間の配線を短かくす
ることが出来、回路構成が簡単になり、且つ、ノイズが
配線に乗ってサイリスタを誤動作させることが少なくな
る。
又、番2の整流回路15とスイッチ23とを設け、並行
投入と同時に第2の整流回路15の出力で移相回路28
を制御する様にしたので、電圧変動及び横流が少ない状
態でスムーズに並行投入を開始することが出来る。
以上本発明の1実施例に付いて述べたが、本発明は上述
の実施例に限定されるものではなく、更に変形可能なも
のである。
例えば、イ点と口点における電圧位相差検出から移相回
路28の間の制御回路を別の構成としても差支えない。
又、2台以上のインバータを並行運転する場合にも本発
明を適用することが出来る。
【図面の簡単な説明】
第1図は本発明の1実施例を示す電力供給装置の回路図
、第2図は第1図の回路に於けるサイリスタインバータ
を示す回路図、第3図はインバータのゲート信号と出力
電圧との波形図、第4図は位相差検出回路を具体的に示
す回路図、第5図は第1図の回路の各部の状態を示す波
形図、第6図はインバータの出力電圧を示す波形図であ
る。 また図面に用いられている符号において、1゜2はイン
バータ、3は負荷、5,6はフィルタ、7.8はスイッ
チ、11.12は制御回路、13は位相差検出回路、1
4は第1の整流回路、15は第2の整流回路、16は反
転増幅回路、23はスイッチ、26はゲート制御回路、
28は移相回路である。

Claims (1)

  1. 【特許請求の範囲】 1 負荷に電力を供給するためのサイリスタ位相制御形
    の第1のインバータと、 前記負荷に電力を供給するためのサイリスタ位相制御形
    の第2のインバータと、 前記第2のインバータと前記負荷との間に設けた第1の
    スイッチと、 前記第1のスイッチの前段で検出した前記第2のインバ
    ータの出力電圧を整流するための第1の整流回路と、 前記第1のスイッチの前段の電圧の位相と前記第1のス
    イッチの後段の電圧の位相との差に対応した直流出力電
    圧を得るための位相差検出回路と、前記第1の整流回路
    の出力電圧と前記位相差検出回路の出力電圧との和に相
    当する制御電圧を得るための制御電圧回路と、 前記第1のスイッチの後段で検出した出力電圧を整流す
    るための第2の整流回路と、 前記制御電圧回路又は前記第2の整流回路の出力電圧に
    よって制御され、前記制御電圧回路又は前記第2の整流
    回路の出力電圧の大小に対応した位相のゲート信号を前
    記第2のインバータに付与するためのゲート信号回路と
    、 前記第1のスイッチをオン状態に転換する前は前記制御
    電圧回路を前記ゲート信号回路に接続し、前記第1のス
    イッチのオン状態への転換と同時に前記第2の整流回路
    を前記ゲート信号回路に接続する第2のスイッチと、 を少なくとも具備し、既に運転されている前記第1のイ
    ンバータと並行に前記第2のインバータを運転する際に
    、前記制御電圧回路の出力電圧による前記ゲート信号の
    位相制御によって前記第2のインバータの出力電圧の位
    相を前記第1のインバータの出力電圧の位相に近づけて
    から前記第1のスイッチをオン状態とするように構成さ
    れ、且つ少なくとも前記第1のスイッチをオン状態とし
    た時及びその直後は前記第2のスイッチをオン状態とじ
    て前記第2の整流回路の出力電圧に基づいて前記ゲート
    信号の位相制御を行うように構成されていることを特徴
    とする複数台のインバータによる電力供給装置。
JP50039043A 1975-04-01 1975-04-01 フクスウダイノインバ−タニヨル デンリヨクキヨウキユウソウチ Expired JPS58274B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50039043A JPS58274B2 (ja) 1975-04-01 1975-04-01 フクスウダイノインバ−タニヨル デンリヨクキヨウキユウソウチ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50039043A JPS58274B2 (ja) 1975-04-01 1975-04-01 フクスウダイノインバ−タニヨル デンリヨクキヨウキユウソウチ

Publications (2)

Publication Number Publication Date
JPS51114656A JPS51114656A (en) 1976-10-08
JPS58274B2 true JPS58274B2 (ja) 1983-01-06

Family

ID=12542080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50039043A Expired JPS58274B2 (ja) 1975-04-01 1975-04-01 フクスウダイノインバ−タニヨル デンリヨクキヨウキユウソウチ

Country Status (1)

Country Link
JP (1) JPS58274B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58116073A (ja) * 1981-12-28 1983-07-11 Toshiba Corp 並列運転されるインバ−タの起動方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5236187Y2 (ja) * 1971-12-24 1977-08-18

Also Published As

Publication number Publication date
JPS51114656A (en) 1976-10-08

Similar Documents

Publication Publication Date Title
US4161771A (en) Inverter ripple regulator
US3652924A (en) Arrangement for controlling the current of an at least two-phase load with constant frequency supply voltage
US3297936A (en) Converter circuit employing pulse width modulation
JPS58274B2 (ja) フクスウダイノインバ−タニヨル デンリヨクキヨウキユウソウチ
JPS63190557A (ja) 電源装置
US5489833A (en) Three-phase electronic inverter for variable speed motor
GB2047017A (en) Fixed gating sequence apparatus and method for an inverter
US4907144A (en) Frequency converter and a method of applying same
US4079270A (en) Gate control apparatus
US2965835A (en) Magnetic amplifier
JPS5875472A (ja) スイツチングレギユレ−タ
US3447064A (en) Electronic device for controlling the mean current supplied by a thyristor circuit
JPH04208076A (ja) Pwmインバータの出力電流検出方法
JPS63167644A (ja) インバ−タ出力切換回路
JPS6118318A (ja) 電源回路
SU813632A1 (ru) Параллельный инвертор
JPH0432633B2 (ja)
JPH05153781A (ja) 電源装置
SU1644332A1 (ru) Преобразователь посто нного напр жени в напр жение требуемой формы
JPS6328278A (ja) インバ−タ制御回路
JP2672652B2 (ja) サイリスタレオナードの制御装置
JPS5812560Y2 (ja) インバ−タ装置用制御装置
JPH0116315Y2 (ja)
JPS6087632A (ja) インバ−タの制御装置
JPH0783635B2 (ja) インバ−タ装置