JPS5828948B2 - デンゲンデンアツキヨウキユウソウチ - Google Patents

Description

【発明の詳細な説明】 本発明は特にテレビジョン受像機に使用して有効な電源
電圧供給装置に関するものである。

テレビジョン受像機においてはブラウン管の電子ビーム
を加速するために用いられる電圧は高電圧を必要とする
が、この高電圧が異常に高すぎるとブラウン管内で放電
し、それに伴ない異常電圧が周辺回路に悪影響を及ぼし
、回路素子の破損劣化の原因となる場合が多い。

また、異常に高い高電圧による電子ビームの加速は有害
なＸ線を発生しやすくする場合がある。

従来、この種の異常高圧の発生を検出あるいは防止する
ために種々の保護装置が考えられているが、従来の装置
は構成が複雑なものが多く、また保護装置系統自体が故
障している時に異常高電圧が発生したとすると全く防ぎ
ようのないものが多かった。

本発明は上述のような従来装置の欠点を除去し、保護装
置系統が故障した際にも前記のような異常な高電圧のも
とて映像を被視することができないようにした装置を提
供するものである。

以下、図面を参照して本発明の詳細な説明する。

第１図は本発明の一実施例のブロック図である。

同図において、第１の電源電圧を発生する電源回路１は
当該テレビジョン受像機に具備せられる電源スィッチ２
を投入することにより動作し、テレビジョン受像機の必
要な回路に電源電圧を供給する。

上記電源回路１からの第１の電源電圧は電源電圧加算回
路３を経て非直線電源遮断機能を有する負性抵抗回路４
に導かれる。

電源からの電力は上記負性抵抗回路４を介してパルス発
生源である水平発振回路５に供給される。

本構成によれば、電源スィッチ２の投入直後においては
電源電圧加算回路３の出力には、はぼ前記第１の電源電
圧のみが得られ、ある印加電圧以上では負性抵抗特性を
呈する負性抵抗回路４は正抵抗領域で動作し、水平発振
回路５に電源電圧を印加し、電力を供給する。

この状態で水平発振回路５に印加される電源電圧は定常
動作時より低いが水平発振回路５が発振動作できるに十
分なだけ選ばれている。

水平発振回路５の発振出力は必要に応じて１駆動増幅段
を介して水平出力回路６を駆動する。

水平出力回路６の電源は前記電源回路１からの第１の電
源電圧が直接印加されており、水平出力回路６の出力に
は通常、フライバックトランスＴが接続されている。

水平発振回路５から供給された水平パルスは水平出力回
路６のフライバックトランス７によって昇圧され高圧パ
ルスとなる。

フライバックトランス７には高圧整流回路８が接続され
、前記高圧パルスを整流・平滑して、その出力端子９に
ブラウン管の電子ビームを加速するのに必要な陽極電圧
を得る。

一方、フライバックトランス７から前記高圧パルス電圧
に比例したパルス電圧を取り出し、電源電圧加算回路３
に供給する。

電源電圧加算回路３では、上記パルス電圧を整流して第
２の電源電圧を得るとともに、上記第１の電源電圧と第
２の電源電圧を重畳加算する。

このようにして第１の電源電圧に第２の電源電圧が加算
された状態が負性抵抗回路４を介して水平発振回路５に
供給される電源電圧の定常状態である。

この時、水平発振回路５は所定の発振周波数範囲に入る
。

フライバックトランス７からのフライバックパルスの一
部はさらにＡＦＣ回路１１に供給され、ここでのこぎり
波に整形され、かつＡＦＣ回路１１の入力端子１０に供
給される水平同期信号と位相比較して、前記水平発振回
路５の発振周波数を制御する制御電圧を発生する。

本装置の動作をさらに詳述するために、第２図に前記の
水平発振回路５への印加電源電圧と、それに伴なう水平
出力回路６の出力端子９に生ずる高電圧の時間的変化の
例を示す。

第２図ａは水平発振回路５に供給される電源電圧の負性
抵抗回路４の入力における電圧であり、また、第２図す
は高電圧の対応する変化特性である。

第２図において、時刻ｔｏにおいて電源スィッチ２が投
入されると第１の電源電圧のみが電源電圧加算回路３お
よび負性抵抗回路４を介して水平発振回路５に印加され
電圧Ｅ１に向って上昇する。

電源電圧がほぼＥ□に達すると水平発振回路５は発振を
開始する。

しかし、この発振周波数の周波数範囲はＡＦＣ回路１１
の動作にもかかわらず水平同期信号に同期できない周波
数にある。

すなわち、定常な発振状態に達していないことを示す。

一方、水平発振回路５の出力により１駆動された水平出
力回路６はフライバックトランス７を通してフライバッ
クパルスを発生する。

このフライバックパルスの一部は電源電圧加算回路３で
整流されて第２の電源電圧を発生し、第１の電源電圧に
加算される。

この状態では水平発振回路５へ供給される電源電圧は第
２図ａのように時刻ｔ２でほぼ電圧Ｅ２に達し、水平発
振回路５の発振周波数はＡＦＣ回路１１の制御作用によ
り水平同期信号に引込同期した周波数で発振する。

すなわち、定常な発振状態に達する。高電圧もまた第２
図すのように水平発振回路５が発振を開始した時刻ｔ、
より徐々に上昇し、時刻ｔ２ｆＶｏに達する。

時刻ｔ２以後は定常な高電圧出力が得られる（ｔ２〜ｔ
ａ） 次に第２図すに示すように時刻ｔ３以後に何らかの原因
により高電圧が正常よりも高くなった場合を説明する。

高電圧は一般にフライバックパルスに比例するが、本発
明においては電源電圧加算回路３に供給し、前記第２の
電源電圧を発生するためのパルス電圧は高電圧と比例関
係になるように配慮されている。

したがって前記第２の電源電圧は高電圧の変化に比例し
て変化する。

すなわち、異常高電圧が発生すると第２の電源電圧も上
昇し、負性抵抗回路４が負性抵抗領域になるような電源
電圧として印加される。

したがって水平発振回路５への電源電力の供給は遮断さ
れるので水平発振が停止し、異常高電圧の発生が防止さ
れる。

第３図は負性抵抗回路４の動作を説明するための図で、
図に示す曲線は負性抵抗回路４の印加電圧対電流特性を
示し、曲線上Ｏ−Ｃ点は正抵抗領域、Ｃ点より右では負
性抵抗領域である。

いま、第１の電源電圧のみで動作している時は負荷特性
線はイとなってＡ点で動作し、（ＥＩ Ｅ４）の電圧
と■１の電流を水平発振回路５に供給する。

水平発振回路５が発振を開始し、フライバックパルスが
生じ、第２の電源電圧が得られると負性抵抗回路４に印
加される電圧はＥ２となり、Ｂ点を動作点として安定状
態になる。

この時の第２の電源電圧の大きさは（Ｅ２ Ｅｌ）で
ある。

ここで、もし、正常より高い高電圧が発生し、それに対
応して第２の電源電圧が（Ｅ３ Ｅｌ）以上Ｕ）大き
さになると、動作点はＢ−）ＣＬ’−＞Ｄ点へと移動し
、水平発振回路５への電流を遮断し、発振を停止する。

水平発振が停止するとフライバックパルスが山なくなる
から動作点はＥ点に移る。

以上のように本装置は電源スィッチ２の投入直後のみＡ
点で動作し、直ちにＢ点を動作点として定常状態に入る
。

第４図は本発明の具体的な実施例の回路図である。

第４図において、電源回路１は電源スィッチ２を投入す
ることによって第１の電源電圧を回路に供給する。

電源電圧加算回路３はコンデンサ３１、ダイオード３２
、コンデンサ３３より構成されるが、後述のフライバッ
クトランス７の３次巻線とともに電源電圧加算手段を提
供している。

第１図に示した負性抵抗回路４の具体的実施例として第
４図においては定電圧素子４２と負性抵抗素子４１との
直列接続回路を用いている。

負性抵抗素子４１の代表例としてラムダ形トランジスタ
（松下電子工業株式会社の商品名）を用いると最も簡便
で効果停である。

ここでは第３図の曲線で示される電圧対電流特性が得ら
れるような負性抵抗素子４１と定電圧素子４２を用いて
いる。

したがって、電源スィッチ２を投入した直後では水平発
振回路５が発振できる程度の電源電圧が水平発振回路５
に供給できる。

なお第３図において０７点は負性抵抗素子４１のみにお
ける電圧対電流特性の零点を示している。

水平発振回路５はトランジスタ５１．発振トランス５２
、抵抗器５５によりブロッキング発振器を構成する。

発振トランス５２には巻線５３、巻線５４が装備されて
おり、発振に必要な帰還動作を与えるように接続されて
いる。

発振出力は巻線５７から取り出され次段の水平出力回路
６に供給される。

水平出力回路６は１駆動トランジスタ６１゜駆動トラン
ス６２、水平出カドランジスタロ３、ダンパーダイオー
ド６４、共振用コンデンサ６５、水平偏向コイル６６、
直流阻止用コンデンサ６７より成り、駆動トランジスタ
６１のコレクタには駆動トランス６２を介して第１の電
源電圧が供給され、水平出カドランジスタロ３のコレク
タへもフライバックトランス７の１次巻線７２を介して
第１の電源電圧が供給される。

フライバックトランス７の１次巻線７２の両端に発生す
るフライバックパルスを高圧巻線７３で昇圧し、ダイオ
ード８１、コンデンサ８２より成る高圧整流回路８で整
流し、ここから得られる直流高電圧を出力端子９からブ
ラウン管（図示せず）の陽極に供給する。

上記のように高圧発生手段は水平発振回路５、水平出力
回路６、フライバックトランス７、高圧整流回路８を含
めて構成されている。

フライバックトランス７の第３巻線７４に誘起したパル
ス電圧は高圧巻線７３に生じた高圧パルスに極く相似と
なるように巻線される。

すなわち第３巻線７４は１次巻線７２に対し疎結合とな
り高圧巻線７３に対し密結合となるようにトランスコア
７１に巻線される。

電源スィッチ２の投入により水平発振回路５が発振を開
始し、フライバックトランス７の１次巻線７２にフライ
バックパルスが生じると第３巻線７４にもパルス電圧が
誘起される。

第３巻線７４の一端は電源回路１に接続され、さらにコ
ンデンサ３１で交流的に短絡されているので、第３巻線
７４で得られるパルス電圧をダイオード３２、コンデン
サ３３で整流・平滑した時に得られる電圧は第２の電源
電圧となり、第１の電源電圧に加算される。

したがって、前記の電源電圧加算手段は電源電圧加算回
路３とフライバックトランス７の第３巻線７４により構
成されている。

電源電圧加算回路３の出力から定電圧素子４２と負性抵
抗素子４１の直列回路を介して水平発振回路５に定常な
電源電圧が供給され始めると水平発振回路５の発振周波
数はＡＦＣ回路１１の動作により入力端子１０に加えら
れる水平同期信号に対して引込み同期できる範囲になる
。

すなわちフライバックトランス７の高圧巻線７３のタッ
プよりフライバックパルスの一部がＡＦＣ回路１１に帰
還されるので、ＡＦＣ回路１１は位相弁別動作をして出
力信号を水平発振回路５に供給し、発振周波数を制御す
る。

このため定常状態では水平発振回路５の発振周波数は十
分に水平同期信号周波数に引込み同期される。

ここで負性抵抗素子４１は定電圧素子４２に接続される
入力端子と水平発振回路５に接続される出力端子を有す
る。

定電圧素子４２は負性抵抗素子４１の偏差による電圧対
電流特性のばらつきを軽減させる目的でそう人されるも
のである。

いま第５図に示す負性抵抗回路４の電圧対電流特性曲線
において負性抵抗素子４１の負性領域突入電流がＩｃか
らＩＢに増加した場合を考えると、これに対応して動作
電圧はＥｃからＥＢに増加する。

この時の動作電圧の変化率はＥｓ−Ｅｃ／Ｅｃで与えら
れる。

次に定電圧素子４２の両端間の電圧を零、すなわち短絡
し、さらに水平発振回路５に供給される電源電圧が前記
と同一となるように第３巻線７４の巻線回数を調整した
場合を考えると、負性抵抗回路４は負性抵抗素子４１の
みとなり電圧対電流特性曲線の零点は０点から０７点に
移動する。

したがって、この時の動作電圧の変化率はＥＢ−Ｅｃ／
Ｅｃ−Ｅｚで与えられ、前述の定電圧素子４２がそう人
されている場合に比較して大きくなる。

Ｅｚは第５図においてｏ−ｏ’間の電圧に相当するもの
で、定電圧素子４２の両端間の電圧である。

また負性抵抗素子４１の負性頭載突入電流がＩｃからＩ
ｓに減少する場合も定電圧素子４２があれば上記説明と
同様に動作電圧の変化率は小さくなる。

第６図へ第４図の実施例で得られた負性抵抗素子４１の
偏差に対する電圧対電流特性の変化率について図示する
。

同図において曲線Ａは本発明の実施例を、曲線Ｂは定電
圧素子４２が短絡されている場合を示している。

これらの結果から明らかなように定電圧素子４２と負性
抵抗素子４１を組み合わせて動作させると動作電圧のば
らつきを軽減することができる。

これによって、異常高圧電圧の感知動作へ負性抵抗素子
４１の偏差がおよぼす影響を大幅に軽減することが可能
となる。

以上に述べた本発明の実施例においては水平発振回路５
に抵抗器５５を含む場合について説明したが、抵抗器５
５のそう人箇所は第４図の実施例にとどまらず電源回路
１と負性抵抗回路４を含む間であれば任意の箇所にそう
人できる。

また、負性抵抗回路４を介して電源電圧を供給する対象
として水平発振回路５を例として説明したが、第４図に
おける駆動トランジスタ６１あるいはＡＦＣ回路１１に
負性抵抗回路４を介して電源電圧を供給するような回路
構成でも可能である。

いずれにおいても本発明の意図するフライバックパルス
電圧のパルス発生を異常時に遮断あるいは動作停止する
ことができる。

第７図は本発明の別の実施例の回路図であり電源回路１
と電源電圧加算回路３の間に抵抗器５５をそう人した場
合の応用例を示している。

以上のように本発明は負性抵抗素子と定電圧素子の直列
接続回路よりなる負性抵抗回路を、電源電圧加算回路か
ら水平パルス発振回路へ至る給電路中に挿入することに
より回路がきわめて簡単で実用的であり、使用素子のば
らつきに対しても安定に異常高圧電圧の防止あるいは感
知動作を行ない、確実で信頼性の高い装置を提供するこ
とができるものである。

【図面の簡単な説明】

第１図は本発明の一実施例における電源電圧供給装置の
基本ブロック図、第２図ａ、ｂは同実施例の動作を説明
するための電圧波形図、第３図は同実施例で使用する負
性抵抗回路の動作説明図、第４図は本発明の具体的な一
実施例の回路図、第５図は本発明で使用する負性抵抗素
子の偏差に対する電圧対電流特性例を示す図、第６図は
本発明で得られた特性を説明するための特性曲線図、第
７図は本発明の別の実施例の回路図である。 １・・・・・・電源回路、２・・・・・・電源スィッチ
、３・・・・・・電源電圧加算回路、４・・・・・・負
性抵抗回路、５・・・・・・水平発振回路、６・・・・
・・水平出力回路、７・・・・・・フライバックトラン
ス、８・・・・・・高圧整流回路、４１・・・・・・負
性抵抗素子、４２・・・・・・定電圧素子。

Claims (1)

【特許請求の範囲】
1. １ 水平同期信号を基準として動作する水平パルス発振
   回路と、前記水平パルス発振回路に接続され、かつブラ
   ウン管に供給する高圧出力を得るための高圧パルスを発
   生するフライバックトランスを含む水平出力手段と、第
   １の電源電圧を得る電源回路と、前記フライバックトラ
   ンスから得られるパルス電圧を整流して第２の電源電圧
   を得るとともに、前記第１の電源電圧と重畳加算する電
   源電圧加算回路と、前記電源電圧加算回路から前記水平
   パルス発振回路へ至る給電路中に接続された定電圧素子
   と負性抵抗素子の直列接続回路よりなる負性抵抗回路と
   を具備してなることを特徴とする電源電圧供給装置。