JPS5829002A - 自動制御回路装置 - Google Patents
自動制御回路装置Info
- Publication number
- JPS5829002A JPS5829002A JP12726281A JP12726281A JPS5829002A JP S5829002 A JPS5829002 A JP S5829002A JP 12726281 A JP12726281 A JP 12726281A JP 12726281 A JP12726281 A JP 12726281A JP S5829002 A JPS5829002 A JP S5829002A
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplifier
- input terminal
- control circuit
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B5/00—Anti-hunting arrangements
- G05B5/01—Anti-hunting arrangements electric
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は誤差増幅器を用いた自動制御回路に於て、特
に自動制＠Ｉａ器の起幼時のソフトスタートを可能にし
た自助制御回路方式に関するものである。
に自動制＠Ｉａ器の起幼時のソフトスタートを可能にし
た自助制御回路方式に関するものである。
一般に定鑵圧、定゛砿流、定周波数、定回転数等の出力
を得るだめの自動制御装置の構成は第１図に示すように
出力の変動分を検出するために設けられた分圧器１と、
この分圧器１の出力と基準値との差を求める比較部２と
、この比較部２の出力にもとすき、導通区間１周波数等
を制御した所定の制御出力を導出する位相器３と、この
位相器３の出力を増幅するパルス増幅器４と、このパル
ス増幅器４の出力を受けて入力を定出力特性になるよう
に制御する制御部５とから構成されており。
を得るだめの自動制御装置の構成は第１図に示すように
出力の変動分を検出するために設けられた分圧器１と、
この分圧器１の出力と基準値との差を求める比較部２と
、この比較部２の出力にもとすき、導通区間１周波数等
を制御した所定の制御出力を導出する位相器３と、この
位相器３の出力を増幅するパルス増幅器４と、このパル
ス増幅器４の出力を受けて入力を定出力特性になるよう
に制御する制御部５とから構成されており。
この制御部ｓｒｉ上回路の主に喝圧または一流を制−す
るサイリスタ、ゲートターンオフサイリスタ、トランジ
スタ等の素子で構成された変換器を有している。
るサイリスタ、ゲートターンオフサイリスタ、トランジ
スタ等の素子で構成された変換器を有している。
このような自助制御装置に於て、比較部２には誤差増幅
器（以ドｏｐアンプ）が主に用＾られており、第２図に
正負両鴫源を用いた回路構成例を示している。第２図に
おいてＯＰアンプ１１の正入力喘子＃′ｉ零４位に保た
れ、負入力端子には誤差分を示す人力磁圧ｅ１が印加さ
れる。またＯＰアンプ１１の出力には入力電圧の逆極性
増幅信号としてｅｏ＝＝−Ｌｏ／ｍ−・ｅｌが出力され
る。通常抵抗＃Ｌｕ、ｌＬ＋の関係はｉｏン）Ｒ＋に設
定されてｉて、従って誤差信号である人力磁圧ｅ１が大
きく拡大されて出力されるため、第１図に示した自助制
御装置の閉ループ内に８いて制御部５の出力を常に目プ
１１の出力は正鑵位側のみの範囲が用いられるため、誤
差信号ｅｌの入力極性は第３図に示すように逆極性のも
のが用いられる。第３図の動作特性図からも判るように
、信号人力Ｃ１が零電位の場合には出力ｅｏ も零電位
であり、信号入力ｅｌが負極性になると、その大きさに
従って出力ｅ。
器（以ドｏｐアンプ）が主に用＾られており、第２図に
正負両鴫源を用いた回路構成例を示している。第２図に
おいてＯＰアンプ１１の正入力喘子＃′ｉ零４位に保た
れ、負入力端子には誤差分を示す人力磁圧ｅ１が印加さ
れる。またＯＰアンプ１１の出力には入力電圧の逆極性
増幅信号としてｅｏ＝＝−Ｌｏ／ｍ−・ｅｌが出力され
る。通常抵抗＃Ｌｕ、ｌＬ＋の関係はｉｏン）Ｒ＋に設
定されてｉて、従って誤差信号である人力磁圧ｅ１が大
きく拡大されて出力されるため、第１図に示した自助制
御装置の閉ループ内に８いて制御部５の出力を常に目プ
１１の出力は正鑵位側のみの範囲が用いられるため、誤
差信号ｅｌの入力極性は第３図に示すように逆極性のも
のが用いられる。第３図の動作特性図からも判るように
、信号人力Ｃ１が零電位の場合には出力ｅｏ も零電位
であり、信号入力ｅｌが負極性になると、その大きさに
従って出力ｅ。
は負となるが、この場合位相＠３Ｆｉ妨作せず位相器３
０回路内部で決まる最低値となる。な↓入力信号ｅｌ′
が極端に変化した場合ＯＰアンプ１１の出力が能＃＠域
を越えたｉｔ＃磁圧付近になり、素子の特性上正常に動
作しなくなり、入力ｅ＋ に比例した増幅出力ｅｏが得
られなくなる。同図に於いて（イ）はＯＰアンプの出力
使用範囲、ｔｏ）ｔｉ電源電圧範囲、ビｉは検出信号範
囲、に）はＯＰアンプ能・幼頭域を示して＾る。
０回路内部で決まる最低値となる。な↓入力信号ｅｌ′
が極端に変化した場合ＯＰアンプ１１の出力が能＃＠域
を越えたｉｔ＃磁圧付近になり、素子の特性上正常に動
作しなくなり、入力ｅ＋ に比例した増幅出力ｅｏが得
られなくなる。同図に於いて（イ）はＯＰアンプの出力
使用範囲、ｔｏ）ｔｉ電源電圧範囲、ビｉは検出信号範
囲、に）はＯＰアンプ能・幼頭域を示して＾る。
第４図は上記ｕｐアンプ１１を車−４＋％ｔのみで動作
させると共に比較基準４位としである有限の正の電位Ｅ
ｓを用匹た場合の例を示している。第４図において人力
磁圧ｅｌが基準（圧Ｅ１以上になれば、出力電圧ｅｏが
低Ｆして零電位付近になり、また人力磁圧ｅｌが基準纏
圧ｊｉ、Ｉ以Ｆになれば出力電圧ｅｏが上昇して４＃４
圧付近になる。
させると共に比較基準４位としである有限の正の電位Ｅ
ｓを用匹た場合の例を示している。第４図において人力
磁圧ｅｌが基準（圧Ｅ１以上になれば、出力電圧ｅｏが
低Ｆして零電位付近になり、また人力磁圧ｅｌが基準纏
圧ｊｉ、Ｉ以Ｆになれば出力電圧ｅｏが上昇して４＃４
圧付近になる。
このような第４図に示す回路構成において、人力磁圧Ｃ
１と基準磁圧Ｅｓ との差が少ない場合にはＯＰアンプ
１１は能妨頭坂内（単−電源の場合。
１と基準磁圧Ｅｓ との差が少ない場合にはＯＰアンプ
１１は能妨頭坂内（単−電源の場合。
我ｖ、４源慰圧より攻Ｖ低い４圧範囲）で動作する。
次にこのような第４図に示したＯＰアンプ１１を弔１図
に示す比較部２に用い九場合の自動制御装置のＪｉ！伝
−作番こりいて考えると、まず装置の起薊前は副ｄＲ部
５の出力は発生していなめためＯＦアンプ１１の入力信
号ｅｌ＃′ｉ零４位となり、従ってｏｉ’アンプ１１の
出力ｅｏは′罐源４圧値付近の最大出力になっている。
に示す比較部２に用い九場合の自動制御装置のＪｉ！伝
−作番こりいて考えると、まず装置の起薊前は副ｄＲ部
５の出力は発生していなめためＯＦアンプ１１の入力信
号ｅｌ＃′ｉ零４位となり、従ってｏｉ’アンプ１１の
出力ｅｏは′罐源４圧値付近の最大出力になっている。
この状態で装置を起動させると、ＯＰアング１１の出力
ｅｏが最大出力にあるため制ｇ４ｍｓの出力を最大にす
るように働き、装−全体として大きな外乱が生じること
になる。
ｅｏが最大出力にあるため制ｇ４ｍｓの出力を最大にす
るように働き、装−全体として大きな外乱が生じること
になる。
この為一般には零電位より徐々に出力を発生させて定俗
迄上昇させる方法、ｉわゆるノアトスタートによシ装置
を始励して外乱を発生させないようにしている。
迄上昇させる方法、ｉわゆるノアトスタートによシ装置
を始励して外乱を発生させないようにしている。
５４５図はノアトスタートを行なう場合の比較部２の従
来例を示している。同図において％ＯＦアンプ１１の入
力に外部よシ町変踵圧源Ｅ翼の電圧をダイオ−トロ１、
抵抗ａｔを介して１】加するように構成し、装置の起ｄ
Ｊ＃に強制的ＯＰアンプ１１の出力を低下させておく。
来例を示している。同図において％ＯＦアンプ１１の入
力に外部よシ町変踵圧源Ｅ翼の電圧をダイオ−トロ１、
抵抗ａｔを介して１】加するように構成し、装置の起ｄ
Ｊ＃に強制的ＯＰアンプ１１の出力を低下させておく。
この抜跡で装置を起動させると装置Ｆｉ最低出力の状態
で起動され１次に外部より印加しているｑ変電圧源Ｉ−
ルの電圧を徐目こ低下させると装置の出力はソフトに上
昇することになる。なおこの時の各部の信号波形を第６
図に示している。第６図において、−）は運転信号、ｔ
ｂ＋ｒｌ外部印ｙａ、４ｉ圧、ｔｃ）は入力信号ｅ＋、
ｔｄＪａ出力信Ｑ Ｃ’ｓ ｔ”）は装置＃ｉ５の出力
をそれぞれ示している。
で起動され１次に外部より印加しているｑ変電圧源Ｉ−
ルの電圧を徐目こ低下させると装置の出力はソフトに上
昇することになる。なおこの時の各部の信号波形を第６
図に示している。第６図において、−）は運転信号、ｔ
ｂ＋ｒｌ外部印ｙａ、４ｉ圧、ｔｃ）は入力信号ｅ＋、
ｔｄＪａ出力信Ｑ Ｃ’ｓ ｔ”）は装置＃ｉ５の出力
をそれぞれ示している。
このようにして第５図に示す構成によシ、装置（制ｔＳ
部）５の出力をソフトに定格出力まで上昇させることが
出来るが、外部４圧＃ＥＭを入力側をこ印加しているた
め（ＯＦアンプ１１の人力は分ｔｆ温１の検出信号Ｃ１
と外８１５４圧Ｅｍの和となる。
部）５の出力をソフトに定格出力まで上昇させることが
出来るが、外部４圧＃ＥＭを入力側をこ印加しているた
め（ＯＦアンプ１１の人力は分ｔｆ温１の検出信号Ｃ１
と外８１５４圧Ｅｍの和となる。
）、起助時のＯＰアンプ１１の出力が零燻位付近の値に
なっており、従ってＯｒアンプ１１の妨作点Ｆｉ能ＩＩ
ｂ頼域外にあって、この鎖酸から駈励頑域に入る時点に
及いて外部４圧Ｅｉｚの時間当りの減少に対して自ｄＪ
ｉｉ（ＪｄｌＪ装−の閉ループ中に設けられたコンデン
サ、リアクトル等によシ生ずる閉ル−グの時１−遅れが
大きめことに起因して、急峻１片アンプ１１の出力が現
われる仁とになり、応じて−Ｊ装置５の出力も急峻に変
化をする。このような状態を第７図Ｇζ示してｉる。１
８７図におｉてＥｌは外部印ｔＩａ電圧波形、ｅｏはＯ
Ｆアンプ１１の出方波形、■は装＋＊Ｓの出力波形を示
し、またＡはＯｒアンプ１１の能Ｉ＃頼域、Ｂは能妨頼
域外、０は起一時点、・ｒｉＯ？アンプ１１の動作点が
能妨領域番ζ入る時点を示して＃９、更に０は装置５の
出力Ｖに飛び出しが発生した状謹を示して−る。
なっており、従ってＯｒアンプ１１の妨作点Ｆｉ能ＩＩ
ｂ頼域外にあって、この鎖酸から駈励頑域に入る時点に
及いて外部４圧Ｅｉｚの時間当りの減少に対して自ｄＪ
ｉｉ（ＪｄｌＪ装−の閉ループ中に設けられたコンデン
サ、リアクトル等によシ生ずる閉ル−グの時１−遅れが
大きめことに起因して、急峻１片アンプ１１の出力が現
われる仁とになり、応じて−Ｊ装置５の出力も急峻に変
化をする。このような状態を第７図Ｇζ示してｉる。１
８７図におｉてＥｌは外部印ｔＩａ電圧波形、ｅｏはＯ
Ｆアンプ１１の出方波形、■は装＋＊Ｓの出力波形を示
し、またＡはＯｒアンプ１１の能Ｉ＃頼域、Ｂは能妨頼
域外、０は起一時点、・ｒｉＯ？アンプ１１の動作点が
能妨領域番ζ入る時点を示して＃９、更に０は装置５の
出力Ｖに飛び出しが発生した状謹を示して−る。
このように従来装置によれば装置５の出力が急峻に変化
する丸め、負荷がコンデンサ等の場合にはクツシュ４流
が流れることになシ、また負荷が変圧器の場合にはラッ
シュ鑵流にょクー磁が生じえすする問題点があった。
する丸め、負荷がコンデンサ等の場合にはクツシュ４流
が流れることになシ、また負荷が変圧器の場合にはラッ
シュ鑵流にょクー磁が生じえすする問題点があった。
この発明は上記の点に鑑みて成されたものであり、０１
’アンプを常に能動領域で妨作させ、装置の起１時に８
ける外乱を生じさせなｉ自助制御回路方式を提供するこ
とを目的とし、この目的を達成する丸め、この発明は、
誤差増幅器（ＯＦ７ング）の出力を仁のＯｊＰコンデン
サ還せしめる帰還手段と、仁の帰還手段によ）帰還され
る帰還量を徐々に減少させる帰還量減少手段と、この帰
還量減少手段を起動させる起動手段とを備え、装置の始
−前に前記帰還手段により、前記誤差増幅器の出力を直
接この入力側に帰還させると共に前記装置の始動と共に
前記起動手段により前記帰還量減少手段を起動させるよ
うに成して、自１１３ ｌｌ１１４回路の出力をソフト
に始動させるように構成したものである。
’アンプを常に能動領域で妨作させ、装置の起１時に８
ける外乱を生じさせなｉ自助制御回路方式を提供するこ
とを目的とし、この目的を達成する丸め、この発明は、
誤差増幅器（ＯＦ７ング）の出力を仁のＯｊＰコンデン
サ還せしめる帰還手段と、仁の帰還手段によ）帰還され
る帰還量を徐々に減少させる帰還量減少手段と、この帰
還量減少手段を起動させる起動手段とを備え、装置の始
−前に前記帰還手段により、前記誤差増幅器の出力を直
接この入力側に帰還させると共に前記装置の始動と共に
前記起動手段により前記帰還量減少手段を起動させるよ
うに成して、自１１３ ｌｌ１１４回路の出力をソフト
に始動させるように構成したものである。
以下この発明の実施例を図面を参照して詳細に説明する
。
。
第８図はこの発明の実施例装置の１１１ｖＬを示す回路
図である。同図にお−て１１ｔｆＯＰアンプであり、こ
のＯＦアンプ１１の一方の入力端１ｒ には基＊電圧［
ｊＥｃｏｍの正側が接続され、この基準・罐圧源Ｋｃｔ
ｈｍの負側はアース端子Ｃに接続されてｉる。まえ前記
のＯＰアング１１の他方の入力端１２には抵抗Ｒ１を介
して入力端子Ａに印加される分圧器１ （％ＩＣ！３に
示す）の検出入力Ｃ１が供給され、入力端１２と出力端
ＯＦｉ高抵抗鼠・を介して接続されている。ま九ＯＩＰ
アンプ１１の他方の入力端Ｉｇは第１のスイッチ手段Ｓ
＊１．増幅！Ａ、ダイオードυ１及び抵抗ＩＬｇの直列
接続体で構成された帰還手段を介してＯＰアンプ１１の
出力端０に接続されてオ〕、まえ第１のスイッチ手段Ｓ
Ｗ１ と増幅器Ａとの接続点には第２のスイッチ手段
ｓｗ２ と抵抗ｊＬｓの並列接続とコンデンサＣ１の
直列接続された直列接続体の一端及び抵抗ｔ４の一端が
接続されており、仁の直列接続体及び抵抗ｊＬ４の他端
唸それぞれアースに接続されてｉる。
図である。同図にお−て１１ｔｆＯＰアンプであり、こ
のＯＦアンプ１１の一方の入力端１ｒ には基＊電圧［
ｊＥｃｏｍの正側が接続され、この基準・罐圧源Ｋｃｔ
ｈｍの負側はアース端子Ｃに接続されてｉる。まえ前記
のＯＰアング１１の他方の入力端１２には抵抗Ｒ１を介
して入力端子Ａに印加される分圧器１ （％ＩＣ！３に
示す）の検出入力Ｃ１が供給され、入力端１２と出力端
ＯＦｉ高抵抗鼠・を介して接続されている。ま九ＯＩＰ
アンプ１１の他方の入力端Ｉｇは第１のスイッチ手段Ｓ
＊１．増幅！Ａ、ダイオードυ１及び抵抗ＩＬｇの直列
接続体で構成された帰還手段を介してＯＰアンプ１１の
出力端０に接続されてオ〕、まえ第１のスイッチ手段Ｓ
Ｗ１ と増幅器Ａとの接続点には第２のスイッチ手段
ｓｗ２ と抵抗ｊＬｓの並列接続とコンデンサＣ１の
直列接続された直列接続体の一端及び抵抗ｔ４の一端が
接続されており、仁の直列接続体及び抵抗ｊＬ４の他端
唸それぞれアースに接続されてｉる。
上記の如き構成に審−て、装置の停止中は第１のスイッ
チ手段ＳＷＩ が開成され、□Ｐアンプ１１の出力が
１８１のスイッチ手段ＳＷｌ、増幅器Ａ１ダ４＊−１ｉ
：０１′及び抵抗１怠の直列接続体によって形成された
帰還手段を介して入力端に帰還され、ＯＪＰアンプ１１
の動作点をｆｉ！＃領域に保持する。
チ手段ＳＷＩ が開成され、□Ｐアンプ１１の出力が
１８１のスイッチ手段ＳＷｌ、増幅器Ａ１ダ４＊−１ｉ
：０１′及び抵抗１怠の直列接続体によって形成された
帰還手段を介して入力端に帰還され、ＯＪＰアンプ１１
の動作点をｆｉ！＃領域に保持する。
装−の運転中＃ｉ＊ｉのスイッチ手段ＳＷ１社開成され
、仁の帰還ループは除夫される。また増幅器Ａ＃ｉ０Ｐ
アンプ１１の最低出力を基準電源１ｃｅｘｍの虐圧傭１
で増幅するための増幅器であシ、−えば基準電源Ｋｃｏ
ｒｎの４圧をＢＹ、ＯＦアンプ１１の最低出力を３ｖと
し九場合Ａの増幅＃ｆは２．７に設定され゛る。コンダ
ン？ＣＩは装−５の起ＩＩＪ後、増幅器Ａの入力電圧を
徐々に減少させＯＰアンプ１１への帰還量を減少させる
ためのン７トダクン用のコンデンサであり、装置５の停
止中抵抗＆８第１のスイッチ手段８Ｗ１を介してＯＦア
ンプ１１の出力電圧ＣＯＫより充電され、放゛罐時Ｋａ
４２のスイッチ手段５Ｗ２４−閉成して抵抗ｌＬａを短
絡して抵抗Ｌ４を介して放電される。
、仁の帰還ループは除夫される。また増幅器Ａ＃ｉ０Ｐ
アンプ１１の最低出力を基準電源１ｃｅｘｍの虐圧傭１
で増幅するための増幅器であシ、−えば基準電源Ｋｃｏ
ｒｎの４圧をＢＹ、ＯＦアンプ１１の最低出力を３ｖと
し九場合Ａの増幅＃ｆは２．７に設定され゛る。コンダ
ン？ＣＩは装−５の起ＩＩＪ後、増幅器Ａの入力電圧を
徐々に減少させＯＰアンプ１１への帰還量を減少させる
ためのン７トダクン用のコンデンサであり、装置５の停
止中抵抗＆８第１のスイッチ手段８Ｗ１を介してＯＦア
ンプ１１の出力電圧ＣＯＫより充電され、放゛罐時Ｋａ
４２のスイッチ手段５Ｗ２４−閉成して抵抗ｌＬａを短
絡して抵抗Ｌ４を介して放電される。
装置１１５（第１図に示す＞の起ａｍｔＦｉ４ｓｅｍの
波形−及び−Ｃ）に示すように第１のスイッチ手段ｓｗ
１が開成され、第２のスイッチ手段ｓｗ２が開成されて
ｉる。従ってＯＦアンプ１１の出力（第９７ｔｂｌ）Ｋ
示す波形）は第１のスイッチ手段ｓｗ１を介して増幅器
Ａに入力され、仁の増幅＠Ａにより増幅され、ダイオー
ドＤ１及び抵抗ＩＬｓを介して入力４１ｇに帰還されて
−るため、ＯＦアンプ１１ｒｉある能−領域の４圧に一
定されて、待期状ｌにある。またこの伏−に＃＾てコン
ダンサＣ１は抵抗ｊＬｓを介してＯＰアンプ１１の出力
電圧Ｃ・に充４されて−る。次に装Ｗ５の起＃（４９図
のみ点）と共に第１のスイッチ手段ｓｗ１が開成され。
波形−及び−Ｃ）に示すように第１のスイッチ手段ｓｗ
１が開成され、第２のスイッチ手段ｓｗ２が開成されて
ｉる。従ってＯＦアンプ１１の出力（第９７ｔｂｌ）Ｋ
示す波形）は第１のスイッチ手段ｓｗ１を介して増幅器
Ａに入力され、仁の増幅＠Ａにより増幅され、ダイオー
ドＤ１及び抵抗ＩＬｓを介して入力４１ｇに帰還されて
−るため、ＯＦアンプ１１ｒｉある能−領域の４圧に一
定されて、待期状ｌにある。またこの伏−に＃＾てコン
ダンサＣ１は抵抗ｊＬｓを介してＯＰアンプ１１の出力
電圧Ｃ・に充４されて−る。次に装Ｗ５の起＃（４９図
のみ点）と共に第１のスイッチ手段ｓｗ１が開成され。
また第２のスイッチ手段ｂｖｖが開成されるため、）、
記したｔ）Ｐアンプ１１の出力を入力側に帰還する開ル
ープが遮断され、コンデンサＣ１に充電された４＃７が
抵抗に４を介して第９図ｓｆ）に示すように徐々に放題
され、この放４に伴なりて％ＯＰアング１１の入力端１
２に帰還される帰還量が徐々に減少しく第９図内波形）
、ＯＰアンプ１１の出力４圧は徐々に上昇し、装−５の
出力も徐々に上昇することになる（第９図℃）技形几 このようにしてコンダンｔＣ１の＜ｌｆ、即ちＯＰアン
プｌｌの入力端Ｉ１１にダイオードＬ）１及び抵抗ｊＬ
１を通して印加する４圧が低ドした分だ轄出力による入
力端子Ａへの印加砿圧Ｃ１か増加し。
記したｔ）Ｐアンプ１１の出力を入力側に帰還する開ル
ープが遮断され、コンデンサＣ１に充電された４＃７が
抵抗に４を介して第９図ｓｆ）に示すように徐々に放題
され、この放４に伴なりて％ＯＰアング１１の入力端１
２に帰還される帰還量が徐々に減少しく第９図内波形）
、ＯＰアンプ１１の出力４圧は徐々に上昇し、装−５の
出力も徐々に上昇することになる（第９図℃）技形几 このようにしてコンダンｔＣ１の＜ｌｆ、即ちＯＰアン
プｌｌの入力端Ｉ１１にダイオードＬ）１及び抵抗ｊＬ
１を通して印加する４圧が低ドした分だ轄出力による入
力端子Ａへの印加砿圧Ｃ１か増加し。
スムーズなソフト起−が行なわれる。
また装置Ｉｔ５の運転停止時には第１のスイッチＳｖＶ
扉閉成されると共に第２のスイッチ手段ｓｗ２期状−に
なる。
扉閉成されると共に第２のスイッチ手段ｓｗ２期状−に
なる。
なお、第１のスイッチ手段５ＷＩ−場一器＾−ＯＰγン
プ１１のループを形成する場合に、コンダンｔｃｌをａ
接挿入するとこのループの応答が遅くなり、ＯＦアンプ
１１の出力の安定に支障を来九す丸め、抵抗ｍｓを挿入
して、通常のループからコンデンサＧ ｌを除去した形
とし％装置の′Ｍ４幼時のソフトの一作時にのみ抵抗Ｉ
Ｌｌを第２のスイッチ手段ＳＷ２により１Ｍｉ格してコ
ンダン？ＣＩの放４峙性を用匹るように配慮されてｉる
。
プ１１のループを形成する場合に、コンダンｔｃｌをａ
接挿入するとこのループの応答が遅くなり、ＯＦアンプ
１１の出力の安定に支障を来九す丸め、抵抗ｍｓを挿入
して、通常のループからコンデンサＧ ｌを除去した形
とし％装置の′Ｍ４幼時のソフトの一作時にのみ抵抗Ｉ
Ｌｌを第２のスイッチ手段ＳＷ２により１Ｍｉ格してコ
ンダン？ＣＩの放４峙性を用匹るように配慮されてｉる
。
な＃ＩＱ記した実施例に８ｓ％ＡてはＯＰアング１１の
４＃を１４源とした場合について示したが、この発明は
これに限定されることなく、正電の２４綜を用いた場合
にも適用できることは言うまでもなｉｏ 以上述べたようにこの発明によれば装−の起−曲に１ｊ
ＵＰアンプの出力を入力端に帰還してＯＰγンプの一作
点を能ｄＪ＠ｊｆｃｌこメつて待期状態にすると共に、
起鯛時には待期状−から徐々に出力を上昇させて、滑ら
かなソフトスタートを行なうことが出来るため、装置５
の負荷としてコンデンサ等の容量負荷を用ｉた場合にも
、起曲時にラッシュ峨流等も流れることもなく、スムー
ズにノットスタートを行なわせることが出来る。
４＃を１４源とした場合について示したが、この発明は
これに限定されることなく、正電の２４綜を用いた場合
にも適用できることは言うまでもなｉｏ 以上述べたようにこの発明によれば装−の起−曲に１ｊ
ＵＰアンプの出力を入力端に帰還してＯＰγンプの一作
点を能ｄＪ＠ｊｆｃｌこメつて待期状態にすると共に、
起鯛時には待期状−から徐々に出力を上昇させて、滑ら
かなソフトスタートを行なうことが出来るため、装置５
の負荷としてコンデンサ等の容量負荷を用ｉた場合にも
、起曲時にラッシュ峨流等も流れることもなく、スムー
ズにノットスタートを行なわせることが出来る。
１１図は一般的な自曲剃−装禮の構成を示すグａツク図
、第２図は従来の誤差増幅器の回路構成図、第３因はそ
の動作特性図、第４図は従来の他の誤差増幅器の回路構
成図、第５図はン７トスタート機能の付加された従来装
置の構成を示す回路図、第６図及び第７図はその各部信
号波形図、第８図は仁の発明の一実施例装置の構成を示
す回路図、第９図はその各部の入出力波形を示す図であ
る。 ２・・・誤差増幅器、５−・・制御部（主回路装−Ｊ。 １１・・、ｏｒアング、Ｉｌ、、、一方の入力端、Ｉ２
・・・他方の入力端、Ｏ・・・出力端、ＳＷＩ・・・第
１のスイッチ手段、ＳＶＶｇ、・・第２のスイッチ手段
、Ｃ１、、、コンダンサ、 １３１１ 第４図 第６図 （ｅ）Ｋ１士力−−−−−？＝＝＝＝＝二二−−−第７
図 第８図
、第２図は従来の誤差増幅器の回路構成図、第３因はそ
の動作特性図、第４図は従来の他の誤差増幅器の回路構
成図、第５図はン７トスタート機能の付加された従来装
置の構成を示す回路図、第６図及び第７図はその各部信
号波形図、第８図は仁の発明の一実施例装置の構成を示
す回路図、第９図はその各部の入出力波形を示す図であ
る。 ２・・・誤差増幅器、５−・・制御部（主回路装−Ｊ。 １１・・、ｏｒアング、Ｉｌ、、、一方の入力端、Ｉ２
・・・他方の入力端、Ｏ・・・出力端、ＳＷＩ・・・第
１のスイッチ手段、ＳＶＶｇ、・・第２のスイッチ手段
、Ｃ１、、、コンダンサ、 １３１１ 第４図 第６図 （ｅ）Ｋ１士力−−−−−？＝＝＝＝＝二二−−−第７
図 第８図
Claims (1)
- 【特許請求の範囲】 誤差項ｌ１ｌＩｄ器の一方の入力端に基準罐位を入力し
、他方の入力端に装置の出力に対応した出力信号を人力
［２，＠記誤差増幅器の出力に基づき前記装置の出力を
任意の設定値に制御するようにした自動制御回路におい
て、 ｎｆｔ記誤差増幅器の出力をこの誤差増幅器の他方の入
力端に帰還せしめる帰還手段と、前記帰還手段により帰
還される帰還量を徐々に減少せしめる帰還量減少手段と
、この帰還量減少手段を起動せしめる起動手段とを備え
、 前記装置の始＃前に前記帰還手段により前記誤差増幅器
の出力を直接その他方の入力端に帰還せしめると共に前
記装置の始動と共に前記起動手段により゛前記帰還社減
少手段を起動せしめるように成しＣ，前記自動制御回路
の出力をソフトに始動せしめるように成したことを特徴
とする自動制御回路方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12726281A JPS5829002A (ja) | 1981-08-13 | 1981-08-13 | 自動制御回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12726281A JPS5829002A (ja) | 1981-08-13 | 1981-08-13 | 自動制御回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5829002A true JPS5829002A (ja) | 1983-02-21 |
| JPS6246881B2 JPS6246881B2 (ja) | 1987-10-05 |
Family
ID=14955679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12726281A Granted JPS5829002A (ja) | 1981-08-13 | 1981-08-13 | 自動制御回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5829002A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5138025A (en) * | 1974-09-28 | 1976-03-30 | Fuji Electric Co Ltd | Seishigata 3 sokoryudengensochi |
-
1981
- 1981-08-13 JP JP12726281A patent/JPS5829002A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5138025A (en) * | 1974-09-28 | 1976-03-30 | Fuji Electric Co Ltd | Seishigata 3 sokoryudengensochi |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6246881B2 (ja) | 1987-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113110694B (zh) | 一种具有电流浪涌抑制的低压差线性稳压器电路 | |
| EP3872973A1 (en) | Regulator and chip | |
| US9535439B2 (en) | LDO current limit control with sense and control transistors | |
| CN104731146B (zh) | 开关调节器及电子设备 | |
| US9000742B2 (en) | Signal generating circuit | |
| US10326362B2 (en) | Switching regulator | |
| US9553514B2 (en) | DC-DC converter | |
| BR112019005075B1 (pt) | Aparelho e método para estabilizar uma tensão de alimentação | |
| JP2017517235A (ja) | デュアルカウンタデジタル積分器を備えるｄｃ‐ｄｃコンバータコントローラ装置 | |
| JP2003061350A (ja) | スイッチング電源装置 | |
| US9397564B2 (en) | DC-DC switching regulator with transconductance boosting | |
| US9627962B2 (en) | Fast blocking switch | |
| JP3511021B2 (ja) | スイッチング電源装置 | |
| US20160161532A1 (en) | Voltage detection circuit | |
| CN108496291B (zh) | 法拉电容充电电路及电子设备 | |
| TWI499884B (zh) | Voltage regulator | |
| CN109283865B (zh) | 控制装置与其电源转换电路 | |
| US20220329155A1 (en) | Single-inductor multiple output (simo) switching power supply having offset common-mode voltage for operating a class-d audio amplifier | |
| US9843252B1 (en) | Multi-phase power controller, multi-phase power control device and operation method of multi-phase power controller | |
| JP2004280452A (ja) | 電流制御回路 | |
| JPH0470869B2 (ja) | ||
| JPH08205531A (ja) | 直流電源装置 | |
| JPS63299767A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JP2001128448A (ja) | スイッチング・レギュレータ制御回路 | |
| JP2006288148A (ja) | 過電流保護回路 |