JPS5829247A

JPS5829247A - デ−タ通信装置

Info

Publication number: JPS5829247A
Application number: JP12746881A
Authority: JP
Inventors: Haruka Nakamura; ハルカ中村
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1981-08-14
Filing date: 1981-08-14
Publication date: 1983-02-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明はデータ通信接続に関し、特に、特定２装置間の
データ通信のみならず８個以上の装置間の、選択的な通
信接続に関する。

この種のデータ通信システムの形態には、スター形式、
リング（ループ）形式およびバス形式等がある。これら
をそれぞれ第１ａ図、第１ｂ図および第１ｃ図に示す。

これらの図面において丸で示ｔＤＶＩ、ＤＶ２．ＤＶ８
．　曲−曲等は、スキャナ。

プリンタ、メモリ装置、入力ボード、ファクシミリ装置
、計算機等々のデータ処理装置あるいは人。

出力装置である。これらの通信システム構成では、各装
置がすべて対等に送、受信をおこなう。また第２ａ図、
第２ｂ図および第２ｃ図に示すように、マイクロプロセ
ッサ等の、処理能力が高いＬＳＩを備える主局を備えて
この主局に接続の管理と制御をおこなわせる形式もある
。いずれにしても、スター形式（第１ａ図および第２ａ
図）およびバス形式（第１ｃ図および第２ｃ図）では、
データをある長さで区切り、ＣＲｃチェックコード等を
付加して伝送する必要があり、装置側でのバッファが必
要であった。又画像デ〒りのように冗長性のあるもので
もＣＲＣコード等を付加しなければエラーが検出できず
回路が複雑になり、伝送シーケンスも必要であった。

ループ形式（第１ｂ図および第２ｂ図）では、ループバ
ックしたデータと送信データを比較し、エラーを検出す
ることが出来るが、１つでも局の電源が投入されていな
いと中継が行なわれず、実用上問題が多かった。

本発明の第１の目的は通信網のすべての装置に電源が投
入されていなくてもループバックと同様なエラー検出を
しうる通信装置を提供することであり、第２の目的は、
２回線以上の同時通信がなお可能な通信装置を提供する
ことである。

上記目的を達成するための本発明の通信装置は、複数個
の入力チャネルと複数個の出力チャネルを有し、通信呼
待ちにおいて、対にされた入力チャネルと出力チャネル
を接続し、ある入力チャネルに呼びがあるとその入力チ
ャネルと対にされた出力チャネルに宛先に割り当てられ
た入力チャネルを接続し呼びがあった入力チャネルを宛
先に割り当てられた出力チャネルに接続して登り下り１
対の・伝送路を形成する交換装置を備え、がっ各装置Ｄ
ＶＩ、ＤＶ２．ＤＶ８．・・・・・・に、呼待ち及び受
信中においてはそれ自身の入力チャネルと出力チャネル
の接続を継続し５、送信時には入力チャネルー出力チャ
ネル間を遮断して送信データと受信データを比較してエ
ラー検出をおこなう複数個のデータ転送装置を備える。

このスター接続形式のループ伝送により、交換装置の電
源さえ投入されていれば、送、受信に必要な装置の電源
を投入するだけでデ′−タの通信を行なうことが出来る
。宛先アドレス送出時には、送信局と交換装置の間でル
ープ伝送を行ない、リンク後は宛先装置と送信局の間で
ループ伝送を行なう。これにより、特にデータをブロッ
クごとに区切ってエラー検出コード等を付加する必要が
なく、送信側でライン状態を監視することにより１伝送
路異常時には速やかに送信を、中断しうる。又画像デー
タのように冗長性のあるデータは、ランダムエラーを見
逃し、バーストエラーのみを検出することも可能となる
。ＣＰＵ（マイクロプロセッサ）データ等はブロック化
し、データにそのＣＲＣを付加することは自由に出来る
ので、各種データの特性にあったデータ転送が可能とな
る。特に光フアイバー伝送に適している。

第８ａ図〜第８Ｃ図に本発明の通信装置の概要を示す。

第８ａ図はすべての装置ＤＶＩ−ＤＶ６が待機中である
状態を示す。交換器ＬＫＥには装置Ｄｖｌ〜ＤＶ（３の
データ転送装置が２心の光通信ケーブルで接続されてい
る。第８ａ図に示す待機中においては、交４器ＬＫＥに
おいて各光通信ケーブル（チャネル）の入力ライン（入
力チャネル）と出力ライン（出力チャネル）が接続され
ており、装置ＤＶｌ−ＤＶ４３側においても、データ転
送装置において入力ライン（入力チャネル）！！：出カ
フカライン力チャネル）が接続されている。今装置ＤＶ
２からＤＶ３にデータを送信すると仮定して交換器ＬＫ
Ｅと装置ＤＶ２およびＤｖ８の一動作態様を説明すると
、まずＤＶ２のデータ転送装置が第３ｂ図に示すように
入力ラインと出力ラインを遮断して交換器ＬＫＥにＤＶ
８を指定するアドレス情報を出力ラインに送出する。こ
れは交換器ＬＫＥのチャネルＣＨ２の入力ラインに入り
、ＣＨ２の出力ラインを通ってＤＶ２に戻る。交換器Ｌ
ＫＥにおいてはＣＨ２よりＣＨｆ３に送信呼びがあるこ
とを癲る。ＤＶ９の転送装置においては、送信データと
受信データを比較してエラーチェックをおこない、エラ
ーがあると送信呼びを止める。交換器ＬＫＥは送信呼び
があると、まずチャネルＣＩ（２の出力ラインにＣＵＢ
の入力ラインを接続してＣＨ８の出力ラインにＤＶ２を
示すアドレス情報を送出する。このアドレス情報ハＤＶ
２．　ＬＫＥおよびＤＶ３で読み込まれ、ＤＶ２は自己
のアドレス情報が返ったことでＤＶ２〜ＤＶＢ間の接続
にエラーがないものと判断し、自己のアドレス情報でな
いと通信を中断し、ＬＫＥは送信データと受信データを
、比較して一致しているとＣＨ２の入力ラインをＣＨ８
の出力ラインに接続し不一致であるとＣＨ２の人出カラ
インを接続し、しがもＣＨ８の人出カラインを接続し、
ＤＶ３は発゛信元を知る。したがってエラーが無い場合
は第８ｃ図に示すように、ＤＶ８で折り返すループバッ
クが形成される。そこでＤＶ２はデータを送信しつつ受
信データをそれと比較してエラーチェックをおこなう。

第４図に装置ＤＶ１．．ＤＶ２．ＤＶ８．・・・・・・
を−例として具体的に示す。装置ｐｖＩＪま公Ｉｎ信回
線ＬＤＴと画像データの送受信をおこなうデータ送、受
信装置であり、これに網制御装置、データ圧縮・再生装
置、モデム等の通信処理・制御ユニットが含まれる。Ｄ
ｌは光メモリディスク、ＤＶ、３Ｇま大容量のメモリ装
置、ＤＶ４はフロッピーディスク、ＤＶ５〜ＤＶ７はワ
ードプロセッサ、ＤＶ８はスキャナ１．ＤＶ９およびＤ
ＶＩＯはプリンタであり、これらの装置のそれぞれにデ
ータ転送装置ＤＴＩ−ＤＴＩＯが含まれている。

次に、本発明の一実施例を図面を参照して詳細に説明す
る。第５ａ図に一実施例における交換器ＬＫＥの構成を
、第５ｂ図にデータ転送装置の構成を示す。まず、第５
ａ図を参照して交換器ＬＫＥの構成を説明する。交換器
ＬＫＥにおいては各チャネル（光通信ケーブル）の人力
ラインに光−電気変換器０ＥＩ−ＯＥｎのそれぞれが、
また出力ラインに電気−光変換器ＥＯＩ−ＥＯｎのそれ
ぞれが接続されている。ＯＥ　１−ＯＥ　ｎのそれぞれ
の出力端は入力電気信号ラインｌＮ−ＣＨ，〜ＩＮ−Ｃ
Ｈｎのそれぞれを介してマルチプレクサＭｌ−ｗＭｎ　
　のそれぞれの入力端に接続されており、マルチプレク
サＭ１〜ＭＨの出力端ｌ−ｎは同じ番号の出力端を共通
としてそれぞれ出力電気信号ラインＯＵＴ　−ＣＨ，〜
ＯＵＴ　−ＣＨｎを介してＥＯＩＮＥＯｎのそれぞれに
接続されている。マルチプレクサＭｌ−ｗＭｎはラッチ
機能があるものであり、そのセットはデコーダＤＥｌの
出力で指示され、接続はＲＯＭメモリＭＥｌの出力ボー
トのデータで指示される。ＭＥＩの出力が第１番の出力
端後続を指示するものであってデコーダＤＥｌカＭｌに
セット信号を与えると、Ｍｌがその入力を第１番の出力
端に出力する設定となる。この設定ではチャネルＣＨ１
の入力データがそのチャネルの出力ラインに送出される
。

入力電気信号ラインＩＮ　−ＣＨ，〜ＩＮ−ＣＨｎのそ
れぞれはデータセレクタＤＳＩに接続されており、この
データセレクタＤＳ１の入力摘出はデコーダＤＥ２の出
力で指定される。出力電気信号ラインＯＵＴ　−ＣＨ，
〜ＯＵＴ　−ＣＨｎにはマルチプレクサＭＡｌの出力ラ
インが接続されており、そのいずれの出力端を入力端に
接続するかはデコーダＤＥ３の出力で定まる。

交換器ＬＫＥには更に、チャネルＣＨ１〜Ｃ）Ｉｎのそ
れぞれに１対１に対応付けたプラグインタイブのコード
設定器ＣＧＩ　−ＣＧｎ　　が備わっており、これらの
設定器のそれぞれに、それが対応付けられたチャネルの
アドレスデータが設定されている。アドレスデータ＆ｊ
第６ａ図に示すＡＤＤ　−ＤＡＴＡ　”ｒあり、この実
施例では、チャネル・ＣＨｘのアドレスデータはＣＨｘ
に接続された装置ＤＶＸのタイ′プ指示コード（プリン
タ、スキャナ、メモリ、キーボード、ワードプロセッサ
等の区別コード）　ＤＶ　−ＴＹＰＥ、　各区分内の機
種陽コード（たとえばプリンタではレーザ、ノンインパ
クト、ドツトインパクト等の区別）ＤＶ−Ｎｕ、パケッ
ト伝送是非を示すコード（送信完了まで回線ロックを必
要とするか否かの指示）ＤＶ　−ＬＯＣＫおよび全シス
テムにおけるＤＶｘの優先順位を示すコードＰＲＩＯＲ
ＹＴＹで構成されており、装置ＤＶｘは自己アドレスと
してこれを保有し、かツＣＨＸにＤＶＸをコネクタ接続
したときは、設定器ＣＧＸにＤＶＸのアドレスデータを
設定するようにしている。これにより、いわば各チャネ
ルのアドレスはフレキシブルであり、また各装置は通信
相手先を、交換器に固定されたチャネル階ではなく相手
先要件データで特定するようになっており、各装置に合
わせて交換器においてアドレスデータが設定される。設
定フードはデータセレクタＤＳ２で摘出され、この摘出
はデコーダＤＥ４およびＲＡＭメモリＭ）Ｊの出力ボー
トを介してマイクロプロセッサＣＰＪ、が制御する。

入力信号はデータセレクタＤＳＩを介してマイクロプロ
セッサＣＰＪ、に与えられると共に、エラー検出器ＥＤ
Ｌの、エクスクル−シブオアゲートＥＸ−ＯＲに印加さ
れる。−力出力データはシリアルインパラレルアウトシ
フトレジスタＳＨＬに印加される。ＣＰＵはアドレスデ
ータを送出するときカウンタＣＯＩをクリアしてデータ
送出と共にＣＯＬをイネーブルとしてカウントアツプを
開始させ、出力したデータを受信したときカウンタＣＯ
Ｌをディスエーブルとしてカウントアツプを停止し、以
降はデータ送出を完了するまでエクスクルーシプオアゲ
−）ＥＸ＝ＯＲの出力を監視する。交換器ＬＫＥがある
チャネルＣＨｙの出力ラインにデータを送出し、それを
ＣＨｙの入力チャネルで受けるまでカウンタＣＯＩ、が
カウントアツプするので、その間シフトレジスタにおい
て出力データが格納され、伝送ラインの往復の遅れ時間
相当の遅延を受けた出力データがＥＸ−ＯＲに印加され
るので、ＥＸ−ＯＲは出力データと入力データの対応す
るものを比較し、両者が一致するときは低レベル「０」
の、不一致ノドきは高レベルｒｌＪの出力を生ずる。

次に、第５ｂ図を参照して装置ＤＶＩ−ＤＶｎ−のｌっ
ＤＶＸ　　に含まれるデータ転送装置ＤＴＸの構成を説
明する。なお、ＤｖＸ以外の装置に含まれるデータ転送
装置もＤＴＸと同一構成である。ＤＴＸにおいては、チ
ャネルＣＨＸの光通信ケーブルの入力ラインに光−電気
変換器０Ｆ−Ｒが、出力ラインに電気−光変換器ＥＯ−
Ｒが結合されており、０Ｅ−ＲおよびＥＯ−Ｒの入力ラ
インおよび出力ラインはＤＶＸの端末装置ＲＴＸに接続
され、がっループスイッチＬ−８Ｗで相互に接続される
ようになっている。入力ラインおよび出力ラインは更に
、マイクロプロセッサＣＰＵｘと、ＥＤＬと同一構成の
エラー検出器ＥＤｘに接続されている。

次に、交換器ＬＫＥ　（第５ａ図）とデータ転送装置（
第５ｂ図）の動作を説明する。まず交換器ＬＫＥの動作
を説明する。交換器ＬＫＥのマイクロプロセッサＣＰＵ
ＩＩは、ＲＯＭメモリＭＥＩのプログラムとそれ自身の
内部ＲＯＭのプログラムに従って第７ａ図および第７ｂ
図に示す交換制御をおこなう。

この制御は、宛先き呼びデータを第６ａ図に示すように
、アドレスデータに同期ビットを付したものとして第６
ｂ図に示すＴａｃ周期のアドレスキャリアで送信し、画
像データ等の送信データは第６ｂ図に示すＴｄｃ　＝　
５４　Ｔａｃ周期のデータキャリアで送信するネットワ
ーク取り決めとなっている場合のものである。

まず第７ａ図を参照すると、ＣＰＵＬはそれ自身に電源
が投入されると入出カポ−）　Ｉｌｏを初期化し、次い
でＭｌ−ｗＭｎを順次に指定して、それらをそれぞれ出
力端Ｎｎ１−ｎの出力設定とする。つまりマルチプレク
サＭｉは、入力ライン、ＩＮ　　ＣＨＬを出力ラインＯ
ＵＴ　−ＣＨｉ　　に接続する設定とする。これにより
、交換器ＬＫＥは第８ａ図に示す待機ル−プ接続となる
。この待機ループ接続セットを終了するとＣＰＵＴＩＪ
は、デコーダＤＥ２を介してデータセレクタＤＳＬを、
Ｔｄ毎に入力読取ラインを次に移す走査接続付勢して入
力信号ＩＮ−ＤＡを読み、Ｔｄ内にＩＮ−ＤＡが高レベ
ルｒｌＪであるとＩＮ−ＤＡよリアドレスデータを読み
、そのときＤＳＬが接続している入カラインＣＨ戸こ対
応付けられたフラグメモリＦＬＳ−ノ°にｒｌＪをメモ
リし、かつＣＨｊに対応付けられた入力チャネルレジス
タＲｅ）にアドレスデータを格納する。このようにして
入力ラインの一走査読み取りを終了すると　（以上第７
ａ図）、フラグメモリＦＬＳ−に「ｌ」をメモリしてい
る人力チャネルレジスタＲｅ−のアドレスデータのＰＲ
Ｉ　０ＲＹＴＹコードを読み、優先度が高いものＣＨｊ
を特定し、優先度が同じ場合にはチャネル階が小さいも
のＣＨｊを特定し、そのＰＲＩＯＲＹＴＹコードを含む
アドレスデータを読んで、デコーダＤＥ４にＮｈｌを示
すコード、陽２を示すコード、ｔＪｎ８を示すコードと
順次に階を１つづつ増大させてコード設定器ＣＧＩ、Ｃ
Ｇ２．ＣＧ８．・・・・・・の設定コードを読んで前記
アドレスデータと比較し、一致したときのデコーダＤＥ
４に与えているコードを接続先チャネルＣＨｋとして読
み、入力読取フラグメモリＦＬＳ−ｋにｒｌＪがメモリ
されていないと、ＤＥ４でＣＧ、を特定してＣＧ、のア
ドレスデータを読み、マルチプレクサＭｋ（入力ライン
ＩＮ　−ＣＨｌ　）を出力ラインＯＵＴ　−ＣＨｊ　　
に接続し、エラーチェックのためＥＪ、のＥＸ　−ＯＲ
の出力を監視しつつ、同期ビットを付してＣＧｊのアド
レスデータ（つまりＣＨｊのアドレスデーターＤ　Ｖ　
ｊのアドレスデータ）を０ＵＴ−ＣＨｋに送出する。コ
ノ、０ＵＴ−ＣＨｋヘノＤｖｊアドレスデータの送出は
、デコーダＤＩＪにＣＨ＆指示データを与えてマルチプ
レクサＭＡＬをＮｎｋ出力に設定しておこなう。この送
信においてエラーが無い、！：　ＣＰＵＬはマルチプレ
クサＭｊをＯＵＴ　−ＣＨｌに接続セットして宛先（Ｄ
ＥＳＴ）レジスタＲｅｊにＡをメモリし、エラーがあっ
たときにはマルチプレクサＭｋとＭｊをそれぞれ０ＵＴ
−ＣＨｋと０ＵＴ−ＣＨ。

の接続に戻して接続フラグメモリＦＬＩ−ノ°とＦＬＯ
−ｋをＩＪセツ）し回線異常信号ＮＥＴ−ＥＲＲＯＲを
ＣＨＡ　＆’Ｃ送出する。そしてフラグメモリＦＬＳ−
）’をリセットし、再度フラグメモリＦＬＳ−に「１」
がある入力レジスタＲｅ−のＰＲＩＯＲＴＹを読ミ、同
様な゛チャネル接続制御をおこなう（以−Ｆ第７ｂ図の
左欄のフロー）。このようにして、入力読取りで呼びが
あったチャネルのすべてについて接続制御を完了すると
、今度は通信接続をしている送信チャネルをフラグメモ
リＦＬＩ−でサーチして、そのチャネルの入力ラインｌ
Ｎ−ＣＨ１のｍ号ＩＮ−ＤＡをデータセレクタＤＳｌを
介して読み、それにデータキャリアが現われないと、チ
ャネルＣＨ１を人、出力接続に戻し、がっＣＨｌに接続
されていたチャネルＣＨｍも入出力接続に戻し、また第
７ａ図の入力読み取り走査に戻る（以上第７ｂ図の右欄
）。

なお、アドレスデータのＤＶ−ＬＯＣＫがロック要ｔ＝
示す装置は、通信終了まで、仮にデータが途切れてもｒ
ｌＪの連続又は「０」の連続のデータキャリアを出力し
つづける。ロック要ではない装置はデータが途切れると
キャリアが速断える。

次に、第８ａ図および第８ｂ図のフローチャートを参照
してデータ転送装置ＤＴＸの送、受信動作全説明する。

データ転送装置のマイクロプロセッサＣＰＵｘは、常閉
スイッチＬ−，ＳＷを閉としたままで入力ラインを監視
しかつ端末装置ＲＴＸより送信指示があるのを待ってい
る。ＲＴＸより送信要求があるとＣ’ＰＵ工は、ＲＴＸ
に宛先アドレスデータおよび自己アドレスデータを要求
し、それらをレジス門に格納し、Ｌ−８Ｗを開とする。

そしてＴｔ時限タイマ（内部タイマ）をトリガして出力
ラインに、同期ピットを付して宛先アドレスデータ（Ａ
ＤＤ　ＤＡＴＡ）　　を送出しつつエラー検出器ＥＤｘ
の出力りを監視し、エラーが無いとＴｔ　の残り時間の
量大カライン（ＩＮ−ＤＡ）を監視して自己アドレスデ
ータの到来を待つ。ＩＮ−ＤＡが「ｌ」になると到来す
るアドレスデータを読み込み、それが先にＲ’ｌ’Ｘよ
り受けた自己アドレスデータと一致するとＲＴＸに送信
を指示し、エラー検出器′ＥＤｘの出力りを監視し、そ
れがエラーを示すｒｌＪになるとＲＴＸにエラー信号を
与える。ＲＴＸより送信エンドを示す信号ＥＮＤが到来
すると％Ｌ−８Ｗを閉に戻し、発、受信待機に戻る。な
お、呼び送信回数がＰ回になるとＲＴＸに呼びエラーを
報知し、Ｌ−８Ｗを閉に戻して発、受信待機に戻る（以
上第８ａ図）。

発、受信待機において入力ライン（ＩＮ−ＤＡ）がｒｌ
ＪになるとタイマＴ８をトリガして受信アドレスデータ
の到来を待ち、それが到来すると入力レジスタに格納し
、Ｔ８時限が完了するまでにＮ１Ｔ−ＥＲＲＯＲが到来
すると受信待機に戻り、それが到来しないとＴ８時限が
完了した時点にＲＴＸに受信呼びを知らせて受信アドレ
スデータを転送しその後はＩＮ−ＤＡのデータキャリア
を監視し、それが無くなると受信待機に戻る。この受信
においてはＬ−８Ｗは閉のままとする。

以上に説明した交換器ＬＫＥの動作およびデータ転送装
置ＤＴｘの動作により、装置ＤＶノ°よりＤＭＡに送信
呼びをかけるときには、第９ａ図に示すようにＤＶｊに
おいて入出力チャネルが分離されて交換装置ＬＫＥに宛
先アドレスデータが送出されると共に、Ｄｖｊにおいて
送信データと受信データの対比からエラーチェックがお
こなわれる。このエラーチェックによりＤＶｊ−ＬＫＥ
間のチャネルの異常やＬＫＥの電源オフが分かる。ＬＫ
Ｅに電源が投入されており、しかもＤＶＩ゛−ＬＫＥ間
のチャネルに異常が無いと、第９ｂ図に示すようにＤｖ
ｊとＤＶｋがＤＶＡからＤＶ、７’に向かう片道（下り
）のみを接続して、交換器ＬＫＥがＤＶＡにＤＶｊを示
すアドレスデータを送出しかつ交換器ＬＫＥがエラーチ
ェックをしてＬＫＥ−ＤＶ１間のチャネルの異常チェッ
クおよびＤＶｋの電源オンチェックをおこなう。このと
きＬＫＥ−ＤＶ１間のチャネルが正常でＤＶｋに電源が
入りでいると、Ｄｖｊは自己のアドレスデータを受信す
るので、ＬＫＥとは別個に、チャネル、　　ｔ、ＫＥお
よびＤＶｋが正常であることを知る。ＤＶＡはＤＶｊよ
り送信呼びがあることを知る。ＬＫＥはＤＶ）アドレス
データにエラーが無いと、第９Ｃ図に示すようにｎｖｊ
−ＤＶＡ　間のチャネルの登りラインを更に接続（登り
）と受信データ（下り）を対比してエラーチェックをお
こなう。許容以上のエラーがあるとき、あるいはデータ
送信を終了すると、Ｄｖｊは第９ｄ図に示゛すように、
チャネルＣＨノの登り下りラインを接続し、ＬＫＥはキ
ャリアの速断えに応答してチャネルＣＨｊとＣＨｋを待
機状態の、入出力短絡状態に戻す。

上記実施例においては、アドレスを階層化し、しかも交
換装置においてチャネルに割り当てているので、各装置
では自局のアドレスを個別に設定しなくてもよく、また
宛先アドレスもたとえばプリンタ装置の１番という具合
に、チャネルにかがわりなく機能的に設定しうる。また
アドレスデータに優先度ＰＲＩＯＲＩＴＹを含めている
ので、同一装置あてに複数の装置より送信呼びがあると
き優先度設定が高いものが接続される。

なお、交換器ＬＫＥがＤＶｋを呼ぶとき（第９ｂ図）、
ＤＶｋは送信局ＤＶｊを確認しうるし、ＤＶＩは自己の
アドレスを確認しうる。しがし゛従来のバス形式やルー
プ形式と異って、交換器ＬＫＥが誤動作しない限り宛先
アドレスの判別は必要ではないので、それらの確認は省
略してもよく一装置（ＤＶＩ、　ＤＶ２゜・・・・・・
・・・）又はその転送装置はアドレス識別能力が無いも
のでもよい。また、交換器ＬＫＥにもう１組のエラー検
出器を備え、第９ｂ図に示す接続において送信局ＤＶＩ
もループバック接続とすることにより、交換器ＬＫＥで
、ＬＫＥ−ＤＶｋ　５インとＬＫＥ−ＤＶｊラインの両
者を同時にエラーチェックしうる。送信局ＤＶｊはこの
時点では送信中ではないので、ループバックが可能であ
る。

以上の通り本発明の通信装置によれば、送信局のデータ
転送装置で送受データと折り返し受信データを比較して
エラーチェックをすることができ、送信データ中にエラ
ーチェック用のデータを含めなくてもよい。しかも、同
時に複数組の装置間で並行して通信をおこないうる。光
通信ケーブルを用いて冗長度が高い画像データを送受信
する通信システムにおいて特に本発明の特徴が生かされ
る。

【図面の簡単な説明】

第１ａ図、第１ｂ図、第１ｃ図、第２′ａ図、第２ｂ図
および第２Ｃ図は、それぞれ従来のデータ通信システム
の通信ライン接続を示す説明図であるＯ第８ａ図、第８ｂ図および第８Ｃ図は、それぞれ本発明
の通信装置による通信ライン接続を示す説明図であり、
第８ａ図は送、受信待機状態を、第８ｂ図は送信呼び状
態を、第８Ｃ図は通信状態を示す。第４図は本発明の通
信装置と端末装置の組合せを具体的に示すブロック図、
第５ａ図は本発明の一実施例の交換器の構成を示すブロ
ック図、第５ｂ図はデータ転送装置ＤＴＸの構成を示す
ブロック図１６ａ図は送信呼びデータ構成を示す平面図
、第６ｂ図はアドレスデータおよび通信データのキャリ
ア周期を示す波形図である。第７ａ図および第７ｂ図は交換器ＬＫＥのマイクロプロ
セッサＣＰＵＬのチャネル接続制御動作を示すフローチ
ャート、第８ａ図および第８ｂ図はデータ転送装置ＤＴ
Ｘの送、受信制御動作を示すフローチャート、第９ａ図
、第９ｂ図、第９Ｃ図および第９ｄ図は、送信局と受信
局の接続を時系列で示す説明図であり、第９ａ図は送信
呼びの前半を、第９ｂ図は後半を、第９Ｃ図はデータ通
信中を、および第９ｄ図は通信を終了した待機状態を示
す。ＤＶＩ−ＤＶＩＯ，ＤＶｊ−ＤＶＩ　：通信端末装置Ｌ
ＫＥ　：交換器ＤＴＩ−ＤＴＩＯ，ＤＸｘ　：データ転送装置＝ＣＨ１
−ＣＨｎ　：通信チャネルＥＯＩ−ＥＯｎ、　ＥＯ−Ｒ：電気−光変換器ＯＥＩ→
Ｅｎ、　０Ｅ−Ｒ：光−電気変換器ＩＮ−ＣＨＩ〜ｌＮ
−ＣＨｎ　　：入力電気信号ライン０ＵＴ−ＣＨ，−０
ＵＴ−ＣＨｎ　：出力電気信号ラインＭｌ〜Ｍｎ１ＭＡ
ｌ：　マルチプレクサＤＳＬ、ＤＳ２　：　　データセ
レクタ　ＤＥＩＮＤＥ４　：　デコーダＥＪ、、ＥＤｘ
：　エラー検出器　　ＣＰＵＩＩ、ＣＰＵＸ：マイクロ
ηＨクサ第８ｂ図ニ２４３−

Claims

【特許請求の範囲】

（１）複数個の入力チャネルと複数個の出力チャネルを
有し、通信呼待ちにおいて、対にされた入力チャネルと
出力チャネルを接続し、ある入力チャネルに呼びがある
とその入力チャネルと対にされた出力チャネルに宛先に
割り当てられた入力チャネルを接続し呼びがあった入力
チャネルを宛先に割り当てられた出力チャネルに接続し
て登り下り１対の伝送路を形成する交換装置と；呼待ち
及び受信中においてはそれ自身の入力チャネルと出力チ
ャネルの接続を継続し、送信時には人力チャネルー出力
チャネル間を遮断して送信データと受信データを比較し
てエラー検出をおこなう複数個のデータ転送装置と；を
含むデータ通信装置。
（２）交換装置は、呼びを示す宛先アドレス情報がある
入力チャネルに到来すると、その入力チャネルと対にさ
れた出力チャネルに、宛先に割り当てられた入力チャネ
ルを接続して、宛先に割り当てられた出力チャネルに、
呼びをかけた転送装置に割当てられたアドレス情報を送
出する前記特許請求の範囲第（１）項記載のデータ通信
装置。
（３）交換装置は、データ中継時に送受信データを比較
してエラー検出をおこなう前記特許請求の範囲第（１）
項記載のデータ通信装置。
（４）交換装置は、人、出力チャネル対に対応付けたア
ドレス設定手段を有し、受信宛先アドレス情報をアドレ
ス設定手段の設定と対比して宛先チャネルを定める前記
特許請求の範囲第（１）項記載のデータ通信装置。
（５）交換装置は、呼びがあった入力チャネルをアドレ
ス設定手段の設定と対比して該入力チャネルに割当てら
れたアドレス情報を読む前記特許請求の範囲第（２）項
記載のデータ通信装置。