JPS5829531B2 - デイジタルシンプクヘンチヨウホウシキ - Google Patents

Description

【発明の詳細な説明】 本発明はディジタル形振幅変調方式に関するもので、そ
の目的とするところは簡単な構成によってディジクル量
で設定された入力信号に比例した振幅値を持つ正弦波を
得る方式を提供するところにある。

以下図示する実施例によってその構成等を詳細に説明す
る。

まず本発明の理解を容易ならしめるため、本発明の基礎
となる構成および動作原理を第１図乃至４図について述
べよう。

ディジタル量で設定された入力信号に比例した振幅値を
持った正弦波を作り、この作り出された信号は例えばレ
ゾルバ、シンクロのような回転角度に比例した正弦波形
を検出器と併用するときその効果は太い。

例えばサーボ系を構成する場合は、本発明の回路を信号
設定用として用い、またレゾルバをフィードバック検出
器として使用すると極めて簡単なサーボ機構を実現する
ことができる。

第１図は本発明の適用されるべき対象の一例を説明する
ための概略図、本発明をディジタルサーボ系に適用した
場合を示す。

図において１はディジタル設定器、２はディジクル設定
器１の出力を入力とするディジタル振幅変調回路、３は
ディジクル振幅変調回路２の出力に接続されたレゾルバ
固定子巻線、４はレゾルバ回転子巻線、５はアナログサ
ーボコントローラ、６はサーボ駆動部である。

かかる構成のディジタルサーボ系において、サーボ系そ
のものは極めて信頼性の高いレゾルバフイードバック方
式を使用し、かつアナログ系でループを閉じているため
に信頼性が高く経済性の高い制御系を構成することがで
きる。

また本発明においては、ディジタル量を、アナログ量に
変換するに際してディジクルーアナログ変換器を不要と
してその構成を簡素化することができる。

次に本発明によるディジタル振幅変調方式の原理につい
て説明する。

まず第２図は本発明方式の基礎となるディジクル位相変
調回路の系統図を示したもので、この第２図において７
は正入力パルスが印加される入力端子、８は負入力パル
スが印加される入力端子、９はり田ンクパルス発生器、
１０１．１０２・・・・・・１０ｎは縦続接続されたｎ
段の周波数逓減用直列フリップフロップでこれらは周波
数逓減器を構成している。

１１はクロックパルス発生器９の出力を入力とし、入力
端子７からの正入力パルスによって制御される加算ゲー
ト、１２は加算ゲート１１の出力を入力とし、入力端子
８よりの負入力パルスによって制御される減算ゲート、
１３ｔ 、 １３２−９” １３ ｎは減算ゲート１２
の出力に縦続接続されたｎ段の周波数逓減用直列フリッ
プフロップで、これらは周波数逓減器を構成している。

第３図は第２図の動作を説明するための波形図を示し、
ａはクロックパルスを示したものであり、ｂは入力パル
ス、Ｃは出力パルスを示したものである。

まず、入力端子７，８より人力パルスが印牙加されない
場合、両方のチャンネルともクロックパルス発生器９の
出力であるクロックパルスがそのまま直列フリップフロ
ップ１０、〜１０ｎおよび１３１〜１３ｎにより所定の
周波数まで逓減され、最終段出力ｅ。

（ｔ）、ｅｏｌｔ）にはまったく同一の波形が表われる
。

つぎに入力端子Ｔより入力パルスが１個印加されると加
算ゲート１１の波形は第３図Ｃのイに示すようなものと
なる。

また入力端子８に入力パルスが１個印加されると減算ゲ
ート１２には第３図Ｃの口に示されるような波形が生じ
る。

このように加算ゲート１１および減算ゲート１２の出力
パルスとしてクロックパルスに加算または減算されたパ
ルスが得られる。

したがってこの出力波形ｎ段の直列フリップフロップ１
３１〜１３ｎに印加すると、１個の入力パルスに対し最
終段におけるｅ。

（１）の位の増減はゲートを通らない基準波ｅ。

１（ｔ）に対し２π／２ｎ（ｒａｄ）となる。第４図は
ディジタル位相変調の出力波形図を示し、第３図におい
て１個の正弦用人力パルスが印加された場合につきｅ。

Ｉ（ｔ）とｅ。（１）の関係を示す波形線図で、これら
の間に２π／２ｎ（ｒａｄ’：］の位相ずれがあること
がわかる。

いま正入力パルスが印加される入力端子７より１個の入
力パルスが印加されると、直列フリップフロップ１３１
〜１３ｎの最終段の波形は第４図に示されるようになり
、これをフーリエ級数に展開すると次のようになる。

ただし上式においてＥは出力電圧の波高値、Ｔは基本周
波、ｎは周波数逓減器を構成するフリップフロップの接
続段数である。

第５図は本発明によるディジタル振幅変調方式の一実施
例を示すブロック図である。

第５図において第２図と同一符号のものは相当部分を示
し、１４は周波数逓減器を構成する最終段フリップフロ
ップ１３ｎの前段フリップフロップ１３１の出力を入力
とするフリップフロップ、１５は減算ゲート、１６は加
算ゲート、１７１．１７□・・・・・・１７ｎは縦続接
続された直列フリップフロップ、１８は最終段フリップ
フロップ１７ｎの前段フリップフロップ１７１の出力を
入力とするフリップフロップであり、初段のフリップフ
ロップ１７１は加算ゲ゛−ト１６の出力に接続されてい
る。

そしてこれら各直列フリップフロップはＮ段の周波数逓
減器を構威し、また加算ゲート１１と減算ゲート１５は
入力端子７からの正入力パルスによって制御され、また
減算ゲート１２と加算ゲート１６は入力端子８よりの負
入力パルスによって制御されるように構成されている。

ｅｌ（ｔ） 、 ｅ２（ｔ）・・・・・・ｅ５（ｔ）は
それぞれ最終段のフリップフロップ１７ｎ、１８゜１３
ｎ、１４，１０ｎの出力電圧である。

つぎにこの方式の動作を説明する。

まず加算ゲート１１と１６および減算ゲート１２と１５
の加、減算の動作については第２図とまったく変わらな
いのでここでの説明を省略する。

つぎに入力端子７よりＵ個の入力パルスが印加される場
合を考えると、一方は加算ゲート１１、減算ゲート１２
および直列フリップフロップ１３１，１３２・・・・・
・１３ｎ１４を経て出力ｅ３（ｔ） 、 ｅ４（ｔ）と
して取り出され、他方は減算ゲート１５、加算ゲート１
６および直列フリップフロップ１７１，１７２・・・・
・・１１ｎ。

１８を経て出力ｅ１（ｔ） 、ｅ２（ｔ）として取り出
される。

なお逆転の場合には入力パルスを印加するゲートをかえ
てやればよいので入力パルスは入力端子８より与えてや
ればよく、入力端子８より加算ゲート１６、減算ゲート
１２に加えられるものとする。

さて最終段出力のうちｅｌ（ｔ） ｌ ｅ２（ｔ） ｌ
ｅＢ（ｔ） １ｅ４（ｔ）は次のようにしてフーリエ
級数に展開される。

ただし以下の関係式ではＵ個の正転用人力パルスが印加
されているものとする。

また入力端子８より負入力パルスが印加された場合も同
様に考えることができる。

なおＥはフリップフロップ出力電圧の波高値、ｎはフリ
ップフロップの接続段数である。

ここで上記周波数逓減器の最終段の電Ｅｅ１（ｔ）ｅ２
（ｔ） 、ｅＢ（ｔ） 、ｅ４（ｔ）より次の電圧を合
成する。

すネなわち （７）’、 （８）’式より明らかなように、ｅＡ（ｔ
）の基本波ｅＡべｔ）はｍ＝０とおくことにより ｅＡ’（ｔ）−（４Ｅ／π）ＣＯ３（ｕπ／２ｎ−１）
ｓｌｎ−・−・（９）同様にｅＢ（ｔ）の基本波ｅ Ｂ
’（ｔ）はｅ Ｂ’（ｔ） ＝ （４Ｂ／π）Ｓｉｎ（
ｕπ／ ２ｎ−１）Ｓｉｎ−−（１０）で表わされる。

すなわちＵ個の入力パルスが印加されると、これに比例
してｃｏｓｉｎｅ成分と５ｉｎｅ成分に分解された振幅
変調波形が得られることになる。

この電圧はシンクロ、レゾルバ等に対して直接的関係を
得ることができる。

即ちシンクロ、レゾルバ、差動トランス等の変流変調形
検出器をフィードバック信号とする系に対して直接ディ
ジタル量で設定することが可能となる。

そして直列フリップフロップの段数を変化することによ
って変調量を調整することができる。

次に（８） 、 （９）式の加減算はディジタル信号に
よるＩＩ ＯＩＩまたはＩＴ Ｉ ＩＩの２値状態の減
算であるためすべて論理処理が可能となり、アナログ的
精度は最終的についてのみ考えれば良く、精度的にも保
障することが可能となる。

さらにｅ Ａ（ｔ） 、 ｅ Ｂ（ｔ）は基本波成分と
してｅＡ′（ｔ）、ｅＢ′（ｔ）を含むことは言うまで
もないが、その他（７）’、（８）’式で示したような
高周波成分も含む。

そこでこの高周波が系の動作に悪影響を及ぼす場合には
出力ｅ １（ｔ）〜ｅ４（ｔ）の波形を第６図ａに示す
ような単に矩形波とせず第６図すに示されるような高調
波を除去する複数パルスの波形にし、必要とする基本波
成分のみを取り出すことにより系に対する高周波の悪影
響を除去することができる。

これは縦続接続された周波数逓減器の最終出力と前段出
力すなわちその系における入力段側のフリップフロップ
の出力の論理積をとることにより実現できる。

その結果例えばα１＝２３．６２°、α２＝３３．３０
０にセットすると第３および第５高周波は零となる。

このようにして系に悪影響をおよぼす高調波を取り除く
ことができる。

以上の説明から明らかなように、本発明によれば、複雑
な手段を用いることなく簡単な回路構成にて高精度のデ
ィジタル振幅変調方式を得ることができると共に信頼性
が高く、かつディジタル量をアナログ量に変換するに際
してディジタル−アナログ変換器を省略できこのため装
置が簡単になるとともに経済上有効な方式である。

また系に対する高周波の悪影響を除去し、振幅変調回路
としての性能を非常に向上させることができるので、実
用上の効果は極めて犬である。

さらにディジタル量で設定された入力信号に比例した振
幅値をもった正弦波を作り出すことができるので、レゾ
ルバ、シンクロ、差動トランス等の変流変調型検出器に
用いて顕著な効果を発揮する。

【図面の簡単な説明】

第１図は本発明の適用されるべき対象の一例を示す概略
図、第２図は本発明の詳細な説明するためのディジタル
変調回路の一例を示す系統図、第３図および第４図は第
２図の動作説明図、第５図は本発明によるディジタル振
幅変調方式の一実施例を示す系統図、第６図は第５図の
動作を説明するための波形図である。 ９・・・・・・クロックパルス発生器、１０．〜１０ｎ
・・・・・・直列フリップフロップ、１１，１６・・・
・・・加算ゲート、１２，１５・・・・・・減算ゲート
、１３１〜１３ｎ。 １４・・・・・・直列フリップフロップ、１７、〜１７
ｎ。 １８・・・・・・直列フリップフロップ。

Claims (1)

1. 【特許請求の範囲】 １ クロックパルス発生器の出力を２分岐し、方は縦続
   接続された複数個の周波数逓減器に導き、他方は減算ゲ
   ートおよび加算ゲートを介して縦続接続された複数個の
   周波数逓減器に導くと共に加算ゲートおよび減算ゲート
   を介して縦続接続された複数個の周波数逓減器に導入し
   、前記クロックパルス発生器からのクロックパルスと周
   波数逓減器より出力された波形に対して正、逆方向信号
   によってクロックパルス列よりそのペルス数を減じた出
   力波形を取り出し、各々の周波数逓減器よりの出力を各
   々フーリエ級数に分解し、前記取り出した出力ｅ１・・
   ・・・・ｅ５（ｔ）までの出力波形よりその波形を ｅＡ二ｅ２（ｔ） −ｅ、（ｔ） ｅ Ｂ ＝＝ ｅｔ（ｔ） −ｅ５（ｔ）なる式にした
   がって演算し、ｅＡとｅＢのそれぞれの基本波成分が変
   流変調形検出器の出力信号と対応する振幅変調信号を得
   るようにしたことを特徴とするディジタル振幅変調方式
   。 ２ 縦続接続された周波数逓減器と加算ゲートおよび減
   算ゲートを各対照に設け、前記周波数逓減器の最終段よ
   り出力を取り出すようにしたことを特徴とする特許請求
   の範囲第１項に記載されたディジタル振幅変調方式。 ３ 縦続接続された周波数逓減器の最終段出力と前段出
   力の論理積をとることにより必要とする基本波成分を取
   り出すようにしたことを特徴とする特許請求の範囲第１
   項に記載されたディジタル振幅変調方式。