JPS5829651Y2 - デ−タ分配装置 - Google Patents

Description

【考案の詳細な説明】 本考案はデータ分配装置に関するものである。

遠方にある諸データを収集伝送し、受信部で複数箇所へ
そのデータを分配する場合、第１図のような構成となる
。

すなわち、遠方にある諸データＡｊ、１〜ＡｊＮｊ（Ｂ
ｊグループ）（ｊ＝１，２．・・・Ｍ）をマルチプレク
ス部及び送信部Ｃでマルチプレクスして第２図のような
タイミングで伝送し。

受信部及び分配部りでそれな受信して複数個のデータ処
理装置Ｅ１〜ＥＭへ分配する。

なお第２図において、Ｆは同期ワード、Ｗ、 〜ｗ、Ｎ
ｊ（ｊ−１，２，・・・Ｍ）はデータワードである。

これな行なう場合、従来の方式では、マルチプレクス部
及び送信部Ｃ１受信部及び分配部りは第３図のような構
成となっていた。

すなわち、マルチプレクス部及び送信部Ｃはデータ源ブ
ロックＢ −Ｈのデータなマルチプレクスするマルチ
Ｍ プレクス部１と、マルチプレクス部１の出力（並列符号
信号）を直列符号信号に直す並列−直列符号変換部２と
、この並列−直列符号変換部２からの直列符号信号な受
信部及び分配部りの結合部４に供給する結合部３とから
構成され、また受信部及び分配部りは、結合部３かもの
出力を受信する結合部４と、結合部４かもの出力（直列
符号信号）を並列符号に変換する直列−並列符号変換部
５と。

直列−並列符号変換部５の出力（並列符号信号）な分配
する分配部６とから構成されていた。

従って、データ源ブロックＢ□〜ＢＭのテークをマルチ
プレクス部１でマルチプレクスし、並り卜直列符号変換
部２で直列符号化し、結合部３，４を介して伝送し、直
列−並列符号変換部５で並列符号に戻し、分配部６で各
データ処理装置Ｅ１〜ＥＭへ結合線Ｆ０〜ＦＭで結合し
ていた。

しかしながら、このような従来の方式では、直列−並列
符号変換部で並列符号にした後分配しているため１分配
部６０入出力線数が多い。

近年集積回路の発達により多くの機能が１チツプ化され
ているが、入出力点数が多いと小形化ができない。

本考案はこのような欠点を除去するためになされたもの
で、まず、第４図、第５図を用いて一実施例について説
明する。

第４図は本考案の要部の一実施例を示し、特に受信部及
び分配部りの構成な示したもので、その他の構成につい
ては第１図および第２図に示した通りである。

第４図においては、第３図の直列−並列符号変換部５を
除去し、その代りリタイミング回路７な追加して直列信
号のままを分配したものである。

ここでリタイミング回路７は受信信号からタイミング信
号を抽出するためのものであり、このリタイミング方式
は公知の種々の方式があるが、その手段は本方式には無
関係であるから特に述べない。

リタイミング回路７により３１〜８Ｍのデータフロック
の区別がつくので２分配部６を制御して、Ｂ１の受信タ
イミングではデータ処理装置Ｅ１へまたＢＭの受信タイ
ミングでは、データ処理装置ＥＭへという具合に夫々分
配すればよい。

各データ処理装置Ｅ□〜ＥＭは夫々直列−並列符号変換
部な有し、そこで並列符号信号に戻せば。

第３図の出力信号Ｆ０〜ＦＭと同じになる。

従って、従来の第３図の方法では、直列−並列符号変換
部が受信部及び分配部りに１個でよいのに対し、本考案
に係る第４図の方法では、各データ処理装置Ｅ１〜ＥＭ
の夫々に必要となる。

しかしながら、前述した集積回路の進歩により。

直列−並列符号変換部は小形化され（１チツプ化され）
たため、直列−並列符号変換部のＭ倍のコストより結合
線Ｆ１〜ＦＭの縮少化の効果の方がはるかに犬である。

しかしながら、第４図の方式のままでは、未だ次の欠点
を有している。

すなわち、（１）第５図のタイムチャートに示すように
無駄時間（斜線部）が多い。

（２）データ量ＭＸＮにより１１〜１Ｍの信号伝送速度
が異なる可能性がある。

（３）公知の如（テーク伝送速度は遅い程安定度が増す
。

さらに、上記３種の欠点なも除去した方法が第６図、第
８図の各実施例である。

第６図、第８図は本考案の要部の他の実施例を示し、特
に受信部及び分配部りの構成を示したもので、その他の
構成については、第１図および第２図に示した通りであ
る。

第６図においては、第４図の出力部に公知のファースト
・イン・ファースト・アウト（以下。

ＦＩＦＯと略称する）を図示の如く付加し、各ＦＩＦＯ
，の出力を結合線ＦｊＡを介してゲートＧ、に供給し、
各ゲー）Ｇ はリタイミング回路７においてタイミン
グ検出正常中のみ出力な出し。

それをＦ、Ｂを介してデータ処理装置Ｅ、へ供給するよ
うにしたものである。

公知の通りＦＩＦＯ。は分配部６の出力線Ｆ、かもの入
力タイミングとＦ、Ａ（Ｆ、Ｂ）の出力タイミングを独
立にとることができる。

ここでｊ−・・・２Ｍである。１．２゜ 従って、第７図のタイムチャートに示すように。

Ｆｌの有効データタイミングのみをリタイミング回路７
で検出して、ＦＩＦＯｌに入れ、出力タイミングは第７
図すに示すＦｌＡ となるようにリタイミング回路７か
も制御させろといった具合に動作する。

なお第７図において、ＦＴは全体の同期ワードである。

このようにすることにより前述の第４国力式による３つ
の欠点はすべて解決される。

また第８図においては、第６図とほぼ同じであるが、た
だリタイミング回路７自身も分配部６の一出力を用いて
いる点において第６図と異なる。

従って、第９図に示す如（、タイミングが正常に検出さ
れていれば、Ｆｏのようになり、タイミングが正常に検
出されていなければＦＧのようになる。

このときは公知の方法で同期信号を探索し。Ｆ へ至ら
しめる。

なお、Ｆ８のようになっていろ間は、ゲートＧ工〜ＧＭ
はロックする。

この方法では１分配部を含めた信号をリタイミング回路
に入れているので５分配部の異常も検出できる。

上述したように本考案によるデータ分配装置を用いれば
次のような種々の効果を奏する。

（１）入出力線数が少なく、小形化ができる。

（２）受渡し信号線の信号速度が遅くなり、安定になる
。

【図面の簡単な説明】

第１図は一般のデータ収集伝送システムの構成図、第２
図は第１図のタイムチャート、第３図は第１図のマルチ
プレクス部及び送信部Ｃ１受信部及び分配部りの従来に
おける詳細図、第４図は本考案の要部の一実施例な示す
構成図、第５図ａ〜Ｃは第４図のタイムチャート、第６
図は本考案の要部の他の実施例な示す構成図、第７図ａ
”−ｃは第６図のタイムチャート、第８図は本考案の
要部の他の実施例な示す構成図、第９図ａ ＝ ｅは第
８図のタイムチャートであって、図中、Ａ１、〜Ａ、
（ｊ−・・・２Ｍ ）はデータ源、Ｂ。 コＮｊ １，２．
３（ｊ−・・・５Ｍ）は
データ源ブロック、Ｃは７１．２゜ ルチブレクス部及び送信部、Ｄは受信部及び分配部、Ｅ
’、（ｊ−・・・５Ｍ）はデータ処理装置、Ｊ
Ｌ、２゜ Ｆ、（・・・＞Ｍ）は結合線、４は結合部、６２ は分配部、７はリタイミング回路、ＦＩＦＯｌ（ｊ−０
，２，・・・２Ｍ）はファースト・イン・ツースト・ア
ウト、Ｇ、（ｊ−・・・２Ｍ）はゲートヲ示コ
１ フ ２ ν す。

Claims (1)

【実用新案登録請求の範囲】
1. 遠方にある諸データをマルチプレクス部及び送信部でマ
   ルチプレクスして所定のタイミングでシリアル伝送し、
   受信部及び分配部で受信したデータな各データ処理装置
   へ分配するデータ収集システムにおいて、前記受信部及
   び分配部を、シリアルに伝送されてきた直列符号の受信
   信号を入力する入力部と、該入力部で入力された受信信
   号な複数個所に分配する手段と、該分配手段の前段もし
   くは後段に設けられ受信信号からタイミング信号な検出
   しこの検出出力に基づいて前記分配手段による分配のた
   めの指令な発生するタイミング検出手段と、前記分配手
   段によって分配された各出力部に設けられたファースト
   ・イン・ファースト・アウトを行う手段と、前記タイミ
   ング検出手段にヨルタイミング検出正常時のみ各ファー
   スト・イン・ファースト・アウトを行う手段の出力なデ
   ータ処理装置へ供給する複数のゲートとから構成したこ
   とを特徴とするデータ分配装置。