JPS583105A - Digital recorder and reproducer - Google Patents

Digital recorder and reproducer

Info

Publication number
JPS583105A
JPS583105A JP10157881A JP10157881A JPS583105A JP S583105 A JPS583105 A JP S583105A JP 10157881 A JP10157881 A JP 10157881A JP 10157881 A JP10157881 A JP 10157881A JP S583105 A JPS583105 A JP S583105A
Authority
JP
Japan
Prior art keywords
recording
pcm
digital
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10157881A
Other languages
Japanese (ja)
Inventor
Takeshi Ito
武 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP10157881A priority Critical patent/JPS583105A/en
Publication of JPS583105A publication Critical patent/JPS583105A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10527Audio or video recording; Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

PURPOSE:To provide a simple operability and to give convenience for usage, by automatically forming a no signal part with a prescribed length only with the operation of a pause operator at recording and providing a time difference between the pause and its release. CONSTITUTION:In a PCM deck 20, a PCM processor 21 and a VTR for recording and rproduction are incorporatedly provided. The PCM deck 20 performs normal recording/reproduction, digital mixing recording with a VTR 23 externally connected to the VTR 22 with signal switching circuits 24-28, digital dubbing and function of PCM adaptor for recording or reproduction. When the PCM deck 20 is at recording state, if a pause switch SW4 is turned on, a digital recording mute signal is transmitted from a digital muting circuit 291 and the PCM deck 20 is a temporary halt state for recording with a delay for a prescribed time.

Description

【発明の詳細な説明】 この発明はデジタル化例えばPCM (パルスコードモ
ジュレーション)化したオーディオ信号を家庭用VTR
(ビデオテープレコーダ)を利用して記録再生するシス
テムlこ好適するデジタル記録再生装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a method for transmitting audio signals that have been digitalized, for example, converted into PCM (pulse code modulation), to a home VTR.
A system for recording and reproducing using a video tape recorder (Video tape recorder) This invention relates to a suitable digital recording and reproducing device.

近時、デジタルオーディオ化の一環としてオーディオ信
号を可及的iこ高忠実再生し得るものとしていわゆるP
CMレコーディングシステムが開発されている。すなわ
ち、入これは(アナログ)オーディオ信号帯域の最高周
波数の2倍以上の周波数でサンプリングしてP(M(一
種のデジタルコード)化したデジタル信号として記録し
、再生時に再びアナログ信号に変換してオーディオ信号
帯域外の成分を除去するgo < t、て元の(アナロ
グ)オーディオ信号に復調するシステムである。
Recently, as part of the transition to digital audio, so-called P
A commercial recording system has been developed. In other words, this input is sampled at a frequency that is more than twice the highest frequency of the (analog) audio signal band, is recorded as a P (M (a type of digital code) digital signal, and is converted back to an analog signal when played back. This system demodulates the original (analog) audio signal by removing components outside the audio signal band (go < t).

第1図は記録再生装置として家庭用VTRをそのまま使
用することを前提とした標準方式lこよって実現されて
いる従来のPCMレコーディングシステムを示すもので
、PCMプロセッサ11に録音再生両用の第1のVTR
12および再生専用の第2のVTRI Jが接続されて
いる。
Figure 1 shows a conventional PCM recording system realized using a standard method based on the assumption that a home VTR can be used as a recording/playback device. VTR
12 and a second VTRI J for playback only are connected.

すなわち、PCMプロセッサ1ノのライン人力11A!
(LINE−IN )に供給された(アナログ)オーデ
ィオ信号は、エンコーダすなわち記録処理系で上述した
如きPGM (デジタル)化処理されてビデオ出力端(
vrngo −OUT 、 )から導出される。
In other words, 1 PCM processor requires 11A of line manpower!
The (analog) audio signal supplied to the (LINE-IN) is converted into PGM (digital) as described above by an encoder, that is, a recording processing system, and then is converted to a PGM (digital) signal at the video output terminal (
vrngo -OUT, ).

このビデオ出力信号は第1のVTR12のビデオ入力端
(VID’FIO−IN 、 )に供給されてビデオテ
ープにデジタル記録される。また、この第1のVTR1
2からの再生信号はビデオ出力端(VIDBO−OUT
、)から導出されて、PCMプロセッサ11のビデオ人
力i (VIDFIO−IN 、 )に供給される。
This video output signal is supplied to the video input terminal (VID'FIO-IN, ) of the first VTR 12 and digitally recorded on a videotape. In addition, this first VTR1
The playback signal from 2 is output to the video output terminal (VIDBO-OUT
, ) and is supplied to the video input i (VIDFIO-IN, ) of the PCM processor 11.

そして、PCMプロセッサ11はデコーダすなわち再生
処理系により再生ビデオ信号を復調して元の(アナログ
)オーディオ信号としてライン出力端(LINFj −
0UT)から図示しない外部のステレオ再生装置等に導
出せしめる。
Then, the PCM processor 11 demodulates the reproduced video signal using a decoder, that is, a reproduction processing system, and outputs it as an original (analog) audio signal to the line output terminal (LINFj -
0UT) to an external stereo playback device (not shown).

ここで、PCMプロセッサ11はその記録処理系および
再生処理系に上述したアナログ−デジタル変換およびデ
ジタル−アナログ変換技術に加えて、デジタルデータを
ビデオ信号に乗せて記録する際に同期信号部分を避ける
ようにするためおよびドロップアウト等による信号欠損
の発生を補償するために、メモリを用いた遅延回路技術
による時間軸圧縮、伸長およびインターリーブ、ディ・
インタリーブ技術等が採、用されている。
Here, in addition to the above-mentioned analog-to-digital conversion and digital-to-analog conversion techniques in its recording processing system and playback processing system, the PCM processor 11 uses a method to avoid the synchronization signal portion when recording digital data on a video signal. In order to compensate for signal loss due to dropouts, etc., time axis compression, decompression, interleaving, and decoding using memory-based delay circuit technology are used.
Interleaving technology etc. are adopted and used.

ところで、以上のようなPCMプロセッサ77と@1の
VTR1jだけでは通常のデジタル記録および再生しか
なし得ないが、他のVTRを用いることによりいわゆる
デジタルダビングやデジタルダビング録音等の機能を奏
し得るようにすることが強く望まれている。
By the way, the PCM processor 77 and @1's VTR 1j as described above can only perform normal digital recording and playback, but by using other VTRs, functions such as so-called digital dubbing and digital dubbing recording can be performed. It is strongly desired to do so.

このため、従来は第1図に示したようにPCMプロセッ
サll化C0PY(DUPLICATEI ) −IN
 なるコピー(デュプリケート)専用の入力端子を設け
て、このコピ一端子(COPY−IN)に第2のVTR
1,9のビデオ出力端(VIDEO−OUTs )から
デジタルダビング用またはデジタルダビング録音用のビ
デオ信号が入力された場合のみコピーモードとなる如く
している。。
For this reason, conventionally, as shown in FIG.
An input terminal dedicated to copying (duplicate) is provided, and the second VTR is connected to this copy terminal (COPY-IN).
The copy mode is set only when a video signal for digital dubbing or digital dubbing recording is input from video output terminals (VIDEO-OUTs) 1 and 9. .

しかしながら、これでは第2のVTRI Jから第1の
VTRJ 2に対してだけデジタルダビング用 やデジタルダビング録音がなせるのみであり、他のVT
Rでもそれをなし得るようにするには接3− 続替えをしなければならないので使い勝手が甚しく悪い
という欠点を有していた。
However, with this, digital dubbing and digital dubbing recording can only be performed from the second VTRI J to the first VTRJ 2;
In order to be able to do this with R, it would be necessary to change the connections, making it extremely inconvenient to use.

すなわち、これは通常のVTRにおけるビデオ出力端に
は、いわゆるIJFM能により再生モードを除いてビデ
オ入力端に加えられるビデオ入力信号がそのままビデオ
出力信号として導出されていることによって生じる種々
の問題を避けるために必然的に生じる結果である。
In other words, this avoids various problems caused by the fact that the video input signal applied to the video input terminal of a normal VTR is directly derived as a video output signal by the so-called IJFM function except in playback mode. This is an inevitable result of this.

つまり、使い勝手をよくするにはPCMプロセッサ11
に対してコピー入力端(COPY−IN)の外lc −
t Ll’ −出力端(Copy−oUT)(図示セ’
f’ ) f設ければよいが、単にそれだけでは上述し
た88機能による他のVTRのビデオ出力端の性質によ
ってPCMプロセッサ1ノに含まれているミクシング回
路を通して他のVTRとの相互間において不所望な発撮
現象を招来せしめるループが形成されてしまうからであ
る。
In other words, to improve usability, the PCM processor 11
For the outer lc of the copy input terminal (COPY-IN) -
tLl' - Output end (Copy-oUT) (Set shown)
f') f') It is sufficient to provide f, but if it is only provided with the above-mentioned 88 functions, due to the nature of the video output terminal of other VTRs, it may be undesirable to use the mixing circuit included in the PCM processor 1 to interact with other VTRs. This is because a loop will be formed that will lead to the occurrence of a photo-shooting phenomenon.

これは、上述したデジタルダビングおよびデジタルミク
シング録音以外の他の檜々の機能を奏したい嚇合も同様
であり、モニター等の切換4− についてもそれなりの考慮を払う必要がある。
This also applies to the case where you wish to perform other functions other than the digital dubbing and digital mixing recording described above, and it is necessary to give some consideration to the switching of monitors, etc.

また、この種のPCMレコーディングシステムにおいて
も選曲や編集等を便ならしめるためにいわゆる曲間(ブ
ランク)と称される無信号部分を曲と曲との間に形成す
るようなことが行なわれている。つまり、第1図に示し
た従来の場合においては先ずPCMプロセッサ11部に
設けられる録音ミュート(R113CMUTlit) 
 スイン?(図示せず)を操作して記録すべきデータを
デジタルゼロ(0)にしてから、第1または第2のVT
RJ2゜13側に設けられる一時停止用のポーズ(PA
USE)操作子(図示せず)を操作することにより所要
長の曲間を形成することになる。
Also, in this type of PCM recording system, in order to facilitate song selection, editing, etc., a no-signal area called a blank is created between songs. There is. In other words, in the conventional case shown in FIG. 1, first the recording mute (R113CMUTlit) provided in the PCM processor 11 is
Suin? (not shown) to set the data to be recorded to digital zero (0), and then
Pause for temporary stop (PA) provided on RJ2゜13 side
By operating a (USE) operator (not shown), a song interval of a required length is formed.

ここで、ポーズ操作子の操作前に録音ミュートスイッチ
により記録すべきデータをデジタル0(ゼロ)とするの
は、前述したように記録時にドロップアウトによる音楽
情報の欠落を防止するためにインターリーブ(時間軸圧
縮)技術によりデータを遅延2分散させてテープに記録
させていることに起因して生じる不都合さを避ける目的
からである。すなわち、特に入力レベルの大きい状態で
単にポーズ操作子のオンオフのみによって音楽信号を所
定の間隔を有してつなぐ如く記録した場合に、データに
関連性がないために異状前を発生してしまいがちである
ためである。
The reason why the recording mute switch is used to set the data to be recorded to digital 0 (zero) before operating the pause controller is to prevent the loss of music information due to dropouts during recording, as described above. This is for the purpose of avoiding the inconvenience caused by recording data on a tape after delaying and distributing data using the axial compression technique. In other words, especially when the input level is high and music signals are recorded so as to be connected at predetermined intervals simply by turning on and off the pause control, abnormalities tend to occur because the data are unrelated. This is because.

しかしながら、このような不都合さを解消するためとは
いえ上述したようにその都劇毎に、先ずPCMプロセッ
サ11側の録音ミュートスイッチを操作し1次いで第1
または第2のVTR7,? 、・ls側のポーズ操作子
を操作するといった非常に煩雑な操作を繰り返えさなけ
ればならないので、使い勝手が甚しく悪いという問題を
有していた。
However, in order to eliminate this inconvenience, as mentioned above, for each metropolitan drama, first operate the recording mute switch on the PCM processor 11 side, then mute the first one.
Or the second VTR7,? , . Since extremely complicated operations such as operating the pose operator on the ls side must be repeated, there is a problem in that the usability is extremely poor.

そこで、この発明は以上のような点に鑑みてなされたも
ので、記録時に単にポーズ操作子の操作のみで所定長の
無信号部分を自動的に形成し得るようにすると共屹ボー
ズ右よびその解除置時間差をもたせるように構成するこ
とにより、簡便な操作性を有して使い勝手を良くした極
めて良好なデジタル記録再生装置を提供することを目的
としている。
The present invention has been made in view of the above-mentioned points, and it is possible to automatically form a no-signal portion of a predetermined length by simply operating a pause operator during recording. It is an object of the present invention to provide an extremely good digital recording/reproducing device which has simple operability and is easy to use by being configured to have a release/placement time difference.

すなわち、この発明lこよるデジタル記録再生装置はP
CMプロセッサ部に記録再生両用のVTRを内蔵してな
るPCM (テープ)デツキタイプとするもので、特に
記録状態でポーズ操作子の操作によるポーズ信号を一定
時間遅延させて、その間データをデジタルゼロ(0)と
する如くしたデジタル録音ミュート状態とすることによ
り、所定長の無信号部分を自動的に形成し得るようにす
ると共に、一定時間遅延させてポーズ状態とし且つポー
ズ解除時には直ちに解除状態として所定期間の録音ミュ
ート状態が得られるよう化構成した点に特徴を有してい
る。先ず、この発明が適用される基本例について説明す
る。
That is, the digital recording/reproducing apparatus according to the present invention has P
This is a PCM (tape) deck type with a built-in VTR for both recording and playback purposes in the CM processor section.In particular, in the recording state, the pause signal generated by the operation of the pause operator is delayed for a certain period of time, and during that time the data is converted to digital zero (0). ) By setting the digital recording mute state, it is possible to automatically form a no-signal portion of a predetermined length, and also to enter a pause state with a certain time delay, and to immediately release the pause state for a predetermined period of time when the pause is released. The feature is that it is configured so that a recording mute state can be obtained. First, a basic example to which the present invention is applied will be explained.

すなわち、第2図(R)はこの発明による基本鑓の原理
的構成を示すもので、 PCMデツキ−4!−はPCM
プロセッサjJおよび記録再生両用の第1のVTR22
とが内蔵的に一体化されてなる。この場合、PCMデツ
キ20はPDMプロセッサ21部に対し、図示しないア
ナログオーディオ信号源およびステレオ再生装置に対応
して接続されるライン入力端(LI■−IN)およびラ
イン出力端(LINEi−OUT)とを有している。ま
た、内蔵される第1のVTR2jのビデオ入力端(VI
DlilO−IN、□ ) オよヒヒテオ出力ill 
(VIDlilo−OUT、 )はPCMプo−1rツ
f21部のビデオ出力端(VIDlilo−OUT、 
 )およびビデオ入力端(WIDEIO−IN、 )に
対応して内部的に接続されている。さらに、 PMCデ
ツキ1ヱはPCMプロセッサ21部に対し外部で記録再
生両用となる第2のVTR23のビデオ出力端(VID
F)0−OUTs  )およびビデオ入力端(VID1
130−I穐)に対応して接続されるコピー入力端(C
0PY−IN)およびコピー出力端(COPY−OUT
)(!:を有している。
That is, FIG. 2 (R) shows the basic structure of the basic hammer according to the present invention. - is PCM
Processor jJ and first VTR 22 for both recording and playback
are integrated internally. In this case, the PCM deck 20 connects the PDM processor 21 with a line input terminal (LI■-IN) and a line output terminal (LINEi-OUT) connected correspondingly to an analog audio signal source and a stereo playback device (not shown). have. In addition, the video input terminal (VI
DliilO-IN, □) Oyohihihiteo output ill
(VIDlilo-OUT, ) is the video output terminal (VIDlilo-OUT,
) and the video input terminal (WIDEIO-IN, ). Furthermore, the PMC deck 12 connects the PCM processor 21 to the video output terminal (VID) of the second VTR 23, which can be used for external recording and playback.
F)0-OUTs) and video input terminal (VID1
Copy input terminal (C
0PY-IN) and copy output terminal (COPY-OUT
)(!:have.

第2図(b)は同図(a)のPCMデツキ20の実装例
としてパネル部の概略配置を示すもので、20aがパワ
ースイッチ、20bがタイマースイッチである。また、
20CがVTR用ビデオカセットテープ挿入部でβコー
ドビデオカセットをセットすると自動的に引き込まれる
如くしたフロントローディング式を採用している。そし
て、2gd、IOeがそれぞれ電子カウンタ表示部およ
びデジタルビークメータ表示部で、液晶ユニットを採用
して一体化されている。
FIG. 2(b) shows a schematic layout of the panel section as an example of mounting the PCM deck 20 of FIG. 2(a), in which 20a is a power switch and 20b is a timer switch. Also,
20C is a VTR video cassette tape insertion section, and a front-loading type is adopted in which when a β code video cassette is set, it is automatically drawn in. 2gd and IOe are an electronic counter display section and a digital beak meter display section, respectively, which are integrated using a liquid crystal unit.

さらに、20f〜20mがコントロール用のキースイッ
チ群であって、左端からイジエクト(FIJIilCT
)、停止(8TOP) 、巻戻(R蘭入再生(P詰Y)
早送り(PF)、一時停止(PAUSEt)、録音ミュ
ート(nuc、MUTEt)であり、特に(R謂)と(
PLAY)の同時操作でレビュー(RBVIW)がなさ
れると共に、(PLAY)と(F’F)の同時操作でキ
ュー(CUIil)がなされる。
Furthermore, 20f to 20m are a group of key switches for control, and the eject (FIJIILCT) is from the left end.
), stop (8 TOP), rewind (R entry playback (P end Y)
Fast forward (PF), pause (PAUSEt), recording mute (nuc, MUTEt), especially (R) and (
A review (RBVIW) is performed by simultaneous operation of PLAY), and a cue (CUIil) is performed by simultaneous operation of (PLAY) and (F'F).

また、20n〜20pはカウンタモードキースイッチで
、クリヤ(CLBAR)、停止(STOP)自動再生(
AUTO−PLAY)を有し、同じ(2oq、2orは
メータモードキースイッチでベア(PEIARχ自  
 動(AUTO冴有している。
In addition, 20n to 20p are counter mode key switches, clear (CLBAR), stop (STOP), automatic playback (
AUTO-PLAY), and the same (2oq, 2or is bare (PEIARχ auto-play) with the meter mode key switch.
Dynamic (AUTO).

そして、208はフルスケール較正用として内蔵される
基準発振器用のキースイッチであり、20tがヘッドホ
ンジャック、20uが出力しベル調整ボリューム、20
vがトラッキング調整ボリューム、20Wがキュー、レ
ビューのスピード調整ボリューム、20xがファンクシ
ョン切換用、録音エンファンス切換用、コピーシグナル
アツテネエタ用および入力切換用のスライドラインf(
ノンロック式のキースイッチでも可)群であり、且つ2
0Wm202がそれぞれ録音マスターボリュームおよび
マイクロホンジャックである。
208 is a key switch for the built-in reference oscillator for full-scale calibration, 20t is a headphone jack, 20u is an output bell adjustment volume, and 20
v is the tracking adjustment volume, 20W is the cue and review speed adjustment volume, 20x is the slide line f (for function switching, recording enhancement switching, copy signal attenuator, and input switching)
A non-locking key switch is also possible), and 2
0Wm202 are the recording master volume and microphone jack, respectively.

また%(8Wl)はミクシング用のキースイッチである
Further, % (8Wl) is a key switch for mixing.

なお、デジタルビークメータ表示部20dについてはト
ラッキング表示をなし得るようにしてもよい。
Note that the digital beak meter display section 20d may be configured to display tracking.

第3図は第2図(a)の各部の具体例として通常必要と
なる左右両チャネルL、Hのうちの一系統分(但し、操
作系は省略しである)を示している。
FIG. 3 shows one of the normally required left and right channels L and H as a specific example of each part shown in FIG. 2(a) (however, the operation system is omitted).

すなわち、後述する再生処理系(P−P)と共にPCM
プロセッサ21を構成する記録処理系(R@P)はライ
ン入力端(LINli!−IN)に印加されたアナログ
オーディオ信号に対して図示しない前処理部により必要
な処理を施してアナログ−デジタル変換回路21mに導
き、ここでいわゆる着子化ならびに符号化を伴った(P
CM)デジタル信号番こ変換する。このデジタル信号は
パラレル−シリアル変換回路21bおよび全加算回路で
なる後述のデジタルミクシング回路21CならびにLS
B−MSB変換回路21dを介して例えばLSI化され
た記録処理回路21eに供給され、ここで前述したよう
ζこビデオ信号lこ乗せた状態で記録せしめる際に必要
となる時間軸圧縮やインターリーブ等の処理が施された
後、PCMデツキ20として上述のPCMプロセッサ2
1と共に内蔵的−こ一体化される記録再生両用の第1の
VTR22に供給される。
In other words, along with the reproduction processing system (P-P) described later, the PCM
The recording processing system (R@P) constituting the processor 21 performs necessary processing on the analog audio signal applied to the line input terminal (LINli!-IN) by a preprocessing section (not shown) and converts it into an analog-to-digital conversion circuit. 21m, and here it is accompanied by so-called attachment and encoding (P
CM) Digital signal number conversion. This digital signal is transmitted to a digital mixing circuit 21C and LS, which will be described later, which is made up of a parallel-serial conversion circuit 21b and a full adder circuit.
It is supplied to, for example, an LSI-based recording processing circuit 21e via the B-MSB conversion circuit 21d, and as described above, time axis compression, interleaving, etc., which are necessary when recording with the video signal added thereto, are supplied. After the processing is performed, the above-mentioned PCM processor 2 is used as the PCM deck 20.
The signal is supplied to a first VTR 22 for both recording and reproduction, which is built-in and integrated with the same.

ここで、後述するコピー人力のないノーマルモードで当
該PMCデツキ20が記録状態になされていれば上述の
ようなビデオ信号は内蔵される@lのVTR2Jにその
まま記録されることに11− なる。
Here, if the PMC deck 20 is in a recording state in the normal mode without copying power, which will be described later, the video signal as described above will be recorded as is in the built-in VTR 2J of @l.

一方、当該PCMデツキ20が再生(PLAY )状態
になされていれば、内蔵される第1のVTR,?2から
の再生(ビデオ)信号は後述する第1の信号切換回路2
4で制御されるスイッチ回路(8W−B)のB接点を介
して再生・処理系(P−P)のデータおよび同期分離回
路21fに供給され、ここで同期信号の分離およびデー
タの分離が施された後に例えばLSI化された再生処理
回路21gに供給される。この再生回路21gは復調に
必要な時間軸伸長やディ拳インターリーブおよびデータ
訂正等の処理をなしたデジタル信号を導出する。これに
よる復調デジタル信号はMSB−LSB変換回路210
および上記記録処理系(R,P)のデジタルミクシング
回路21ならびにLSB−M8B変換回路21dを経る
経路で後述の第3の信号切換回路26で制御されるスイ
ッチ回路(8W−A)  の(B)接点およびシリアル
−パラレル変換器21hを介してデジタル−アナログ変
換器zxiに供給され、ここで元のアナログオー12− デイオ信号に変換されてライン出力端(LINE−OU
T )から導出されると共番こ、メータ回路21jに供
給されてピーク値等の指示用に供される。
On the other hand, if the PCM deck 20 is in the PLAY state, the built-in first VTR, ? The playback (video) signal from 2 is transferred to the first signal switching circuit 2, which will be described later.
The data is supplied to the playback/processing system (P-P) through the B contact of the switch circuit (8W-B) controlled by 4 and to the synchronization separation circuit 21f, where the synchronization signal separation and data separation are performed. After that, the signal is supplied to a reproduction processing circuit 21g formed into an LSI, for example. This reproducing circuit 21g derives a digital signal that has undergone processing such as time base expansion, digital interleaving, and data correction necessary for demodulation. The demodulated digital signal resulting from this is sent to the MSB-LSB conversion circuit 210.
and (B) of a switch circuit (8W-A) controlled by a third signal switching circuit 26, which will be described later, on a path passing through the digital mixing circuit 21 of the recording processing system (R, P) and the LSB-M8B conversion circuit 21d. It is supplied to the digital-to-analog converter zxi through the contacts and the serial-to-parallel converter 21h, where it is converted to the original analog audio signal and sent to the line output terminal (LINE-OU).
When derived from T), the common number is supplied to the meter circuit 21j and used for indicating peak values and the like.

なお、@3図においてAD/D人コントローラ21には
記録処理系(R,P)および再生処理系(p、p)のア
ナログ2デジタル変換等の動作タイミングを制御する信
号を生成する回路である。
In addition, in Figure @3, the AD/D controller 21 is a circuit that generates a signal to control the operation timing of analog-to-digital conversion, etc. of the recording processing system (R, P) and the reproduction processing system (p, p). .

ところで、PCMデツキ20は以上のような(ノーマル
)記録、再生の外に以下に述べる第1乃至第5の信号切
換回路24.25,26,111゜28を備えているこ
とにより、内蔵される第1のVTR22および外部接続
される第2のVTR23との相互間でのデジタルダビン
グ機能、デジタルダビング機能ならびに録音用あるいは
再生用のPCMアダプタ機能等を不所望な発振ループを
形成することなく確実な動作でなせる如くした多機能化
を図り得ると共に、それに伴なうモニターやシステムク
ロック信号源の切換えを合理的になして各機能をより望
ましい状態でなし得るものである。
By the way, in addition to the above-mentioned (normal) recording and reproduction, the PCM deck 20 is equipped with the first to fifth signal switching circuits 24, 25, 26, and 111°28 described below. The digital dubbing function between the first VTR 22 and the externally connected second VTR 23, the digital dubbing function, and the PCM adapter function for recording or playback can be performed reliably without forming an undesired oscillation loop. It is possible to increase the number of functions that can be achieved through operation, and to perform each function in a more desirable state by rationally switching the monitor and system clock signal sources accordingly.

先ず、第1の信号切換回路24であるが、これはPCM
デツキ旦が記録(REC)状態のときのみで且つ外部接
続される第2のVTR23からのコピー人力がある場合
に再生処理系(P、P)の入力系としてコピー人力を受
は入れる側に切換えると共に、それ以外の状態では内蔵
される第1のVTR22からのビデオ出力を受は入れる
側に切換えるものである。
First, the first signal switching circuit 24 is a PCM
Only when the deck is in the recording (REC) state and when there is copying power from the externally connected second VTR 23, the input system for the reproduction processing system (P, P) switches to the side where the copying power is accepted. At the same time, in any other state, the video output from the built-in first VTR 22 is switched to the input side.

つまり、コピー入力端(CopY−iN)にコピー人力
が有るか無いかを検出する備号検出回路241からのコ
ピー人力有りの検出出力と、PCMデツキlヱグ記鋒記
録になされているとき(ハ)レベルとなる端子(II’
J++)からのREC信号とのアンドをとるアントゲ−
)(Al、)の出力でスイッチ回路(5W−B )がコ
ヒー入力端(COPY−IN)、i>らノコヒー人力を
受は入れてデータおよび同期分離回路21fに供給し得
る状態に切換えられるようにしているものである。そし
゛て、このコピー人力は前述したと同様にしてデジタル
ミクシング回路21Gの入力一端に加えられるときにな
る。
In other words, when the copy input terminal (CopY-iN) detects whether there is a copy input terminal (CopY-iN) and the copy input terminal (CopY-iN) detects whether or not there is a copy input input from the sign detection circuit 241, which detects whether there is a copy input input terminal (CopY-iN) or not, and the PCM deck log record ( C) Level terminal (II')
An ant game that takes an AND with the REC signal from
) (Al, ), the switch circuit (5W-B) is switched to a state in which it can accept the input terminal (COPY-IN), i> input terminal (COPY-IN), and supply it to the data and synchronization separation circuit 21f. This is what we do. This copying force is then applied to one input end of the digital mixing circuit 21G in the same manner as described above.

この場合、デジタルミクシング回路21Cはその人力他
端に前述したライン入力端(LINllil −IN)
からのライン入力が供給されていれば該ライン入力と外
部接続の第2のVTR23からのコピー人力とをデジタ
ルミクシング処理するもので、これによってPCMデツ
キ20が記録状態になされていれば内蔵される第1のV
TR22によるデジタルミクシング碌音が可能となる。
In this case, the digital mixing circuit 21C has the aforementioned line input terminal (LINllil-IN) at its other end.
If a line input is being supplied from the VTR 23, the line input and the manual copying from the externally connected second VTR 23 are digitally mixed, and if the PCM deck 20 is in the recording state, the built-in 1st V
TR22 enables sophisticated digital mixing.

なお、上述に準じて内蔵される第1のVTR22からの
再生出力とライン入力とをデジタルミクシングして外部
接続の第2のVTR23でデジタルミクシング碌音し得
ることも勿論である。つまり、上述した記録処理回路2
1eの出力は記録時を除いては(イ)接点側にある後述
の第2の信号切換回路25で制御されるスイッチ回路(
sw−C)を介してコピー出力端(COPY−OUT’
 )にも供給されているもので、これによるコピー出力
が外部接続される第2のVTR23のビデオ入力端(V
ID1130−IN、 )ζこ加えられるからである。
It is of course possible to digitally mix the playback output from the built-in first VTR 22 and the line input in accordance with the above-described manner, and perform digital mixing using the externally connected second VTR 23. In other words, the recording processing circuit 2 described above
The output of 1e is output from (a) a switch circuit controlled by a second signal switching circuit 25 (to be described later) located on the contact side, except during recording.
sw-C) via the copy output terminal (COPY-OUT'
), and the copy output from this is supplied to the video input terminal (V
ID1130-IN, )ζ is added.

また、これらによって内蔵される第1のVTR15− 22の再生出力(だけ)を外部接続される@2のVTR
2Bで記録させ、あるいはこれと反対に第2“のVTR
z 3の再生出力(だけ)を1!1のVTR22で記録
させる如くしたMlおよび第29′ のVTR22、23相互間でのデジタ凶′ングをなし得
ることも勿論である。
In addition, the playback output (only) of the built-in first VTR 15-22 is transferred to the externally connected VTR @2.
2B, or conversely, a second VTR.
Of course, it is also possible to perform digital exchange between M1 and the 29'th VTR 22, 23 by recording (only) the reproduced output of Z3 in a 1:1 VTR 22.

さらには、PCMデツキ20をしてライン入力を外部接
続される第2のVTR2Jからの再生出力をライン出力
として導出せしめたりする如くしたいうならば録音用あ
るいは再生用のPCMアダプタとして使用することも可
能である。
Furthermore, it is also possible to use the PCM deck 20 as a PCM adapter for recording or playback, such as by using the line input to derive the playback output from an externally connected second VTR 2J as a line output. It is.

なお、以上の各機能をなすに伴なうモニター等で必iと
なる再生処理系口からの出力の切換やライン入力端(L
INIit−IN)からのアナログ−デジタル変換デー
タ等の切換えは後述する第3および$4の信号切換回路
26.21によってなされることになる。また、その場
合のシステムクロック信号源の切換えは第5の信号切換
回路28によってなされることになる。
In addition, it is necessary to switch the output from the reproduction processing system port and the line input terminal (L
Switching of analog-to-digital conversion data etc. from INIit-IN) will be performed by third and $4 signal switching circuits 26 and 21, which will be described later. Further, in that case, switching of the system clock signal source will be performed by the fifth signal switching circuit 28.

第4図は以上における第1の信号切換回路2416一 部の具体例を示すもので、コピー(デュプリゲート)入
力端C0PY(DFIPLICATi!t)−INti
インダクタンスL8を介して後述するスイッチ回路(8
W−B)の第4の入力端OYに接続されると共に信号検
出回路241の入力端に接続される。
FIG. 4 shows a specific example of a part of the first signal switching circuit 2416 in the above.
A switch circuit (8
It is connected to the fourth input terminal OY of W-B) and also to the input terminal of the signal detection circuit 241.

算増幅器OP1を有し、この演算増幅器OP、はその逆
相入力端(へ)が抵抗R2〜R,およびコンデン?Cs
  、Czでなる基準電圧回路(8v)および帰還回路
(FIB)jこ接続されている。
It has an operational amplifier OP1, and the negative phase input terminal of the operational amplifier OP1 is connected to resistors R2 to R and a capacitor ? Cs
, Cz are connected to a reference voltage circuit (8V) and a feedback circuit (FIB).

また、演算増幅器OF1の出力端はコンデンサC1oC
4% ダイオードD、、D、および抵抗R6でなる波形
整形口#8(W8)ならびに第1および第2のインバー
11w、Isを直列に介して二人力ナンドゲートNAN
D、(第3図のアンドゲートAll に相当)の入力一
端に接続されている。このナンドゲー) NAND、は
その人力他端が前記内蔵される第1のVTR22っまり
PCMデッキエ20−が記録状態で0レベルの信号が供
給される入力端IN目 に接続されると共に、その出力
端が信号検出回路241の出力端を介してスイッチ回路
(8W−B)  の制御入力泡入およびBJこ共通lこ
接続されている。
In addition, the output terminal of the operational amplifier OF1 is connected to the capacitor C1oC.
4% Two-man NAND gate NAN via waveform shaping port #8 (W8) consisting of diodes D, D, and resistor R6, and first and second inverters 11w and Is in series.
D, (corresponding to AND gate All in FIG. 3) is connected to one input end of the gate. The other end of the NAND is connected to the input terminal IN to which a 0 level signal is supplied when the built-in first VTR 22 or PCM deck 20 is in the recording state, and its output terminal The control input of the switch circuit (8W-B) and BJ are commonly connected through the output terminal of the signal detection circuit 241.

ここで、スイッチ回路(SW−B)はIC’化されてな
り、その第1の入力端IXがインダクタンスL1を介し
て前記内蔵される第1のVTR22のビデオ出力端VI
DFIO−OUT、部に接続され、且つその第3入力端
7Yが自からの第1の出力端(X−COM)に接続され
、さらにその第2の出力端(Y−COM)が当核信号切
換回路24の出力端として前記PCMプロセッサ2ノの
データおよび同期信号分離回路21fに接続されている
。なお、スイッチ回路(SW−B)は−帰1のl&IJ
御信号入力端Ciよび第2の入力端OXが共に接地され
るもので、その制御信号入力泡入、B、Cがとり得る論
理またはoX、oYに対応するチャンネルをオン状態と
する。
Here, the switch circuit (SW-B) is formed into an IC', and its first input terminal IX connects to the video output terminal VI of the built-in first VTR 22 via an inductance L1.
DFIO-OUT, and its third input terminal 7Y is connected to its first output terminal (X-COM), and its second output terminal (Y-COM) is connected to the current nuclear signal. The output terminal of the switching circuit 24 is connected to the data and synchronization signal separation circuit 21f of the PCM processor 2. In addition, the switch circuit (SW-B) is -1 & IJ
Both the control signal input terminal Ci and the second input terminal OX are grounded, and the channels corresponding to the logics that the control signal input terminals B and C can take or oX and oY are turned on.

而して、以上のようなIJ!1の信号切換回路24部の
構成において、コピー入力端(COPY−IN)に前記
外部接続の第2のVTR!’ 3からのコピー人力があ
る場合には、信号検出回路141の第1のインバータ1
1出力端が■レベル、同gJ2のインバータ11出力端
が0レベル、同出力端が(ト)レベル(但し、入力端子
IN口がHレベルとなる記録状態のとき)きなる、つま
り、このコピの入力端OX、OY@チャンネルを図示状
態とは反対にオン状態lと切換えるもので、コピー人力
のみが出力端OUTから導出されることlどなる。
So, the above IJ! In the configuration of the signal switching circuit 24 section of No. 1, the externally connected second VTR! ' If there is copy power from 3, the first inverter 1 of the signal detection circuit 141
1 output terminal is at ■ level, the output terminal of inverter 11 of the same gJ2 is at 0 level, and the same output terminal is at (G) level (however, when the input terminal IN port is in the recording state where it is at H level), that is, this copy The input terminals OX, OY@channels of the input terminal OX and OY are switched to the ON state l, contrary to the illustrated state, so that only the copying power is derived from the output terminal OUT.

勿論コピー人力がないノーマルモードの場合−こけ上述
とは反対で(図示状態のまま)内蔵される第1のVTR
j j 7J)らのビデオ出力が導出されることになる
Of course, in the case of normal mode where there is no copying power - contrary to the above description (as shown), the built-in first VTR
j j 7J), etc. will be derived.

ところで、以上にセいてPCMデツキ−L」−としコピ
ー入力端ζこ切換える必要のある場合は(1)外部接続
される第2のVTR2sからの再生信号を内蔵される第
1のVTRJ Jでコピー録音(デジタルダビングする
場合) 一4!J − (2)  外部接続される第2のVTR2Jからの再生
信号を内蔵される第1のVTR2,9でライン入力端L
INE−IN 7J)らの信号とデジタルミクシング録
音する場合 (3)  PCMプロセッサ21つまりPCMデツキ2
0を外部接続される第2のVTRz sからの再生信号
の再生PCMプロセッサとして用いる場合の3通りが考
えられるが、このうち(3)はPCMデツキとしては特
殊用途なので除くと、コピー人力があり、且つPCMデ
ツキ2oが記録状態にある場合である。
By the way, if you need to set the PCM key L and switch the copy input terminal, (1) Copy the playback signal from the externally connected second VTR 2s to the built-in first VTR J. Recording (when dubbing digitally) 14! J - (2) The playback signal from the externally connected second VTR 2J is input to the line input terminal L of the built-in first VTR 2, 9.
When performing digital mixing recording with signals from INE-IN 7J) etc. (3) PCM processor 21, that is, PCM deck 2
There are three possible ways to use 0 as a PCM processor for reproducing the playback signal from the second externally connected VTRzs, but of these, excluding (3) because it is a special purpose as a PCM deck, there is no copying power required. , and the PCM deck 2o is in the recording state.

つまり、上述したような第1の信号切換回路24によれ
ば、デジタルダビングやデジタルミクシング録音の場合
を除いてはコピー人力系が切断されているので、第2の
VTR2Jの接続を外さなくても不所望な発振ループが
形成されることを未然に防止することができるものであ
る。
In other words, according to the first signal switching circuit 24 as described above, the copying system is disconnected except in the case of digital dubbing or digital mixing recording, so there is no need to disconnect the second VTR 2J. This can prevent the formation of undesired oscillation loops.

次に、第2の信号切換回路25であるが、初めに該第2
の信号切換回路25が必要となる理由について述べる。
Next, regarding the second signal switching circuit 25, first the second signal switching circuit 25
The reason why the signal switching circuit 25 is necessary will be described below.

20− すなわち、前記第1の信号切換回路24ζこよった場合
、確かにコピー人力系に対してはPC’Mデツキ−20
−が記録状態をとり且つコピー人力があるデジタルダビ
ングやデジタルミクシング録音の場合を除いてコピー人
力系が切断されるようにしているので、その限りでは不
所望な発振ループが形成されないように見える。
20- That is, if the first signal switching circuit 24ζ fails, it is true that the PC'M deck 20
- is in the recording state and the copying manual system is disconnected except in the case of digital dubbing or digital mixing recording where the copying manual is available, so it appears that undesired oscillation loops are not formed in that case.

しかるに、それでは単にPCMデツキ20に内蔵される
第1のVTR22でライン入力のみを記録するだけの場
合において尚該記録すべきビデオ信号がコピー出力端C
0PY−OUTから導出される第20)VTR23(D
ヒテを入力端VIDBO−LN、 Ic供給されてしま
うので、前述したように通常の・VTRは再生時以外は
そのときのビデオ入力がそのままビデオ出力として導出
される如くいわゆるl出力となる性質を有していること
により、結局のところ不所望な発振ループが形成されて
しまうという問題を有している。
However, if the first VTR 22 built into the PCM deck 20 only records the line input, the video signal to be recorded will still be sent to the copy output terminal C.
20th) VTR23 (D
Since the input terminal VIDBO-LN and Ic are supplied, as mentioned above, ordinary VTRs have the property that the current video input is directly output as the video output except during playback. As a result, there is a problem in that an undesired oscillation loop is ultimately formed.

つまり、第1の信号切換回路24はいうならハコピー記
録モード以外のときにコピー人カ系を切断しているだけ
であるが、コピー記録モード以外の状態にはPCMデツ
キヱ」のみlこよろいうならばノーマル記録モードも含
まれているために、該第1の信号切換回路24によるコ
ピー人力系の切換えだけでは不十分であるからである。
In other words, the first signal switching circuit 24 only disconnects the copying power line when the mode is not in the copy recording mode, but only the PCM connection is disconnected when the mode is not in the copy recording mode. This is because, since the normal recording mode is also included, it is not sufficient to switch the copying system manually using the first signal switching circuit 24.

このためには、第1の信号切換回路24が外部接続され
る第2のV’I’R2Jからのコピー人力を選択的に切
換えて導入するコピーモードにおいて、該第20) V
TR2,9に対するコピー出力系を自動的に切断または
ミューティングする如くした新たな第2の信号切換回路
25を設ける必要がある。
For this purpose, in the copy mode in which the first signal switching circuit 24 selectively switches and introduces the copying power from the externally connected second V'I'R2J, the 20th) V
It is necessary to provide a new second signal switching circuit 25 that automatically disconnects or mutes the copy output system for TRs 2 and 9.

また、この第2の信号切換回路25としては、PCM 
7’ ツキ20の記録時においては外部接続される第2
のVTR23に対する出力系を切断またはミューティン
グする如くシたいうならば出力ミュート機能を有してい
る必要がある。
Further, as this second signal switching circuit 25, PCM
7' When recording luck 20, the second externally connected
If the output system for the VTR 23 is cut off or muted, it is necessary to have an output mute function.

次に1以上のような点を考慮してなる第2の信号切換回
路25につき第5図を参照して説明する。
Next, the second signal switching circuit 25, which is constructed in consideration of one or more points, will be explained with reference to FIG.

すなわち、第5図に示すようにPCMプロセッサ21に
含まれる記録処理回路216からのビデオ信号は差動増
幅器251を介して内蔵される第1 (7) VTRz
 z (7) ヒテ;t 入力nA VIDBO−IN
、 lC供給されると共に、エミッタホロワトランジス
タQ1等でなるバッファ増幅器252を介してコピー出
力端C0PY−OUTに供給されるものであるが、かか
るコピー出力系に対し入力端IN、、を介してPCMデ
ツキ20の配録状態で(社)レベルとなるRFIL信号
によりスイッチングされるトランジスタQ6等でなる第
2の信号切換回j11!!25を設けたものである。
That is, as shown in FIG. 5, the video signal from the recording processing circuit 216 included in the PCM processor 21 is transmitted via the differential amplifier 251 to the built-in first (7)
z (7) Hit;t Input nA VIDBO-IN
, 1C, and is also supplied to the copy output terminal C0PY-OUT via the buffer amplifier 252 consisting of an emitter follower transistor Q1, etc.; A second signal switching circuit j11 consisting of a transistor Q6 etc. which is switched by the RFIL signal which is at the company level in the distribution state of the PCM deck 20! ! 25.

これζこよって双方向性を有したデジタルダビングおよ
びデジタルダビング録音を可能とするものにおいて前述
した第1のイキ号切換回路24と併せていかなる状態で
も不所望な発振ループが形成されるのを未然に防止する
ことができ、且つPCMデツキ20の記録時における出
力ミュート機能を奏することができることになる。
This ζthus prevents the formation of an undesired oscillation loop under any conditions in conjunction with the first key number switching circuit 24 described above in a device that enables bidirectional digital dubbing and digital dubbing recording. This allows the PCM deck 20 to function as an output mute during recording.

23− 次lこ、第3の信号切換回路26であるが、これはPC
Mデツキ20がライン入力を内蔵される′@1のVTR
で記録する如くじたいうならばノーマル録音状態と、再
生(PLAY)および記録(REIC)以外の状態(例
えば停止: 5TOP 、早送り:F’F。
23- Next is the third signal switching circuit 26, which is connected to the PC.
'@1 VTR with M deck 20 built-in line input
In other words, there is a normal recording state and a state other than playback (PLAY) and recording (REIC) (for example, stop: 5TOP, fast forward: F'F).

巻戻し: REW )で不所望な発振ループ(内蔵され
る第1のVTR2!’自体のB11f出力による場合を
含む)が形成されるのを未然に防止せんとするものであ
る。・ そして、この場合PCMデツキ−20−は上述のノーマ
ル録音以外にコピー人力を録音するコピー録音やコピー
人力とライン入力とのミクシング録音をなすことも可能
なので、これらの各録音状態を考慮して信号系の切換え
をなすことが要請される。また、特にノーマル録音状態
においては内蔵される@lのVTR2BのEII出力を
モニターし得るようにすることが望まれる。
This is intended to prevent the formation of an undesired oscillation loop (including the case caused by the B11f output of the built-in first VTR 2!' itself) during rewinding (REW). - In this case, in addition to the normal recording described above, the PCM deck key 20 can also perform copy recording that records copying manually, and mixing recording of copying manually and line input, so consider each of these recording conditions. It is required to switch the signal system. It is also desirable to be able to monitor the EII output of the built-in VTR 2B, especially in the normal recording state.

すなわち、@3の信号切換回路26は以上のような点を
加味して再生処理回路21gとデジタル−アナログ変換
器wI(実際にはシリアル−24− パラレル変換器21h)21 iとの間に介挿されたラ
インを回路8W−AをNORMAL側のA接点またはM
IX側のB接点側に切換えるものであるが、再生処理回
路21gの出力をそのままデジタル−アナログ変換回路
221に供給するA接点側きする必要のある場合は次の
2つの状態の場合である。
In other words, the @3 signal switching circuit 26 takes into account the above points and connects the reproduction processing circuit 21g and the digital-to-analog converter wI (actually, the serial-to-parallel converter 21h) 21i. Connect the inserted line to the circuit 8W-A to the A contact on the NORMAL side or M
This is to switch to the B contact side on the IX side, but there are two cases in which it is necessary to switch to the A contact side, which supplies the output of the reproduction processing circuit 21g as it is to the digital-to-analog conversion circuit 221.

(1)  PCMデツキ20を録音用アダプタとして使
用する場合(この場合内蔵される第1のV’I’R22
は5TOP状態とする) (2)  PCMデツキ−20−によりノーマル録音を
なす場合 これらの状態は内蔵される第1のVTR22のFig出
力をそのままモニターする必要がある場合である。
(1) When using the PCM deck 20 as a recording adapter (in this case, the built-in first V'I'R22
(2) When performing normal recording using the PCM deck 20 These conditions are cases where it is necessary to directly monitor the FIG output of the built-in first VTR 22.

つまり、ラインを回路5W−AをNORMAL側に切換
えるのはPCMデツキ2oがノーマル録音(コピー録音
以外の録音)をなす状態と録音、再生以外の状態(ST
OP 、 FP、 R席〕 の場合であり、且つMIX
 fillに切換えるのはそれ以外の状態である。
In other words, switching the line circuit 5W-A to the NORMAL side is for the state in which PCM deck 2o performs normal recording (recording other than copy recording) and the state other than recording or playback (ST
OP, FP, R seats] and MIX
The state is switched to fill in other states.

そして、第3の信号切換回路26は上記信号検出回路2
14の出力をインバートするインバータII+ と、こ
のインバータI11の出力とRW時に(ハ)レベルを与
える端子IN、、からのiC信号とのアンドをとるアン
ドグー)Altと、このアンドゲートA11の出力をイ
ンバートするインバータIllと、このインバータ■1
.の出力とPLAY時に0レベルを与える端子IN、□
からのPLAY 信号(実際にはオア回路OR1,を介
して4えられる)とのアンドゲート^、とを有し、この
アントゲ−) At、の(L)レベル出力でスイッチ回
路SW−人をNORMALつまり(イ)接点側に切換え
ている。
The third signal switching circuit 26 is connected to the signal detection circuit 2.
Inverter II+ which inverts the output of 14, and the output of this inverter I11 and the iC signal from the terminal IN, which gives a (c) level at the time of RW. Inverter Ill and this inverter ■1
.. Terminal IN, which gives 0 level during output and PLAY, □
It has an AND gate ^, with the PLAY signal (actually obtained through the OR circuit OR1,) from the PLAY signal (actually obtained through the OR circuit OR1, In other words, (a) it is switched to the contact side.

また、このようにしてスイッチ回路5W−AがA接点側
に切換えられている場合において、再生処理回路21g
からの出力が全加算回路でなるデジタルミクンング回路
21Gに入力されるとループを構成して発振するので、
上記アンドゲート^、の■レベル出力をMSB−LSB
変換回路210のクリヤ端子CLに与えていわゆるデジ
タルゼロ(0)とすることにより、信号を切ったと同じ
状態としている。
In addition, when the switch circuit 5W-A is switched to the A contact side in this way, the regeneration processing circuit 21g
When the output from the circuit is input to the digital mixing circuit 21G, which is a full adder circuit, it forms a loop and oscillates.
■ Level output of the above AND gate ^, MSB-LSB
By applying the signal to the clear terminal CL of the conversion circuit 210 and setting it to a so-called digital zero (0), the state is the same as when the signal is turned off.

なお、MSB−LSB変換回路210はデジタルミクン
ング回路21Cでの全加算がLSBよりシリアルで行な
われるためζこ必要となるものである。
Note that the MSB-LSB conversion circuit 210 is necessary because the total addition in the digital mixing circuit 21C is performed serially starting from the LSB.

以上のようζこして第3の信号切換回路26により、P
CMデツキ−201i−して録音用PCMアダプタとす
る場合およびノーマル録音をなす場合には内蔵される第
1のVTR2ffからのBE小出力再生処理回路21g
を介してモニターすべく直接デジタル−アナログ変換器
21iに供給し、それ以外では再生処理回路21gの出
力をデジタルミクシング回路J !r oを介して必H
によりデジタルミクンングが可能な状態としてからデジ
タル−アナログ変換器214に供給することが可能とな
り、延いては上述した各機能を何んら問題を生じること
なく奏することが確保されるものである。  □ ゛ 続いて、@4の信号切換回路27であるが、これは上述
したノーマル録音状態においてミク27− シングスイツチSwIのオンオフに関係なくライン人力
つオリアナログ−デジタル変換回路21mの出力がデジ
タルミクシング回路21cに入力されるようにし、以っ
てノーマル録音ならびにデジタルミクシング(録音)を
合理的に且つ良好になさんとするためのものである。
As described above, by the third signal switching circuit 26, P
When using the CM deck 201i as a recording PCM adapter and when performing normal recording, the BE small output playback processing circuit 21g from the built-in first VTR 2ff is used.
Otherwise, the output of the reproduction processing circuit 21g is supplied directly to the digital-to-analog converter 21i for monitoring via the digital mixing circuit J! Must H via r o
This makes it possible to supply the signal to the digital-to-analog converter 214 after it is in a state where digital mixing is possible, thereby ensuring that each of the above-mentioned functions can be performed without any problems. . □ ゛Next is the signal switching circuit 27 of @4, which in the above-mentioned normal recording state will switch the output of the analog-to-digital converter circuit 21m to digital mixing regardless of whether the mixing switch SwI is on or off. This is to allow the signal to be input to the circuit 21c, thereby allowing normal recording and digital mixing (recording) to be performed rationally and favorably.

つまり、この種の装置では録音ボリュームR11)C−
VRに連動されるスイッチSwf  を利用してミクシ
ングスイッチを設けることなくミクシングモードとする
ことが考えられるが、そうした場合には後述するような
不都合な事態が招来されるのでやはりミクシングライッ
f8異を設ける必要がある。しかるに、単にミクシング
ライッテS異を設けた場合には、本来はミクシングモー
ドではないノーマル録音状態においてもミクシングライ
ッテをオン状態にしなければならないという不合理な事
態が生じるもので、このようなことを未然に防止してノ
ーマル録音とデジタルミクνング(録音)を合理的且つ
良好になすのが第4の信号切換回路27の役目で28− ある。
In other words, in this type of device, the recording volume R11)C-
It is conceivable to use the switch Swf that is linked to VR to set up the mixing mode without providing a mixing switch, but in such a case, an inconvenient situation as described later will occur, so it is still necessary to use the mixing light f8. It is necessary to provide However, if a mixing light is simply provided, an unreasonable situation will arise in which the mixing light must be turned on even in the normal recording state, which is not originally a mixing mode. The role of the fourth signal switching circuit 27 is to prevent this from happening and to make normal recording and digital mixing (recording) reasonable and good.

すなわち、仮りlこミクシングスイッチを設けなくとも
コピー人力があり且つ録音ボリュームRBC−VRが絞
り切っである状態でコピーモードとし、コピー人力があ
り且つ録音ボリュームRFIC−VRが上っているとミ
クシングモードとすることが可能である。
In other words, even if the mixing switch is not installed, the copy mode is set when the copying power is available and the recording volume RBC-VR is set to the maximum setting, and the mixing mode is set when the copying power is available and the recording volume RFIC-VR is turned up. It is possible to do so.

しかるに、PCMデツキ−20−のライン入力端LIN
B−INおよびライン出力i LINK−OUT$i増
幅器等に接続され、且つライン入力端LINE−INに
は常に信号が入力されていると考えられる。また、PC
Mデツキ20はミクシング再生も可能であるが、上述の
ように録音ボリュームREC−VRを利用してミクシン
グモードを得る構成とした場合、通常の再生においても
たまたま録音ボリュームRTilC−VRが上がってい
るとミクシング再生モードとなって、聞き苦しい音が再
生されてしまう。
However, the line input terminal LIN of the PCM deck key 20-
B-IN and line output i LINK-OUT$i are connected to an amplifier, etc., and it is considered that a signal is always input to the line input terminal LINE-IN. Also, PC
The M deck 20 is also capable of mixing playback, but if it is configured to use the recording volume REC-VR to obtain the mixing mode as described above, even during normal playback, if the recording volume RTilC-VR happens to be raised. The device enters mixing playback mode, and sounds that are difficult to hear are played.

そこで、これを避けるためにミクシングスイッチSwI
を設ける必要があるが、単にそうした場合には上述した
ようにノーマル録音をなす場合において不合理な事態を
招来してしまうことになる。
Therefore, to avoid this, the mixing switch SwI
However, simply doing so would lead to an unreasonable situation when performing normal recording as described above.

このため、′@4の信号切換口j1327は上述したア
ンドゲートA11の出力とミクシングライッチS蹟から
TフリップフロップFF%介して寿えられる出力とのオ
アをとるオアゲー)ORIIと、このオアゲー)ORI
Iの出力と録音ボリューム回路RFC−VRの出力との
アンドをとるアンドゲートA1.を有し、このアンドゲ
ート4番の出力を上記記録処理系l」におけるパラレル
−シリアル変換回路21bのクリヤ端子CLに与えるこ
とにより、アナログ−デジタル変換回路21mからの出
力がデジタルミクンング回路21Cに入力されるのをオ
ンオフ制御している。
For this reason, the signal switching port j1327 of '@4 is an OR game (ORII) that takes the OR between the output of the AND gate A11 mentioned above and the output that is supplied from the mixing gate S through the T flip-flop FF%, and this OR game). ORI
AND gate A1.I and the output of the recording volume circuit RFC-VR. By applying the output of AND gate No. 4 to the clear terminal CL of the parallel-to-serial conversion circuit 21b in the recording processing system 1, the output from the analog-to-digital conversion circuit 21m is converted to the digital mixing circuit 21C. It controls on/off the input to the

つまり、ノーマル録音以外の状態でミクシングライッチ
S嶌がオフの場合にアナログ−デジタル変換データをし
てデジタルゼロ(0)とすべく上記アンドゲートへ番の
(ト)レベル出力をパラレル−シリアル変換回路21b
のクリヤ一端子CLに与える。
In other words, when the mixing light switch S is off in a state other than normal recording, the analog-to-digital conversion data is converted to digital zero (0), and the level output is converted from parallel to serial to the above AND gate. circuit 21b
Apply to the clear terminal CL.

また、ノーマル録音(コピー録音以外の録音)では上記
デジタルゼロ(0)を強制的に解除して、ミクシングラ
イッチ邑がオン、オフいずれの状態であってもこれに関
係なくアナログ−デジタル変換データがデジタルミクシ
ング回路、1lJcに入力し得るようにしている。この
場合、アンドゲートへ、の出力として与えられるノーマ
ル録音(検出)信号が0レベル、且つ録音ボリューム回
路RBC−V助>らの出力も該ボリュームが上っている
ことにより(ロ)レベルにある。(尚、該ボリュームに
連動されるスイッチ渦は該ボリュームが絞り切られた状
態でオン状態となる。)以上のようにして第4の信号切
換回路27により、たとえ録音ボリュームR11tC−
V助f上がっていたとしてもミクシングライッチ邑がオ
フであれば関連のない音楽信号等がミックスされて再生
されるようなことを未然に防止し得ると共lこ、ノーマ
ル録音状態においてはミクシングライッy s異に関連
なくいうなれば自動的にライン入力を入力可能としてノ
ーマル録音を失敗することなくなし得、以ってノーマル
録音ならびにデジタルミクシング(録音)を合理的且つ
良好になすことができるようになる。
In addition, in normal recording (recording other than copy recording), the above digital zero (0) is forcibly canceled, and the analog-to-digital conversion data is can be input to the digital mixing circuit 1lJc. In this case, the normal recording (detection) signal given as an output to the AND gate is at 0 level, and the output of the recording volume circuit RBC-V is also at (B) level because the volume is increased. . (Incidentally, the switch vortex linked to the volume is turned on when the volume is fully turned down.) As described above, the fourth signal switching circuit 27 controls the recording volume even if the recording volume R11tC-
Even if the V sub f is raised, if the mixing light is turned off, it is possible to prevent unrelated music signals from being mixed and played. In other words, it is possible to automatically input line input, so that normal recording can be performed without failure, and thus normal recording and digital mixing (recording) can be done rationally and well. become.

第6図は以上における第3右よび@4の信号切換回路2
6.2fI部の具体例を示している。
Figure 6 shows the signal switching circuit 2 of the third right and @4 in the above.
A specific example of the 6.2fI section is shown.

先ず、第3の信号切換回路26部から説明すると、第2
図のそれと同様のアンドゲート^。
First, the third signal switching circuit 26 section will be explained.
An and gate similar to that shown in the figure.

からの出力は入力端り、〜瓜および正逆相出力端Q 、
 、Q、〜Q、、Q、を有するIC化されたD形フリッ
プフロップでなるタイミング回路261の4入力端に供
給される。そして、このタイミング回路261のQ、出
力端からの出力はIC化されたスイッチ回路SW−肋制
御端子Sl!!Lに供給されると共に、IC化されたM
SB−L8B変換回8210のクリヤ一端子CLに供給
される。
The output from is the input end, ~ gourd and the positive and negative phase output end Q,
, Q, ~Q, ,Q, are supplied to the four input terminals of a timing circuit 261 consisting of an integrated circuit D-type flip-flop. The output from the output terminal Q of this timing circuit 261 is the IC switch circuit SW--the control terminal Sl! ! M is supplied to L and is converted into an IC.
It is supplied to the clear terminal CL of the SB-L8B conversion circuit 8210.

ここで、スイッチ回路5W−Aはその出力端子3Yから
上記制御端子81i!Lが(リレベルであれば入力端子
3A側に加えられるIC化された再生処理回路z z 
gの出力を導出し、且つ(ロ)レベルであれば入力端子
3B側に加えられる記録処理系R,POIC化されたL
SB−MSB変換回路21dの出力を導出する。
Here, the switch circuit 5W-A connects its output terminal 3Y to the control terminal 81i! If L is (relevel), an IC-based reproduction processing circuit added to the input terminal 3A side z z
The output of g is derived, and if it is at (b) level, the recording processing system R, which is added to the input terminal 3B side, and the POIC L
The output of the SB-MSB conversion circuit 21d is derived.

また、MSB−L8B変換回路210は上記IC化され
た再生処理回路21gの出力を全加算回路でなるデジタ
ルミクシング回路21Gでの加算に適するようiこMO
BからLSBに変換して導出するものであるが、クリヤ
一端子CLが何レベルである場合にはその変換出力とし
てデジタルゼロ(0)を与える。
Further, the MSB-L8B conversion circuit 210 converts the output of the IC-based reproduction processing circuit 21g into an I/O mode suitable for addition in a digital mixing circuit 21G consisting of a full adder circuit.
This is derived by converting B to LSB, and if the level of the clear terminal CL is, a digital zero (0) is given as the converted output.

なお、デジタルミクシング回路21Cは記録処理系R,
Pを構成するIC化されたアナログ−デジタル変換回路
2111およびパラレル−シリアル変換回路21bから
のアナログ−デジタル変換データがLSB側よりその人
力他端に供給されているもので、その加算出力を上記I
C化されたLSB−M8B変換回路21dの入力端に与
えている。
Note that the digital mixing circuit 21C is connected to the recording processing system R,
The analog-to-digital conversion data from the IC-based analog-to-digital conversion circuit 2111 and the parallel-to-serial conversion circuit 21b constituting P is supplied from the LSB side to the other end of the input terminal, and the addition output is
It is applied to the input terminal of the LSB-M8B conversion circuit 21d converted into C.

また、このLSB−MSB変換回路21dからの出力は
MOB側より上記IC化されたスイッチ回路5W−Aの
入力端子3Bに加えられていると共に、IC化された記
録処理回路21eの入力端に加えられている。
Further, the output from this LSB-MSB conversion circuit 21d is applied from the MOB side to the input terminal 3B of the IC-based switch circuit 5W-A, and also to the input terminal of the IC-based recording processing circuit 21e. It is being

次に、第4の信号切換回821部について説明すると、
第2図のそれと同檄のアンドゲート^やからの出力は上
記IC化されたタイミング回路261のD1入力端に加
えられる。そして、このタイミング回路261のQ+ 
出力端からの出力は記録処理系R,Pの上記パラレル−
シリアル変換回路21bのクリヤ一端子C壌加えられる
Next, the fourth signal switching circuit 821 will be explained.
The output from the AND gate ^ which is the same as that shown in FIG. Then, Q+ of this timing circuit 261
The output from the output end is the parallel output of the recording processing systems R and P.
A clear terminal C of the serial conversion circuit 21b is applied.

ここで1パラレル−シリアル変換回路21bはクリヤ一
端子CLが(6)レベルである場合にアナログ−デジタ
ル変換データとしてデジタルゼロ(0)なる出力を与え
る。
Here, the 1 parallel-to-serial conversion circuit 21b provides an output of digital zero (0) as analog-to-digital conversion data when the clear terminal CL is at the (6) level.

次に1以上のような各機能を奏するのに必要となる第5
の信号切換回路28について説明する。すなわち、これ
は以上における記録処理回路21eおよび再生処理回路
2111ならびに内蔵される′@lのVTRを正常に動
作させるために必要となるシステムクロック信号の信号
源を合理的lこ切換えることにより、上述した各機能を
より望ましい状態でなし得ることを意図したものである
Next, the 5th function necessary to perform each function such as 1 or more.
The signal switching circuit 28 will be explained. In other words, this can be achieved by rationally switching the signal source of the system clock signal necessary for normal operation of the recording processing circuit 21e, the reproduction processing circuit 2111, and the built-in VTR '@l. It is intended that each function can be performed in a more desirable state.

つまり、従来のPCMブロプロセッサ、システムクロッ
ク信号源として、再生モード、コピーモードの場合に再
生処理系の位相同期ループPLL回路(技術)に含まれ
る電圧制御発振器■COを用い、且つ(ノーマル)録音
モードの場合のみ水晶発振器を用いる如くシていたが、
PCMデツキ20では内蔵される′8g1のVTR2J
?とPCMプロセッサ21とを同一の水晶発振器で同期
運転が可能なので上記■COとの間でそのようなシステ
ムクロック信号源の切換えをなさんとするものである。
In other words, the conventional PCM processor uses the voltage-controlled oscillator ■CO included in the phase-locked loop PLL circuit (technology) of the playback processing system as the system clock signal source in playback mode and copy mode, and (normal) recording. It was said that a crystal oscillator was used only in the case of mode, but
'8g1 VTR2J built in PCM deck 20
? Since it is possible to operate the PCM processor 21 and the PCM processor 21 synchronously with the same crystal oscillator, such switching of the system clock signal source between the CO and the CO is avoided.

ところで、PCMデッキ二としてシステムクロック信号
#をVCO側に切換える必要がある場合は (1)外部接続される第2のVTRの再生出力(コピー
人力)を内蔵される第1のVTRでコピー録音(デジタ
ルダビング)する場合 (2)外部接続される第2のVTRの再生出力(コピー
人力)とライン入力とヲミキシングして内蔵される@1
のVTRで録音する場合(3)外部接続される第2のV
TRの再生出力(コピー人力) f PCMデツキ20
で再生処理してそのままライン出力から導出する如くし
た再生用PCMアダプタとして使用する場合の3つの状
態である。
By the way, if it is necessary to switch the system clock signal # to the VCO side as PCM deck 2, (1) copy the playback output (copy manual power) of the externally connected second VTR to the built-in first VTR (copy recording). (2) When doing digital dubbing (2) Mixing the playback output (copying manually) of the second externally connected VTR with the line input and mixing it with the built-in @1
When recording with a VTR (3) Second VTR connected externally
TR playback output (manual copying) f PCM deck 20
There are three states when used as a playback PCM adapter that performs playback processing and directly derives from the line output.

これにより、システムクロック信号跡をVCO側に切換
えるのはコピー人力があり8つPCMデツキ主±が録音
R11iC状態のみとし、それ以外の状態では水晶発振
器側に切換えるもので、後者の水晶発振器側とする場合
には内蔵される第1のVTRのシステムクロック信号源
として同期させている。
As a result, the system clock signal trace is switched to the VCO side only when the 8 PCM deck main ± is in the recording R11iC state, and in other states, it is switched to the crystal oscillator side, and the latter is the crystal oscillator side. In this case, it is synchronized as a system clock signal source for the built-in first VTR.

つまり、′@5の信号切換回路28は前記第1の信号切
換回路24と共用されるアンドゲート八、の出力でA接
点側またはB接点側に切換えられるスイッチ回路5W−
D%有し、上述の条件を満足すべくシステムクロック信
号源を水晶発振益X″TAL−O8C側または電圧制御
発振器VCO側に切換えて記録処理回路21eおよび再
生処理回路21gにシステムクロック信号を与える。
In other words, the signal switching circuit 28 of '@5 is switched to the A contact side or the B contact side by the output of the AND gate 8, which is shared with the first signal switching circuit 24.
D%, and in order to satisfy the above conditions, the system clock signal source is switched to the crystal oscillation gain X''TAL-O8C side or the voltage controlled oscillator VCO side, and the system clock signal is given to the recording processing circuit 21e and the reproduction processing circuit 21g. .

この場合、電圧制御゛発振器VCOは前記再生処理系の
P、Pのデータおよび同期分離回路211部に構成され
る位相同期ループPLL中に含まれるものである。
In this case, the voltage controlled oscillator VCO is included in the phase locked loop PLL constructed in the P, P data and synchronization separation circuit 211 section of the reproduction processing system.

また、水晶発振器X″1’AL−O8Cの出力は分周器
211を介して内蔵される第1のVTR2Hのシステム
クロック信号としても供給されている。
Further, the output of the crystal oscillator X''1'AL-O8C is also supplied as a system clock signal to the built-in first VTR 2H via a frequency divider 211.

以上のようにして第5の信号切換回路28によりPCM
デツキ20が再生の場合にPCMプロセッサ21部と内
蔵される第1のVTR22とを同じシステムクロック信
号源となる水晶発振器X’TAL−O8C出力で同期運
転させると共に、外部接続される@2のVTRよりのコ
ピー人力があり且つPCMデツキュヱが録音状態の場合
に電圧制御発振器vCO出力をシステムクロック信号源
として用いる如く合理的にシステムクロック信号源を切
換えるようにし、以って上述した各機能をより望ましい
状態でなし得ることが達成可能となる。
As described above, the fifth signal switching circuit 28
When the deck 20 is playing, the PCM processor 21 and the built-in first VTR 22 are synchronized with the output of the crystal oscillator X'TAL-O8C, which is the same system clock signal source, and the externally connected VTR @2 The system clock signal source can be switched rationally by using the voltage controlled oscillator vCO output as the system clock signal source when the PCM decoder is in the recording state and the PCM decoder is in the recording state, thereby making each of the above functions more desirable. What can be done in a state becomes achievable.

第7図は以上番こおける第5の信号切換回路28の具体
例を示すもので、第4図に示した第1の信号切換回路2
4の場合と共用される信号検出回路241およびナンド
ゲー) NAND、の出力を直接またはインバータエ1
を介してアンドオアセレクトゲートでなるスイッチ回路
5W−Dの各入力一端に与えている。ここで、アンドオ
アセレクトゲートでなるスイッチ回路5W−Dはその人
力他端に上記水晶発振器X’TAL−080または電圧
制御発振器vCOからの各出力が対応的に供給されてお
り、その出力端からシステムクロック信号としてコピー
人力があり且つPCMデツキ20が記録REC状態の場
合のみに電圧制御発振器■CO出力を導出し且つそれ以
外は水晶発振器X’TAL−OSC出力を導出すること
iこなる。
FIG. 7 shows a specific example of the fifth signal switching circuit 28 shown in FIG.
The signal detection circuit 241 and the NAND game (which are shared with the case of 4) output directly or inverter 1.
is applied to one end of each input of a switch circuit 5W-D consisting of an AND-OR select gate. Here, the switch circuit 5W-D consisting of an AND-OR select gate has its other end supplied with each output from the crystal oscillator X'TAL-080 or the voltage controlled oscillator vCO correspondingly, and from its output end. Only when there is a copy signal as a system clock signal and the PCM deck 20 is in the recording REC state, the output of the voltage controlled oscillator CO is derived, and in other cases the output of the crystal oscillator X'TAL-OSC is derived.

第8図乃至第15図は以上のようなPCMデツキ20−
で奏される機能別の信号系統(図示太i!i!iりを示
している。
Figures 8 to 15 show the PCM deck 20-
The signal system for each function (the diagram shows thick i!i!i).

′@8図はPCMデツキl」を録音用PCMアダプタと
して使用する場合で、 PCMデツキ20(つまり内蔵
される第1のVTR22以下同様)は5TOP状態とし
、且つ外部接続される第2のVTR23をR113C状
態とすることによって達成される。
Figure 8 shows a case where the PCM deck 1 is used as a recording PCM adapter, and the PCM deck 20 (in other words, the built-in first VTR 22 and the following) is in the 5TOP state, and the externally connected second VTR 23 is in the 5TOP state. This is achieved by setting the state to R113C.

この場合、PCMデツキ」−[に付設されるミクシング
ライッチ陽はオフ状態ではコピー出力端(C!0PY−
OUT)およびライン出力端LINE−OUT から信
号が出力されないので、オン状態とする必要がある。つ
まり、ミクシングライッテSwIはモニタースイッチと
同様の機能を有しているからである。
In this case, when the mixing light attached to the PCM deck is in the OFF state, the copy output terminal (C!0PY-
Since no signal is output from the line output terminal LINE-OUT) and the line output terminal LINE-OUT, it is necessary to turn it on. In other words, the mixing light SwI has the same function as a monitor switch.

第9図はPCMデツキlヱを再生用PCMアダプタとし
て使用する場合で、PCMデツキ20をRFIC−PA
US B状態とし、且つ外部接続される第2のVTR2
3をPLAY状態とすることによって達成される。この
場合、  PCMデツキz o 6 REIC−PAU
8Pi状態とすることはコピー録音と同じ状態であり、
PAU8F! @ 態は一定時間後に解除されるように
なる。また、この場合ミクンングライッチ隅をオン状態
とすることによってミキシング再生も可能である。
Figure 9 shows the case where the PCM deck 20 is used as a PCM adapter for playback, and the PCM deck 20 is connected to the RFIC-PA.
2nd VTR 2 in USB B state and externally connected
This is achieved by putting 3 into the PLAY state. In this case, PCM deck zo 6 REIC-PAU
8Pi state is the same state as copy recording,
PAU8F! The @ state will be canceled after a certain amount of time. Further, in this case, mixing reproduction is also possible by turning on the corner of the mixing glitch.

−jソリ −10図はPCMデツキ20でノーマル再生PLAYを
なし、それを外部接続される第2のVTR23で録音ま
たはコピー再生する場合である。
Figure 10 shows a case where the PCM deck 20 performs normal playback, and the second VTR 23 externally connected records or copies the playback.

この場合、ノーマル再生でもコピー出力溝copy−O
UTから信号が出力されるので、ミクシングライツテ邑
はオフ状態としておく。
In this case, even in normal playback, the copy output groove copy-O
Since the signal is output from the UT, the mixing light is kept in the off state.

第11図はPCMデツキ20でミキシング再生PLAY
 L/、外部接続される第2のVTR2Bで録音する場
合である。この場合、ミクシングスイッチSWiはオン
状態とする。
Figure 11 shows mixing playback on PCM deck 20.
This is a case where recording is performed using the second externally connected VTR 2B. In this case, the mixing switch SWi is turned on.

第12南はPCMデツキ20でノーマル録音RPCをす
る場合である。この場合、ミクシングライツy隅はオン
状態でもオフ状態でも構わない、なお、外部接続の第2
のVTR23はs’rop状態とする。
The 12th south case is for normal recording RPC with PCM deck 20. In this case, the mixing right corner y may be in the on or off state.
The VTR 23 is in the s'rop state.

第13図はPGMデツキl」でコピー録音RECをする
場合である。この場合、ミクシングライッfSW、はオ
フ状態とし、且つ外部接続の第2のVTR2JはPLA
Y状態とする。
FIG. 13 shows the case of copy recording REC using "PGM deck l". In this case, the mixing light SW is turned off, and the externally connected second VTR 2J is turned off.
Set to Y state.

第141図はPCMデツキ−20Qミクシング録音−4
0= RBCをする場合である。この場合、ミクシングライツ
f 8W、はオン状態とし、外部接続の第2ノV’I’
R2jはPLAY状態とする。
Figure 141 is PCM deck-20Q mixing recording-4
0 = RBC is performed. In this case, the mixing light f8W is turned on, and the second externally connected node V'I'
R2j is in the PLAY state.

第15図はPCMデツキ20でキューCUEIまたはレ
ビューRBYIEIWをなす場合である。この場合、外
部接続の第2のVTRj 3はRBC−PAUSE状態
とするが、コピー出力端C0PY−OUTおよびライン
出力端LINK−OUTからは信号が出力されている。
FIG. 15 shows a case where the PCM deck 20 performs a queue CUEI or a review RBYIEIW. In this case, the externally connected second VTRj 3 is in the RBC-PAUSE state, but signals are output from the copy output terminal C0PY-OUT and the line output terminal LINK-OUT.

次に、以上のような基本例をさらに進展させてなるこの
発明の一実施例について説明する。
Next, an embodiment of the present invention, which is a further development of the basic example described above, will be described.

すなわち、第116図において′@3因の基本例と同様
に構成される部分については同一符号を付してその説明
を省略すると、この発明では前記録音処理系(R,P)
に付加される録音ミュート回路29を備えてなる点に特
徴を有している。
That is, in FIG. 116, the parts configured similarly to the basic example of '@3 causes are given the same reference numerals and their explanations are omitted. In this invention, the recording processing system (R, P)
It is characterized in that it includes a recording mute circuit 29 that is added to the recording mute circuit 29.

そして、この録音ミュート回路29はLSD−MOB変
換回路21dと記録処理回路21eとの間に介挿される
デジタルミュート回路291と、このデジタルミュート
回路291を制御するスイッチ駆動回路292とを有し
ている。
The recording mute circuit 29 includes a digital mute circuit 291 inserted between the LSD-MOB conversion circuit 21d and the recording processing circuit 21e, and a switch drive circuit 292 that controls the digital mute circuit 291. .

また、スイッチ駆動口175292にはそれぞれノンロ
ック式でなる録音ミュー) (RliiC−MUTI!
i)スイッチ(陽)およびポーズ(PAUI)スイッチ
((SW4)が接続されている。
In addition, each switch drive port 175292 is a non-locking type recording mu) (RliiC-MUTI!
i) The switch (positive) and the pause (PAUI) switch ((SW4) are connected.

ココで、録音ミュート(RlilC−MUTEI)スイ
ンP(SW3)は該スイッチを一度操作してそれを解除
する迄の任意の期間だけスイッチ駆動回路292からデ
ジタルミュート回路29ノをしてデジタルゼロ(0)と
なさしめるデジタル録音ミュート信号を導出させるもの
で、いうならば手動録音ミュート用のものである。
Here, the recording mute (RlilC-MUTEI) switch P (SW3) operates the switch once and operates the digital mute circuit 29 from the switch drive circuit 292 for an arbitrary period until it is released. ), it is for manual recording mute.

また、ポーズ(PAUS g )スインf(S曳)はP
CMプロセッサ11に内蔵される第1のV’l’R22
用の一時停止(ポーズ)操作子(図示せず)に連動され
るスイッチであって、該スイッチ(8曳)が再生(PL
AY)状態でオンされたとき第1のVTR22をして直
ちにポーズ状態とすべきポーズ(入力)信号をスイッチ
駆動回路292から導出させる。そして、該スイッチ(
8曳)が録音(REC)状態でオンされたときは一定時
間遅延させてから第1のVTR22をポーズ状態とする
ポーズ信号ならびに上記遅延期間中デジタルミュート回
路291をしてデジタルゼロ(0)となさしめるデジタ
ル録音ミュート信号をスイッチ駆動回路292から導出
させる。さらに、ポーズ状態でボーズスインy−(8%
)がオンされたときはスインを駆動回路292から直ら
にポーズ解除信号を導出せしめると共に、上述の録音ミ
ュート信号を所定期間だけ導出させる。
Also, the pose (PAUS g) swing f (S pull) is P
The first V'l'R22 built in the CM processor 11
This switch is linked to a pause operator (not shown) for playback (PL).
A pause (input) signal that causes the first VTR 22 to immediately enter the pause state when turned on in the AY) state is derived from the switch drive circuit 292. Then, the switch (
8) is turned on in the recording (REC) state, a pause signal that puts the first VTR 22 in the pause state after a certain period of delay, and a digital mute circuit 291 during the above delay period outputs a digital zero (0). A digital recording mute signal for recording is derived from the switch driving circuit 292. Furthermore, in the pose state, Bose swing y-(8%
) is turned on, the pause release signal is immediately derived from the SIN drive circuit 292, and the above-mentioned recording mute signal is derived for a predetermined period.

第7図は以上におけるスイッチ駆動回路292の具体例
を示し、第18図(a) 、 (b)は同じくデジタル
ミュート回路291の異なる具体例を示している。
FIG. 7 shows a specific example of the switch drive circuit 292 mentioned above, and FIGS. 18(a) and 18(b) similarly show different specific examples of the digital mute circuit 291.

先ず、第17図のスインを駆動口Wr292について説
明すると、PCMデツキ−20−が記録(R1flC’
 )状態にある任意の時点で録音ミュート(RFfCM
UTE)スイッチ(SWs)を操作すると例えばシュミ
ットトリガ−とフリップフロップとを結合させてなるホ
ールド回路(H**)およびオア回路(OR2、)を介
してデジタル録音ミュート信号が送出される。
First, to explain the drive port Wr292 in FIG. 17, the PCM deck 20- records (R1flC'
) recording mute (RFfCM) at any point in the state.
When the UTE) switch (SWs) is operated, a digital recording mute signal is sent out via a hold circuit (H**) and an OR circuit (OR2, ) formed by combining a Schmitt trigger and a flip-flop, for example.

43− このデジタル録音ミュート信号は次lこ録音ミュートス
イツ? (8Wl)が操作される迄の任意の期間に渡っ
て継続されるもので、これにより手動で所望期間のデジ
タルゼロ(0)を得るための通常の録音ミュート操作が
完了する。これは第19図に示すタイミングチャートの
うち(a) 、 (す、 (n) 。
43- Is this digital recording mute signal the next recording mute switch? This continues for an arbitrary period until (8Wl) is operated, thereby completing the normal recording mute operation for manually obtaining digital zero (0) for a desired period. This is shown in (a), (s, (n)) of the timing chart shown in FIG.

(0)の中間部で示されるところである。This is shown in the middle part of (0).

また、 PCMデツキヱ」が記録状態にある任意の時点
でポーズ(PAUS E)スインf(弯)がオンされた
とすると、例えばナンドゲー) (NANl)J+ )
(NANDI t )と−y yテア4) (ell 
)およびi抗(1%+ )。
Also, if the pause (PAUSE) switch is turned on at any time when the PCM recorder is in the recording state, for example,
(NANDI t ) and -y y thea4) (ell
) and i anti(1%+).

(Rzt)を図示の如く接続してなるモノマルチバイブ
レータ(賜1)と、コンデンサ(Cx意)および抵抗(
”Is )(R*+ )でなる微分回路(D!1)−T
フリップフロップでなるホールド回路(H!1)ならび
にインバータ(I112)〜(Iz、)と、オアゲー)
 (OR1m )〜(ORzs)ならびにアンドゲート
(A−+)、(んl)を介して上述のコンデンサ(ex
t)と抵抗(Rxt)で定まる時定数’A =C21,
1% rなる一定時間遅延されてからポーズ(入力)信
号が送出される。(但44− しトランジスタ(TRIll)はオフ状態にあるものと
する)これにより、 PCMデツキ20は録音の一時停
止(RlitCPAUSEり状態となる。これに到る前
記遅延期間中において前記モノマルチバイブレータ(鳥
、)出力がインバータ(Its)を介して上述のオアゲ
ー)(O烏1)#こ与えられることにより当該遅延期間
中にもデジタル録音ミュート信号が送出されることにな
る。つまり、自動的に一定期間のデジタルゼロ(0)を
得るための操作が(ワンタッチ式)に可能となるもので
あり、これは選曲1編集用の曲間ブランク(無信号部分
)を作成する場合に都合がよいものである。
(Rzt) connected as shown in the figure, a mono multivibrator (1), a capacitor (Cx) and a resistor (
Differential circuit (D!1)-T consisting of “Is)(R*+)
A hold circuit (H!1) consisting of a flip-flop, an inverter (I112) to (Iz, ), and an or game)
The above capacitor (ex
t) and resistance (Rxt) = C21,
A pause (input) signal is sent out after a delay of 1% r. (However, it is assumed that the transistor (TRIll) is in the OFF state.) As a result, the PCM deck 20 enters the recording pause state (RlitCPAUSE state). During the delay period leading up to this, the mono multivibrator ( The digital recording mute signal is sent out even during the delay period by applying the above-mentioned or game (or game) (O crow 1) #) output via the inverter (Its). In other words, it is possible to perform an operation (one-touch method) to automatically obtain digital zero (0) for a certain period of time. It is convenient for

そして、R11iiCPAU8B状態の任意の時点で再
びポーズスイッチ(8罵)がオンされたとすると、今度
は一定期間遅延されることなく直ちにポーズ(入力)信
号が送出されるもので、これによりPCMデツキ1」は
ポーズ状態が解除されて再びREC状態となされる。そ
して、この場合はトランジスタ(T)%s)がオン状態
にあることにより、今度は時定数閘鳴鳳、へ1// R
1*なる期間(例えば数10〜数100m 5ec)だ
けデジタル録音ミュート信号が送られるようになる。こ
れにより音楽信号の頭がかけるようなことを防止し且つ
異状音の発生を完全に防止することができる。
If the pause switch (8) is turned on again at any point in the R11iiCPAU8B state, the pause (input) signal is immediately sent out without being delayed for a certain period of time, and this causes PCM deck 1. is released from the pause state and placed in the REC state again. In this case, since the transistor (T)%s) is in the on state, the time constant is now 1//R
The digital recording mute signal is sent for a period of 1* (for example, several tens to several hundreds of meters, 5ec). This prevents the beginning of the music signal from being overwritten and completely prevents the occurrence of abnormal sounds.

また、PCMデツ+20が再生(P LAY )状態に
ある任章の時点で、ポーズスイッチ(SW、)がオンさ
れた場合には、直ちにポーズ状態とされると共に次のポ
ーズスイッチC3W4 )のオンにより直ちにポーズ状
態が解除されることになる。この解除時にも上記T、な
る期間録音ミュート信号が出力されることになる。これ
はデジタルタピングを行なう場合にも自動的にデジタル
ゼロ(0)として曲間を形成せんとするためである。
In addition, if the pause switch (SW, ) is turned on while the PCM+20 is in the playback (PLAY) state, it will be immediately put into the pause state, and the next pause switch (C3W4) will be turned on. The pause state will be canceled immediately. Even when this is released, the recording mute signal is output for a period of T above. This is to automatically create a digital zero (0) between songs even when digital tapping is performed.

このようtこ、いずれの場合においてもボーズスイッf
(SW、)が操作されれば、一定期間(TtまたはT、
)のデジタルゼロ(0)ヲ得るためのデジタル録音ミュ
ート信号が送出されることになる。
In any case like this, the Bose switch
If (SW, ) is operated, a certain period of time (Tt or T,
) A digital recording mute signal is sent out to obtain a digital zero (0).

以上は@19図に示すタイミングチャートのうぢ申)〜
(O)の前半部および後部で示されるところである。
The above is based on the timing chart shown in Figure @19)
This is shown in the front and rear parts of (O).

第18図は以上におけるデジタルミュート回路291の
具体例を示すもので、(a)はアントゲ−)(ARff
i)に対しその入力一端に直接データを加え且つその人
力他端にインバータ(In、)を介して録音ミュート信
号を加えるようにし、該アンドゲート(Aas)の出力
端から録音ミュート信号がある間中データをデジタルゼ
ロ(0)とし且つ録音ミュート信号が無い場合にそのま
まデータを導出せしめる如くした出力を取り出している
FIG. 18 shows a specific example of the digital mute circuit 291 in the above.
For i), data is directly applied to one input terminal, and a recording mute signal is manually applied to the other terminal via an inverter (In), while there is a recording mute signal from the output terminal of the AND gate (Aas). The middle data is set to digital zero (0), and an output is taken out which allows the data to be derived as is when there is no recording mute signal.

また、(b)はアントゲ−)(At、)に対しでの入力
一端に直接データを加え且つその人力他端にデータのゼ
ロクロス点を検出するゼロクロスデテタタ(ZIP、)
からの出力をクロック(CK)信号とし且つ録音ミュー
ト信号を入力(I)信号とするDフリップフロップ(F
F+)のQ出力を加えるようにした帆ので、この場合に
は(a)に加えてデータのゼロクロス点でミューティン
グがかかるようになる結果、いわゆるボッ音の発生を効
果的に防止し得るという利点を有している。
In addition, (b) is a zero-cross detector (ZIP,) that directly adds data to one input end of the Antogame) (At,) and manually detects the zero-cross point of the data at the other end.
A D flip-flop (F
Since the sail is designed to add the Q output of F+), in this case, in addition to (a), muting is applied at the zero-crossing point of the data, which can effectively prevent the occurrence of so-called popping noise. It has advantages.

47− そして、以との如きデジタルミュート回路2291は記
録処理回路21e内に含ませるように構成してもよいも
のである。
47- The digital mute circuit 2291 described below may be configured to be included in the recording processing circuit 21e.

なお、この発明は上記し且つ図示した実施例のみに限定
されることなく、この発明の要旨を逸脱しない範囲で種
々の変形や適用が可能であることは言う迄もない。
It goes without saying that the present invention is not limited to the embodiments described above and illustrated, and that various modifications and applications can be made without departing from the gist of the invention.

従って、以上詳述したようにこの発明によれば、記録時
に単にポーズ操作子の操作のみで所定長の無信号部分を
自動的に形成し得るようにすると共にポーズおよびその
解除に時間差をもたせるように構成することにより、簡
便な操作性を有して使い勝手を良くした極めて良好なデ
ジタル記録再生装置を提供することが可能となる。
Therefore, as described in detail above, according to the present invention, it is possible to automatically form a no-signal portion of a predetermined length by simply operating the pause operator during recording, and also to provide a time difference between pauses and their release. With this configuration, it is possible to provide an extremely good digital recording and reproducing device that has simple operability and is easy to use.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のPCMレコーディングシステムを示す概
略構成図、第2図(a)はこの発明に係るデジタル記録
再生装置の基本例を示す概略構成図、第2図(b)は第
2図(a)のPCMデッサ部の実装48− 例を示すパネル配置図、@3図は第2図(a)の具体例
を示す各部の構成説明図、第4図乃至第7図は第3図の
第1乃至第5の信号切換回路部の具体例を示す構成説明
図、第8図乃至第15図は第3図の各機能別の信号系統
図、第16図はこの発明の一実施例を示す構成説明図、
第17図、第18図は第16図の録音ミュート回路部の
具体例を示す構成説明図、第19図は第17図の作用を
説明するためのタイミングチャートである。 20・・・PCMデツキ、21・・・PGMプロセッサ
、22・・・(内蔵)、:VTR,23・・・(外部V
TR,24〜28・・・信号切換回路1,29・・・録
音ミュート回路、291・・・デジタルミュート回路、
292・・・スイッチ駆動回路、8嶌・・・録音ミュー
トスイッチ、SW、 ・・・ポーズスイッチ
FIG. 1 is a schematic configuration diagram showing a conventional PCM recording system, FIG. Mounting 48 of the PCM deser section in a) - A panel layout diagram showing an example, @3 is an explanatory diagram of the configuration of each part showing the specific example of FIG. 2 (a), and FIGS. 8 to 15 are signal system diagrams for each function of FIG. 3, and FIG. 16 is an illustration of an embodiment of the present invention. A configuration explanatory diagram showing
17 and 18 are configuration explanatory diagrams showing specific examples of the recording mute circuit section of FIG. 16, and FIG. 19 is a timing chart for explaining the operation of FIG. 17. 20... PCM deck, 21... PGM processor, 22... (built-in), :VTR, 23... (external V
TR, 24-28... Signal switching circuit 1, 29... Recording mute circuit, 291... Digital mute circuit,
292...Switch drive circuit, 8...Recording mute switch, SW,...Pause switch

Claims (1)

【特許請求の範囲】[Claims] PCMプロセッサにVTRを内部接続してなり、録音状
態でポーズスイッチの操作時に一定時間遅延させたポー
ズ信号を送出する第1の手段と、この第1の中段tこよ
る遅延期間中lこ録音ミュート信号を送出する第2の手
段と、録音ポーズ状態でポーズスイッチの操作時に直ち
lこポーズ解除信号を送出すると共をこ一定時間遅延ミ
ュート信号を送出する第3の手段とを具備してなること
を特徴とするデジタル記録再生装置。
A first means is formed by internally connecting a VTR to a PCM processor, and transmits a pause signal delayed for a certain period of time when a pause switch is operated in a recording state, and a recording mute is provided during this first intermediate delay period. A second means for transmitting a signal, and a third means for transmitting a pause release signal immediately when a pause switch is operated in a recording pause state, and a mute signal delayed for a certain period of time. A digital recording and reproducing device characterized by:
JP10157881A 1981-06-30 1981-06-30 Digital recorder and reproducer Pending JPS583105A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10157881A JPS583105A (en) 1981-06-30 1981-06-30 Digital recorder and reproducer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10157881A JPS583105A (en) 1981-06-30 1981-06-30 Digital recorder and reproducer

Publications (1)

Publication Number Publication Date
JPS583105A true JPS583105A (en) 1983-01-08

Family

ID=14304268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10157881A Pending JPS583105A (en) 1981-06-30 1981-06-30 Digital recorder and reproducer

Country Status (1)

Country Link
JP (1) JPS583105A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63244366A (en) * 1987-05-18 1988-10-11 Pioneer Electronic Corp Magnetic recording and reproducing system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63244366A (en) * 1987-05-18 1988-10-11 Pioneer Electronic Corp Magnetic recording and reproducing system

Similar Documents

Publication Publication Date Title
JPH02118940A (en) Remote controller
JPS6254870A (en) Synchronous recording circuit
JPS583105A (en) Digital recorder and reproducer
US4831466A (en) Magnetic tape recording signal level adjustment device
JPS583147A (en) Function switching device
JPS583109A (en) Digital recorder and reproducer
JPS583108A (en) Digital recorder and reproducer
JPS583110A (en) Digital recorder and reproducer
JPS583107A (en) Digital recorder and reproducer
JPS583106A (en) Digital recorder and reproducer
US5303094A (en) Apparatus for recording and/or reproducing digital and analog magnetic tape signals with A/D and D/A converters
JPH0329763Y2 (en)
JPH0298869A (en) Mutual connection control system for audio video equipment
JPH0219534B2 (en)
JPH02165494A (en) Monitor signal switching circuit
JPH0621054Y2 (en) Magnetic recording / reproducing device
JP2525435Y2 (en) Recording system
JP2523844Y2 (en) Audio system
JPS6235190Y2 (en)
JP2600933B2 (en) Disc player
JP3013364B2 (en) Karaoke equipment
JP2563815Y2 (en) Video tape recorder signal switching circuit
JPH048528Y2 (en)
JP2936600B2 (en) Recording and playback device
KR920001208Y1 (en) Auto dubbing system for audio