JPS5831733B2 - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPS5831733B2
JPS5831733B2 JP57039541A JP3954182A JPS5831733B2 JP S5831733 B2 JPS5831733 B2 JP S5831733B2 JP 57039541 A JP57039541 A JP 57039541A JP 3954182 A JP3954182 A JP 3954182A JP S5831733 B2 JPS5831733 B2 JP S5831733B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
distance
leads
becomes smaller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57039541A
Other languages
English (en)
Other versions
JPS57164557A (en
Inventor
邦宏 坪崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57039541A priority Critical patent/JPS5831733B2/ja
Publication of JPS57164557A publication Critical patent/JPS57164557A/ja
Publication of JPS5831733B2 publication Critical patent/JPS5831733B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明は、集積回路（ＩＣ）装置に関する。
従来、ＩＣ内蔵半導体チップ（ＩＣチップ）をレジン封
止する場合などには、一枚の金属板を所望のパターンで
打抜いて形成したリードフレームがしばしば使用されて
いる。
これまで提案されているこの種のＩＣ用リードフレーム
においては、レジン封止体内に埋設されるインナーリー
ドの先端かボンディングワイヤを介してＩＣチップの所
定のポンディングパッドに接続されるようになっており
、各インナーリードの先端位置はＩＣチップにおけるポ
ンディングパッド配置辺に沿って一直線状に並んでいる
。
しかしながら、このような従来のＩＣ用リードフレーム
を用いて作られた集積回路装置は、例えばメモリーｔＩ
ｃ化したＩＣチップによくみられるようにＩＣチップの
２辺に多数のポンディングパッドが集中的に配列されて
いるような場合にはボンディング作業にあたりボンディ
ングワイヤがとなりのリードに接触して歩留りを低下さ
せるという欠点がある。
本発明の目的は、このような欠点をなくした新規な集積
回路装置を提供することにある。
本発明の要旨は、集積回路を内蔵した半導体チップと、
上記半導体チップの対向する２辺それぞれに沿って形成
された複数のポンディングパッドと、上記半導体チップ
の周囲にその先端か位置するように形成された複数のリ
ードと、上記複数のリードの先端と上記ポンディングパ
ッドとを接続するボンディングワイヤとを有し、上記複
数のリードのうち、上記対向する２辺それぞれに沿って
位置するリードは、そのリードの先端と上記半導体チッ
プとの距離がその中央部のリードからはなれるにつれて
小さくなるように上記半導体チップ周囲に位置している
ことを特徴とする集積回路装置にある。
以下、添付図面を参照して本発明を詳述する。
図は、本発明の一実施例による集積回路装置ＩＣｋ示し
、特にＩＣチップとインナーリードとかボンディングワ
イヤで接続されている状態を示す平面図である。
同図において、１０はリード１０Ａ、１０Ｂを介してリ
ードフレーム本体に接続されたタブ、２０はタブ１０の
表面に固着されたＩＣチップをそれぞれ示す。
この例のＩＣチップ２０は対向する２辺にポンディング
パッド２１Ａ、２１Ｂがそれぞれ集中的に配置され、他
の２辺には全くポンディングパッドが配置されていない
ものであり、この種のＩＣチップはメモ’Ｊ’ｅＩＣ化
した場合にしばしばみられるものである。
ところで、リードフレーム本体はＩＣチップ１０の４辺
に対向配置される４群のインナーリード１１，１２，１
３．１４を有し、これらのリードの先端位置は本発明の
教示にしたがって適宜ずらされている。
すなわち、ＩＣチップ２０のポンディングパッド配置辺
に対向する２群のインナーリード１２，１４においては
リード列中央からはなれるにつれてリード先端とＩＣチ
ップ２０との離間距離が小さくなるようになっており、
また、ＩＣチップ２０の他の２辺に対向する２群のイン
ナーリードＩＬ１３においてはリード列中央からはなれ
るにつれてリード先端とＩＣチップ２０との離間距離が
大きくなるようになっている。
フ このようなインナーリード配置によれば、ボンディング
ワイヤ２２Ａ、２２Ｂで各リードの先端をポンディング
パッド２１Ａ、２１Ｂに接続する際に、各ボンディング
ワイヤかとなりのリードに接触することがなくなり、ボ
ンディング歩留りを大幅に向上させることができる。
また、ＩＣチップ上にボンディングバンドを配置するに
あたっても、上記のようにリードフレームのインナーリ
ード配置でボンディングワイヤの不要な接触を阻止でき
るようになっていると、設計の自由度が増す効果がある
。
【図面の簡単な説明】
図は、本発明の一実施例による集積回路装置のインナー
リード配置を示す平面図である。 １０・・・・・・タブ、１１〜１４・・・・・・インナ
ーリード、２０・・・・・ＩＣチップ、２１Ａ、２１Ｂ
・・・・・・ポンディングパッド、２２Ａ、２２Ｂ・・
・・・・ボンディングワイヤ。

Claims (1)

    【特許請求の範囲】
  1. １ 集積回路を内蔵した半導体チップと、上記半導体チ
    ップの対向する２辺それぞれに沿って形成された複数の
    ポンディングパッドと、上記半導体チップの周囲にその
    先端か位置するように形成された複数のリードと、上記
    複数のリードの先端と上記ポンディングパッドとを接続
    するボンディングワイヤとを有し、上記複数のリードの
    うち、上記対向する２辺それぞれに沿って位置するリー
    ドは、そのリードの先端と上記半導体チップとの距離が
    その中央部のリードからはなれるにつれて小さくなるよ
    うに上記半導体チップ周囲に位置していることを特徴と
    する集積回路装置。
JP57039541A 1982-03-15 1982-03-15 集積回路装置 Expired JPS5831733B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57039541A JPS5831733B2 (ja) 1982-03-15 1982-03-15 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57039541A JPS5831733B2 (ja) 1982-03-15 1982-03-15 集積回路装置

Publications (2)

Publication Number Publication Date
JPS57164557A JPS57164557A (en) 1982-10-09
JPS5831733B2 true JPS5831733B2 (ja) 1983-07-08

Family

ID=12555907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57039541A Expired JPS5831733B2 (ja) 1982-03-15 1982-03-15 集積回路装置

Country Status (1)

Country Link
JP (1) JPS5831733B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS604524A (ja) * 1983-06-22 1985-01-11 Ajinomoto Co Inc エポキシ樹脂用潜在性硬化剤
US5269452A (en) * 1992-11-12 1993-12-14 Northern Telecom Limited Method and apparatus for wirebonding
JP2636776B2 (ja) * 1995-02-09 1997-07-30 日本電気株式会社 ワイヤーボンディング方法

Also Published As

Publication number Publication date
JPS57164557A (en) 1982-10-09

Similar Documents

Publication Publication Date Title
US6855575B2 (en) Semiconductor chip package having a semiconductor chip with center and edge bonding pads and manufacturing method thereof
US5250841A (en) Semiconductor device with test-only leads
JP4456889B2 (ja) 積層型半導体パッケージ及びその製造方法
JPH09312375A5 (ja)
JPH0927512A (ja) 半導体装置
JPS6035524A (ja) 半導体装置
JPS5831733B2 (ja) 集積回路装置
JP2771104B2 (ja) 半導体装置用リードフレーム
JPH0256942A (ja) 半導体装置
JP3290869B2 (ja) 半導体装置
JPH0546098B2 (ja)
JPH0461152A (ja) 半導体装置
JPH04243156A (ja) プラスチックｐｇａパッケージ
JPS59139660A (ja) 半導体装置
JPS6155770B2 (ja)
JP3078526B2 (ja) 樹脂封止型半導体装置
JPS647645A (en) Semiconductor device and manufacture thereof
US6323541B1 (en) Structure for manufacturing a semiconductor die with copper plated tapes
JP2842592B2 (ja) 半導体集積回路装置
KR940008336B1 (ko) 반도체 패키지
JPH03192736A (ja) 半導体装置及びその製造方法
US20020109222A1 (en) Multi-die integrated circuit package structure and method of manufacturing the same
KR970053649A (ko) 와이어리스 반도체 패키지
JPH0697218A (ja) 半導体装置
JPH01125964A (ja) リードフレーム