JPS5833342A - ２進デ−タの伝送方法ならびにその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

本発明はデジタルのデータ伝達、さらに特別には、パワ
ライン伝達媒体内の嵩い調和のノイズ内容を有するパワ
ライン伝達システムにおける高ビツト速度におけるデジ
タルデータを送るための新規な方法および装置に関する
〇 建物内の商業パワ一手段のブランチ回路のような存在す
る媒体上のデジタルデータを伝達可能にすることはしば
しば望まれる。パワライン媒体を利用する調節された担
体の伝達、あるいはパワーライン担体（ＰＬＣ）伝達は
、媒体上のノンガウシアンノイズによって、独特の問題
を提供する。この媒体は・パワライン周波数（６０Ｈｚ
、　　米国における）の逆数に等しい間隔において起る
ノイズスるノイズスパイクにより、典形的に改悪される
０これらスパイクはガウシアンホワイトノイズを加えた
バ「ノライン周波数（６０Ｈｚ）調和を有するノイズス
ペク〜トルの上昇を与える。パワライン周波数調和（ま
別の方法で得られる信号−ノイズ比を減少しそしてしば
しば許容し難い高い誤った度合あるいは全部の伝達がこ
われることを導き出す０パワライン伝達器体上のより高
い担体信号ボルテイジを印加することにより調和ノイズ
問題に打勝つこＸはしばしば実行出来ない０これは公衆
調整部門、ブランチパワラインからパワを引く装置上の
反対効果、あるいは同じ媒体を利用する隣接した伝達シ
ステｌ、間の許容されない媒害レベルを発生することに
より負わされる部分的な法的制限を義務づけられるかも
知れない。 パワライン周波数調和問題を緩和するために提示された
１つの案は広がったスペクトル技術の使用によったもの
で、そのスペクトル技術において。 調節過程は最初の信号バンド巾より非常に大きい伝達バ
ンド巾をこえる伝達信号エネルギを拡大する。適当なデ
モデュレータは伝達バンド巾における信号エネルギの存
在を選択的に合計し、そしてノイズを拒否し・それによ
り改善された信号−ノイズ比が得られる０広がったスペ
クトル調節、およびチャープ周波数調節の特殊な調節は
、ロバートシー　ディクソン（ウィリー　インター　サ
イエンス、１９７６）によりスプレッドスペクトルシス
テムにおいて記載されたように、そのような使用のため
に提示された。典形的なチャーブスプレッドスペクトル
システムにおいて、比較的複雑な受信器および伝達器構
造はロジック１ビツトのための第１周波数から第２周波
数への第１の方向において、またロジック１ビツトのた
めの第２周波数から第１周波数への反対の方向において
最初にチャージする信号する波形を伝達するように要求
されろ。このチャープ波形はビット同時性に関して特別
な複雑化を表わし、また追加の装置は受信端においてデ
ータビットおよび時計同時性を与えるために要求される
。追加の問題は同じビットの一連を伝達する時表われる
周波数不連続により起るかも知れない。レフワライン伝
達担体を調・節するためζこ高ビツト度合のデジタルケ
ータ調節パワライン担体信号を伝達しまた比較的高いパ
ワライン調和ノイズ免除を与えるような方法は・比較的
学純な受１を器および伝達構造を与えまた、システム受
信器と伝達器の間のビット同時性を与えるが、それ故に
非常に望ましい〇 本発明により、パワライン伝達システムにおける伝達器
の出力周波数は、各ビット時間間隔の初期・中間および
終における予め決められた中心周波数における即時の周
波数を持つように制御される。即時′の伝達周波数は、
−変容ビット時間間隔内で最大およ、び最小、あるいは
最小および最大の周波数の存在で、第１バイナリ条件お
よび第２バイナリ条件のためにそれぞれ起るビット一時
間間隔においてそれぞれ／４および３／４の時において
変化する。パワライン周波数調和の効果の抹消は各ヒツ
ト時間間隔における結果の２重ランプ波形により与えら
れる。 一つの現存する望ましい実施例において、３重ランプチ
ャープ゛周波数調節波形を与えるための、パワライン伝
達媒体への伝達器は、４度において入力データ速度を測
定される平行−イン／連続−出の変化記録、およびパワ
ラインと結合された出力においてチャープ波形を有する
ボルト制御オシレータの周波数制御出力へ３重うンプア
ナグボルトを与えるために次の積分器を利用する。適当
なレベルシフト、波形転換および拡大は３つの標準積分
回路と同様に少な（実現される伝達器を与えるために利
用される。受信器の１つの現実的な望ましい実施例は、
３重ランプチャープ周波数調節波形が表われるパワライ
ン伝達媒体からのデータおよび時計パルス情報両方を回
復するために、ビットタイミング時計パルスを与えるた
めに全波修正および入口検知される積分器入力を備えて
、バイナリテークを回復するために積分器および後のコ
ンハ″レークを通す出力パスを有する相−ロックドルー
プを利用する。都合のよいことに、拡大、ソフト制限お
よびバンドパス透過は相ロックドループへの導入の前の
パワライン伝達信号を予処理する。本発明による装置は
比較的蘭学かつ低コス１−装置でパワライン周波数調和
拒絶の高度なものを与えそしてまた受信器と伝達器との
間に容易なビット同時性を与える。 しにがって・パワライン伝達担体を調節するために高１
稠和ノイズ内容を有するパワライン担体伝達システムに
おける使用のために高ビツト度合デジタルデータ調節パ
ワライン担体信号を伝達するように新規な方法を提供す
るのが本発明の１つの目的である。 新規な方法を用いる新規な伝達器および受信器装置を提
供するのが本発明の他の目的である〇本発明のこれらお
よび他の目的は、図面を参照して、下記の詳細な説明を
考慮することにより明らかになるであろう。 始めに第１図、第１ａ図、第１ｂ図ならびに第１Ｃ図を
参照すると、電力線通信システム１０は、伝送媒体とし
て電力線分岐回路１４を用いて、テイジタルデータを受
信機１２に送信する送信機］１を備えている。典型的に
は、分岐回路１４は電力配電変圧器１５の２次側巻線に
接続されるすべての回路を含む。従って、分岐回路１４
は、降圧配電変圧器の２次側巻線から１つあるいはそれ
以上の住宅に使われる２２０ボルトの分岐であり得るし
、あるいは商業的な建築物の電力が単一の降圧配電変圧
器の２次側巻線によって与えられる幾分高い電圧（約４
４０ボルト）のすべてのオフィス建築物内のすべての配
電巻線であり得る。分岐回路１４の第１の目的は、電力
線周波数で、例えば電灯、モータ等のような少なくとも
１つの負荷１７にエネルギ化の電力を与えることである
。分岐回路１４の第２の目的は、通信システムの媒体と
して働くことである。この２番目の目的は、例えば光の
調光機、モータの速度制御装置などのような装置２０に
よって制御され得る・他の負荷１９により妨害される０
これはガウスの“白色″雑音の源としてだけでなく電力
線周波数（米国では典型的にｆｊ６０Ｈｚである）の調
波の源として働く。電力線調波は、電力線通信（ＰＬＣ
）システムで他に得られるＳＮ比を減少し、そして、し
ばしば受は入れることができない高ビツトエラー速度を
導き、そして時折、送信機１１と受信機１２との間に完
全な通１ｄの破壊を導（。 本発明によれば、送信機１１の出力周波数Ｆは、第１ｃ
図に示される関係をもって、第１ｂ図に示される入力周
波数制御電圧Ｖの波形により、第１ａ図に示されるチャ
ープ周波数の関係をもつように制御される。周波数制御
電圧Ｖは中心値Ｖｃであり、送信機周波数Ｆは、各ビッ
ト時限Ｔの初期、中期そして終期で中心周波数ｆｃであ
る０２進の１のデータビットが、１ビツト時限Ｔにおい
て、周波数制御電圧■ならびに周波数を、１ビツト時限
の初期１／４でそれぞれ中心電圧Ｖｃならびに中心周波
数ｆｃからそれぞれ最大制御電圧Ｖｃ＋Δ■ならびに最
大周波数ｆｃ＋Δｆにほぼ直線的に増加させることによ
って、伝送される。その後、制御電圧ならびに周波数は
両方ともＩビット時限の中期１／２で、最少の周波数ｆ
ｃ−Δｆに掃引する瞬時の搬送周波数をもって・最少の
制御電圧Ｖｃ−ΔＶにほぼ直線的に減少する。その後、
２進の１ビツト時限の終期１／４で、制御電圧ならびに
瞬間的に伝送される周波数が両方ともそれぞれ中心電圧
ｖｃならびに中心周波数ｆｃ　　にほぼ直線的に増加す
る。２進の０のデータビットが、他のヒツト時限Ｔ′　
で、鏡像様式に伝送される。２進のＯのデータビットが
、中心電圧Ｖｅならびに瞬時の中心送信機周波数ｆｃで
スタートし、そして以下のように伝送される０すなわち
、１ビツトの時限の最初１／４で、最少周波数ｆｃ−Δ
ｆへ瞬時周波数のほぼ直線的な減少をもって、周波数制
御電圧■をほぼ直線的番こ最少値Ｖｃ−ΔＶへ減少する
。それから、１ビツトの時限の中期１／２で、制御電圧
ならびに関連した瞬時周波数の両方ともを、それぞれ最
少電圧Ｖｅ−ΔＶならびに最少周波数ｆｃ−Δｆから最
大制御電圧Ｖｃ＋＃ならびに関連した最大周波屓ｒｃ＋
Δｆへほぼ直線的−に増加する。そして、１ビ′ノドの
時限の終期１／４で、制御電圧ならびに瞬時に伝送され
る周波数の両方ともを、その最大値から中心値ｖｃなら
びにｆｃへそれぞれほぼ直線的に減少する。個々の装置
は、制御電圧が瞬時周波数に対し逆の関係を有する、す
なわち、それぞれ制御Ｂ４圧の減少あるいは増加がそれ
ぞれ瞬時周波数の増加あるいは減少になるということを
必要とすることが理解されるべきである０また、上記し
ｆこ正の論理波形が、特定のＰＬＯシステムによって必
妥とされるならば、負の論理データを伝送するのに反転
され得るということも理解されるべきである。 この方法１で、送信機の出力を変調する周波数によって
、調波雑音の影響を減少するために高い程度の電力線周
波数の調波消去を得る間に、比較的簡曝な装置構成が送
信機１１ならびに受信機１２に用いられ得る０このチャ
ープ波形の使用は、また受信機で瞬時搬送周波数の容易
なトラッキングを与える０というのは、そこでは、突然
の周波数飛越しがないからである（チャープ変調の多く
の他の形に見られるように）。さらに、このチャープ変
調の形は受信機ならびに送信機の間のビット同期化の必
要性を取り除く。というのは受信機が、送信機から、受
信した周波数変調チャープに応答して、データのビット
流れならびにビットのタイミング・クロック・パルスの
両方ともを与えることができるからである。 次に第２図、第２ａ図ならびに第３８図ないし第３ｅ図
を参照すると、いま１つの好ましい送信機１１の具体例
がブロックならびに概略グイアクラムの形で示されてい
る０送信機のデータ人力１１ａは、（図示しないデータ
回路によって）−秒当たり１／Ｔビツトの速度で、伝送
されるべき２進のデータを与えられる。クロック波形は
、−秒当たり’／４Ｔパルスの速度で、データ回路（図
示せず）によってクロック入力１１ｂに同時的に与えら
れる。この人カクロソクの波形は４分割手段３０の入力
３０ａに印加され、これは標準のＣＭＯ８４０２７のデ
ュアル・フリップ・フロップ論理集積回路／Ｃとのよう
なもので与えられ得る。４分割手段３０の出力３０ｂの
波形は、−秒当だ一す１／Ｔパルスの速度のクロックパ
ルス列である。この波形は・第１のインバータ３２によ
り反転され、そして第１のクロックＣＬＫＩ信号として
、４ビツトの平行−けた−人れ（ｐａｒａｌｌｅｌ−ｓ
ｈｉｆｔ−ｉｎ　）　％直列−けた−出しく　５ｅｒｉ
ａｌ　−５ｈｉｆ　ｔ　−ｏｕｔ　）のレジスタ３・１
の入力−平行−シフト１／のクロック入力３４’　ａに
印加され、これは標準の０ＭＯ８４０３５集積回路など
のようなものであり得る。入力１１ｂのり

【コック波形
は、第２のクロックＣＬＫ　２信号として、４段階シフ
トレジスタ３４の直列−出力クロックＣＬＫ入力３４ｂ
に接続される。シフトレジスタ３１はその４段階のそれ
ぞれのために１つのデータ人力３４ｃｍ１ないし３４ｃ
ｍ４を有する〇第１ならびに第４の段階のデータ人力３
４ｃ＝１ならびに３４ｃｍ４は一緒に第２のインバータ
３６の出力ζこ接続され、このインバータは送信機のデ
ータ入力１１ａに接続される入力を有している〇インバ
ータ３６は、例えば標準の０ＭＯ８４０１１集積回路な
どのようなものの部分を形成するような２人力ナンドゲ
ートの両方の入力を一緒に接続することによって形成さ
れ得る。データ人力１１ａは直接シフトレジスタの第２
ならびに第３段階の入力３４ｃｍ２ならびに３４ｃｍ３
に接続される。 仮ニ、Ｃ，ＭＯＳ　４０３５シフトレジスタが用いられ
るならば、このシフトレジスタのＱ３出力３４ｄは補助
のインバータ３８の入力に接続され、これは０ＭＯ８４
０１１の他の部分であり、得て、その出力は、適切な直
列出力のシフト操作のために、レジスタの第１段階のＪ
ならびにに入力の両方に接続される。 シフトレジスタの出力３４ｄは、また、レベル嘩シフタ
兼インバータ手段４０の入力４０ａに接続される。手段
４０は、シフトレジスタの出力（この電圧は典型的には
、論理０レベルに対しては約０ボルトであり、論理ルベ
ルに対しては、シフトレジスタに印加される操作電位は
約＋Ｖボルトである。）から同じような形、しかし積分
器手段４２の入力４２ａｌこ求められる異なる論理０な
らひＣ（−論理ルヘルの波形へ、論理レベルの電圧を変
えろ。積分器手段の出力４２ｂの波形は、１ビットの時
限ＴあるいはＴ′の各連続的な１／４部分の間、はぼ直
線的に変化する電圧区分を有する三角形の波形である〇 レベルシフタ兼インバータ手段４０ならびに積分器手段
４２は一対の演算増幅器４０′ならびに４２′によって
与えられ得る（第２ａ図）０第１の演算増幅器の非反転
の十人力４０８′は直接シフトレジスタの出力３４ｄに
接続されている。第１の演算増幅器の反転の一人力４０
ｂ′は、電位差計４４のワイパ腕に接続され・それ自身
、正の操作電位十ｖと大地電位との間に接続されている
０第１の演嘗［胃１１情器はレベルシフタとして操作し
、電位差計４・１を横切って接続される出力４００′を
有している０この電位差計は抵抗４６を介して第２の演
算増幅器４２′の反転の一人力４２ａ′に接続されるそ
の１ノイパ腕を有している。第２の演算増幅器の非反転
の十人力４２ｂ′は大地電位に接続されている。第２の
演算増幅器は反転積分器であり、帰還網５０を介してそ
の非反転入力４２ａ′に戻り接続・される出力４２ｃ′
を有している。この帰還網は並列接続で積分コンデンサ
５０ａならびに比較的高抵抗のエレメント５０ｂを備え
ている。 この積分手段の出力４２ｂは、他の演算増幅器５２′を
用いている調節可能な利得増幅器５２の入力５２ａに接
続されている。増幅器手段５２は０と−２との間に調節
可能な利得を有する。非反転の十人力５２８′は大地電
位に接続され、一方、反転の一人力５２ｂ′は、キャパ
シタンスエレメント５４ｂと直列な抵抗ニレメン）５４
ａを備えた入力網５４を介して、積分器手段の出力４２
ｂに接続されている。この演算増幅器の出力５２０′は
、利得−設定可変抵抗５６を介して、反転の一人力５２
ｂ′に接続されている。増幅器の出力５２ｂは演算増幅
器の出力５２０′から受は取り、レベルシフタ手段５８
の入力５８ｇに接続されている。この演算増幅器の非反
転の十人力５８８′は電位差計６０のワイパ腕に接続さ
れ・それ自身、正の操作電位十■と大地電位との間に結
合されている０反転の　入力５８ｂ′は直列の入力抵抗
６２を介して、増１唱器の出力５°２ｂに接続されるタ
ベル拳シフクの入力５８ａに接続されている。帰還抵抗
６４は反転の一人力５８ｂ′と演算増幅器の出力５８ｃ
′との間に接続され、そこでは、このレベル・シフタ手
段の出力５８ｂが与えられている。各演算増幅器、１０
’、　４２’、　５２’ならびに５８′は、例えば標準
タイプ７４１の集積回路の演算増幅器に使用できるよう
な個々の演算増幅器であり得るし、あるいはヒ１１えば
デュアル増幅器タイプ７４７もしくは多くの標準の一対
の増幅器集積回路の１つのようなマルチブルー演算増幅
器集積回路の部分であっても１い。すべての演算増幅器
は正ならびに負の操作゛五位十Ｖと−Ｖの源との間に接
続されている。 レベルシフタの出力５８ｂは電圧制御発振器（ＶＣＯ）
６６の制御電圧入力６６．ａに結線されている。ＶＣＯ
出力６６ｂの波形の周波数は所定の中心周波数ｆｃすな
わち図示するように１５０ＫＨｚの４゛−ダーに設定さ
れており制御人力６６ａの電圧によって、その中心周波
数は変動する。図のＶＣＯ６６は集積回路６６′によっ
て構成される。例えば一対の出力６６ｂ′および６６　
ｂ”の周波数を制御する制御入力６６８′を有する標準
的なＬＭ５６β集積回路等である。その■ＣＯ出力は、
一対の分離用容量６８ａ及び６８ｂを備えたラインカブ
ラ６８を介して電源ラインの２本の電線に結合している
。 特別なＬＭ　５６６　、ＶＣＯ集積回路が使用される場
合には中心周波数決定用の容量素子７０及び抵抗素子７
２ａ、７２ｂを取りつけさらに所要の中心周波数を得る
ために調整される可変抵抗７２ｂが取り付けられる。又
、スリューレイト決定用の容量素子７４も使用されてい
る０ 次に時間帯Ｔに論理゛１”のデータビットを送る場合と
次・の時間帯Ｔ′に論理パ０”のデータビットを送る場
合の送信ｉ１１の動作について考える。まずデータ人力
１１ａが時間ｔ。に論理“１”レベルを受信し、その後
時間帯Ｔの間、すなわち次の時間帯Ｔ′の始めの時間ｔ
。′になるまで論理“１″レベルの状態が続く。次番こ
時間ｔ。′になるとその後時間帯Ｔ′の間はデータ入力
１１ａは論理゛ＯＨレベルの状態に／ｌン）。このよう
にして時間ｔ。に入力論理゛１″し・＼ルはシフトレジ
スタの第２ビツト目の入力３４Ｃ−２と第３ビツト目の
入力３４Ｃ−３に入力され、第１ビツト目の入力３４Ｃ
−１と第４ビツト目ノ入力３４　Ｃ−４には反転されて
論理゛０″ルベルか入力される０人力１１ｂのクロック
信号は入力１１ａのデータの遷移と同期しており、所定
のクロック入力が入力されるとシフトレジスタの６パラ
し・ルシフト′″クロック入力３４ａに信号がはいり・
・１つのシフトレジスタのステージにデータ人力１）１
．〜Ｉ）３が供給される。その後すぐに、４つのり［」
ツクパルスのうち最初のパルス（各ビット時間帯１”　
、　Ｔ’の時間内に４個パルスが発生する。）は゛ノリ
アルアウト″クロック人力３４ｂを作動させてシフトレ
ジスタの第４番目のステージに含まれている論理レベル
をシフトレジスタの出力３４ｄから出力する。そのステ
ージは論理”０″レベル状態に設定されていたものであ
るから、第３ａ図に示すようにシフトレジスタ出力電圧
Ｖ３４　ｄはヒツト時間帯Ｔの最初の１／４期即ち時間
ｔ。からｔ、までの時間には論理゛０″レヘル状態（こ
なっている。その後、第３番目のステージの論理″１”
レベル状態、第２番目のステージの論理”′１″ルベル
状態、第１番目のステージの論理゛０″レヘル状態はそ
れぞれ順番に出力３４ｄから出力される。従って出力電
圧Ｖ３４ｄはビット時間帯Ｔの２／４期、７４期及び４
／４期即ち時間ｔ２〜ｔ８、ｔ３〜ｔ４、ｔ４〜ｔｏ′
には＋■ボルト、十■ボルト、０ボルトのレベルにある
。 ビット時間帯Ｔ′の始まりである時間ｔ。′になると論
理１１０＋１データビツトが入力１１ａに入力され、歓
パラレルシフト”クロック入力がクロックパルスによっ
て作動するとシフトレジスタの４つのヒント入力はそれ
ぞれ論理パ１”レベル、論理゛′ｏ”レベル、論理１０
”レベル、論理６１″レベルに設定すれる。その後すぐ
に、゛シリアル出力”クロック人力３４ｂにクロックパ
ルスが４つはいり、出力電圧Ｖ３４ｄはビット時間帯Ｔ
′の１／期、２／期、４ ３／期及び４／期即ち時間ｔ。′〜ｔ、′、ｔ、Ｉ〜ｔ
２′、４ ｔ２′〜ｔ３′、ｔ３′〜ｔｏ″には＋■ボルト、０ポ
ルト、０ポルト、＋ｖボルトのセベルにある。 積汁器４２が本発明の目的に合媛する≠−の終端をｆｌ
ｏする積分器であれば、ＶＣＯ６６の制御電圧の必要性
に応じてシフトレジスタの出力電圧のレベルを７フトす
る必要はない。しかし図示するような二重の終端を有す
る積分器であれば大刀信号は直流レベルがゼロ電圧でな
ければならない。従って・第３ｂ図に示すようにレベル
シフタ・インバータ４０の出力には第３ａ図の波形を反
転しかつし・＼ルシフトした波形の電圧が出力される。 即ち時間１ｏにはレベルシフタ・インバータの出力電圧
■４０ｂは＋■ボルトでありｔ、には−Ｖボルト・ｔ３
　には＋■ボルトに変動している。第２のビット時間帯
Ｔ′の始めｔ。′にはレベルシフタ・インバータの出力
電圧Ｖ４０ｂは−Ｖボルトであり・　ｔ１′〜ｔ３′に
は＋■ボルトに変動しその後即ち第２ビット時間帯Ｔ′
の終了するｔ。□まで一■ボルトにまた変動する。 第３ｂ図の波形は積分器４２で積分され第３ｃ図で小す
ように出力電圧Ｖ４２ｂが出力されるが各ビット時間帯
の始めと真中と終りの時間即ちｔ。、ｔ２、ｔｏ′、ｔ
２′、ｔｏ″等においてはゼロ電圧である。 時間ｔ。の出力電圧がゼロ電圧の状態から正の入力電圧
７０ａによって最初のビット時間帯Ｔの１／４期に、大
体直線的に増加して傾斜電圧部分７０ｂを形成し、時間
ｔ１には最大ピーク値＋ＫＶに達する。 時間【、に積分器の入力電圧が−■ボルトになると積分
器の出力電圧は直線的に減少しはじめ時間ｔ１〜ｔ３　
　の間即ち入力電圧が一■ボルトの間中、減り続けて電
圧部分７１ｂを形成する。従って波形の部分７１ｂは時
間ｔ、の最大ピーク値＋ＫＶから直線的に減り続けｔ２
には０％　ｔ３には−ＫＶになる〇その後入力電圧が反
転して７２ａの正電圧になると積分器の出力電圧は直線
的に増加して７２ｂを形成しビット時間帯Ｔの終了時の
ｔ。′にはゼロ電圧に達する０同様にして論理゛０″′
データビットの積分器の出力電圧は時間ｔ。′にｏＶか
ら始まるが積分器の入力電圧７０ａ′が負であるため直
線的に減少しｔ、／に−Ｋｖ！こ達する。その後積分器
の入力電圧７１ａ′が正であるため直線的に増加しｔ２
′にｏＶ、ｔ３′　に８．！　＋　ＫＶに達するがビッ
ト時間帯Ｔ′の４／４期において積分器の入力電圧７２
８′が負であるためｔｏ″　にはＯｖに減少する。 以」−の如く各ビット時間帯に形成された３つの傾斜を
有する積分器の出力波形は増幅器５２で増幅されるとと
もにレベルシフタ５８でレベルシフトされｖＣＯ制御電
圧入力に第３ｄ図のＶ５８ｂが入力される。この制御電
圧波形は各ビット時間帯の最゛初と真中と最終時に中心
周波数制御電圧Ｖｃの大きさを有し、第１／４期と第３
／４期にはそれぞれ最大′電圧Ｖｃ＋Δ■、最小電圧Ｖ
ｃ−Δ■を有す０これに応して第３ｅ図に示す出力波形
の電圧Ｖ６６ｂの調和振動する■ＣＯが発生する。第３
ｅ図ではすぐには明らかでないが出力波形の周波数は各
ビットの時間帯の始めと真中と終りの時点は中心周波数
ｆｃであり・論理゛１″′のデータビット時間帯の第１
／４期の時点と論理“０”のデータビット時間帯の第３
／１期の時点では最大周波数ｆｃｔΔｆ、論理″１′″
のデータビット時間帯の第３／４期の時点と論理”ｏ”
のデータビット時間帯の第１７４期の時点では最小周波
数ｆｃ−Δｆ　にある。そしてそれらの時点の間は第１
ａ図に示すように直線的に周波数変動をしている。 次に第４図、第４ａ図、第５ａ〜５ｂ図を参照して本実
施゛にかかるＰＬＣ受信機１２がラインカブラ７８を介
して電源線の分枝線１４から周波数変調波を受信する。 受信信号は増幅器８０の入力８０ａに印加すれる。選択
された特別の型の増幅器を使用すればラインカブラ７８
は発信機で使用されたものと同様な容量性カブラを利用
できるし勿論既知の種々のカブラを使用してもよい。増
幅器８０は出来れば制御人力８０ｃ及び信号線８５の信
号によって利得が設定される自動利得制御機能付きの増
幅器が望ましい。増幅器で増幅された受信信号は出力８
ｏｂから出力されソフトリミッタ８２の入力８２ａに印
加される。ソフトリミッタの出力８２ｂでの周波数変調
信号は図示するようにその絶対値が制限電圧０．６ｖを
決して越えなＧ）。従ってスパイクノイズ等は除かれる
。増幅されかつ振幅を制限された受信信号は図示するよ
うに中心周波数が１５０ＫＨｚ　テｌ　００ＫＨｚ　　
〜２００　ＫＨｚの周波数帯を通過させるバンドパスフ
ィルタ（ｆ３ＰＦ’　）　８４の入力８４ａに入力され
１これ以外の周波数やホワイトノイズが除去−される。 フィルタの出力８４ｂの信号はフェーズドロックドルー
プＣＰＬＬ）　８６の入力８６ａに入力される０ＰＬＬ
周彼数制御電圧はＰＬＬの出力８６ｂに連絡され第１の
受信機の出力０ＵＴＬで利用される。図示する実施例に
かかる受信機におけるＰＬＬにはＰ　Ｌ　Ｔ。 集積回路８６′例えば標準的なＬＭ５５６集積回路等が
使用される０バンドパスフイルタの出力信号は一端を門
・Ｌ集′積回路の入力に他端を接地している終端抵抗９
０を有する結合容量８８を介してループ人力８６ｂに印
加される。ＰＬＬ集積回路８６８′には市の電源十■と
負の電源−■が印加されておりま１こ実施例に係る特別
のＰＬＬにおいて要求されるバイアスや動作の安定化及
び中心周波数決定用の素子９２ａ〜９２ｆが結線される
。一対の差動ルーツ°制御出力８６ｂ′と８６ｂ“はそ
れぞれ直列抵抗９４　ａと９４ｂを介して差動増幅器９
６の反転負入力９６ａと非反転正入力９６ｂに結線され
ている。利得設定抵抗９８ａは一端は入力９６ｂに他端
は接地されており、利得設定抵抗９８ｂは一端は入力９
６ａに他端は増幅器の出力９６ｃに結線されている。こ
の出力９６ｃはＰＬＬの出力８６ｂでもあり受信機の第
１の出力ＯＵＴ　１でもある。第５ａ図１こ示すように
ＰＬＬの出力８６ｂの′電圧はそのピーク値が異なって
いるたけで理想的には第３ｄ図で示した発振機の■ＣＯ
制御入力に印加されたと同様の波形として再生される。 ＰＬＬの出力波形は理想的には発振機の周波数制御波形
と同じ−く各ヒツト時間帯の始まり、真中、終りの時点
てゼロの大きさである。理想的でない場合電源ラインの
周波数倍振動によってスパイク９９がＰＬＬの出力波形
に現われるかも知れない。図示するようにスパイク９９
ａまたは９９ｂのいずれかが各ビット時間帯の始まりの
その後の大体一定時間に現われる。 しかしソフトリミッタ８２によってスパイク９９のピー
ク値はＰＬＬ８６から出力される所定の出力波形のピー
ク値以下である。 Ｐｌ、１７手段の出力８６ｂからの三重のランプを有す
る波形は一積分手段１０１の入力１０１ａに向けられろ
０この補助回路は正の動作電位十Ｖと負の動作電位−■
との間に結合されたオフセット調整のボテンンヨメータ
１０５の刷子腕に接続された非反転の十人力を有する演
算幅器１０３を用いることによって実現される。反転入
力１０３ｂは入力抵抗１０７を介して積分器の入力１０
１ａに接続されている０積分容量器１０９は反転入力１
０３ｂと増幅器の出力１０３Ｃの間に接続され・相対的
に高い値を有する抵抗１１１で分岐されている０増幅器
の出力１０３ｃは積分器の出力１０　ｌ　ｂｌこ接続さ
れ、そこから第２のレシーバの出力２が取られＣいる０ 積分器の出力波形（第５ｂ図）は理想的には周期が２Ｔ
で、各々のビット時間間隔の最初と最後において殆んど
振幅がゼロの半サイクルのシヌソイドである。半サイク
ルの積分器出力波形の極性は、ｈ々のビット時間間隔の
最初の４分の１における１）目１手段の出力ランプの極
性によって決まるＯこのように論理ｌのデータのビット
が入力されると、ビット時間間隔の最初の４分の１にお
いて・ランプ波形部分１１５ａは正の方向に増加し・こ
れによって関連する積分器の出力波形は正の極性のシヌ
ソイドの半サイクルの波形１１６ａとなる。 同様に、論理０のデータのビットが入力されると、ビッ
ト時間間隔の最初の４分の１において、ランプ波形１．
１５　ｂは負の極性となり、これ番こよって対応する積
分器の出力波形は負の極性の半サイクルのシヌソイド部
分１１６ｂとなる。理想的でない（もつと一般的な）場
合においては、ビット時間間隔の間に受けるノイズスパ
イクは積分器の出力波形の極性でなく、振幅を単に歪め
るたけとなろう。この゛ように、±ｂｖという振幅のピ
ーク値が得られるならば、各々のビット時間間隔の間に
起る極性と時間に依存して、高調波のスパイス９９の存
在はスパイクのピーク値を、高々、＋ｂ’　（Ｖ）又は
−ｂ’　（ｖ）に変えるであろう。積分器の出力波形の
大きさはビット時間間隔の始めと終りにおいて殆んどゼ
ロの大きさ以下となるかも知れない。 説明すると、受は取った論理１のデータのビットのビッ
ト時間間隔の最初の４−分の１の間にスパイク９９ａは
発生し、正の極性をもっているにもかかわらず、積分器
の出方波形の大きさはスパイク９９ａの発生時１１８８
点で増加し・そして正のスパイクの極性のために、ビッ
ト時間間隔の残りの間、いくらか大きい振幅１１９ａを
有する。別のスパイクが入力されないと、次のビット時
間間隔Ｔ′の始めにおいて、正のオフセット１２ｏは論
理Ｏのデータのビット時間間隔Ｔ′において積分器の出
力波形１１９ｂの負の極性のシヌソイドの半サイクルに
正のオフセットを与える′に過ぎない。 同様に、正の極性のスパイク９９ｂが論理０のデータの
ビット時間間隔Ｔ′の最初の４分の１において受けられ
ると、ゼロオフセットのシヌソイド部分１１６ｂは１１
８ｂの部分のスパイク・エネルギたよって修正され正の
オフセット部分１１９ｂに対応して、やや負のピーク振
幅−ｂ　’　（ｖ）を有する。しかしながら、積分器の
出力波形は論理１のデータのビットの間専ら正の極性で
、論理０のデーりのビットの間専ら負の極性であること
がわかるであろう。 積分器の出力波形を殆んど０の大きさの電圧と比較する
ことによって、伝達されたデータのビットの状態は回復
されうる。したがって、積分器の出力１０１ｂは比較器
１２２の入力１２２ａに接続される。比較器は接地され
た抵抗１２６に接続された反転入力１２４ａと殆んど同
一の抵抗１２８を介して比較器の入力１２２ａに接続さ
れた非反転の十人力１２４ｂを有する演算増幅器１２４
を用いている。増幅器の出力からどの入力へもフィード
バックは存在しないので・比較器の出力１２２ｂ（増幅
器の出力１２４ｃからとられレジバーデータ出力３とし
て与えられる）は、比較器の入力１２２ａにおける信号
の大きさがＯよりも大きいならば、殆んど＋■の作動電
位の大きさにあるであろうし、又第５ｃ図に示すごとく
、比較器の入力１２２ａの信号の大きさが０以下の間は
殆んど負の作動電位−Ｖにあるであろう。このように、
論理１のビット時間間隔Ｔにおいては、負の出力レベル
１３２が論理０のビット時間間隔Ｔ′において与えられ
るのに対し・正の出方レベル１３ｏは、理想的な場合に
はレシーバ−データ出力において与えられる。図示した
理想的でない場合においては、正のオフセット１２０の
ためにデータ出方は続くビット時間間隔Ｔ′の始めの小
さな間隔の間・正のレベル１３０ａにとどまり、エツジ
１３４において負の極性の出力レベル１３２に下がる。 同様に、非理想的な波形部分１１９ｂはビット時間間隔
Ｔ′の終りの前のある時間において０レベルに達するの
で、回復したデータ出力はアップエツジ１３６を有し、
そしてビット時間間隔の終りの前に直ちに短かい正の極
性の部分１３　’Ｏｂを有している。 別のレシーバ出力ＯＵＴ　４において与えられるビット
タイミングのクロックパルスは全波整流器１４０とスレ
ッショルド検出器手段１４２を利用することによって与
えられる。積分器の出力１０１ｂは全波整流器の入力１
４０ａに接続されている。 全波整流器は殆んど等しい抵抗値を有する一対の抵抗要
素１４６ａと１４６ｂを通じてそれぞれ接地された反転
−人力１４４ａと非反転十人力１４４ｂの両方を有する
演算増幅器１４４を利用している。 一対のダイオード１４８ａと１４８ｂは入力１４４ａと
１４４ｂの間に直列に接続され、ダイオード１４８ａの
アノードは入力１４４ａにダイオード“１４８ｂのカソ
ードは入力１４４ｂにそれぞれ接続されている。この二
つのダイオードの間の接合点は入力抵抗１５０を介して
整流器の入力１４０ａに接続されている。フィードバッ
ク抵抗１．５２は反転入力１４４ａから演算増幅器の出
力１４４ｃに接続されており、これにより全波整流器の
出力１４０ｂを形成している。スレッショルド検出器１
４２は別の演算増幅器１６６を利用し、入力抵抗１５８
を介してそれ自身整流器の出力１４０ｂに接続されてい
るスレッショルド検出器の入力１４２ａに接続されてい
る非反転プラス人力１５６ａを有している。ポテンショ
メータ１６０は正の作動電位子■とグランドの間に接続
され、その刷子腕は演算増幅器の反転入力１５６ｂに接
続されている０演算増幅器１５６のまわりにはフィード
バックを用いられておらず、その出力１５６ｃはスレッ
ショルド検出器の出力１４２ｂに直接接続され・それか
ら出力ＯＵＴ　４がとられている。 スレッショルド検出器の出力（第５ｄ図■は・ポテンシ
ョメータ１６０が十〇（Ｖ）（第５ｂ図参照）のレベル
にセットされるならば、各々のビット時間間隔の始めと
終りにおいて振幅がＯであり、波形’１１６　ｍが１６
５ａ点でスレッショルド電圧＋Ｃ（Ｖ）に達すると、正
の値１６６（正の作動電位十Ｖの大きさに殆んど等しい
）に達するアンプエツジ１６５を有するであろう。正の
パルスは積分器の出力波形１１６ａが点１６７ａにおい
てスレッショルド電圧以下に下がる後縁１６７を有する
であろう。パルス９９ａが積分器の出力波形がトリガ電
圧＋Ｃ（Ｖ）に達する前に例証的に現われる理想的でな
い場合においてｃチ、実際の積分器の出力波形１１９ａ
は早い点１６５ａ’においてスレッショルド電圧に達し
、それによって実際の前縁１６５′は実際の場合よりも
わずかに早く生ずるが、依然としてビット時間間隔のず
っと後にある。同様に、非理想の波形１１９ａの、負へ
向かう方向への交差は後の点１６７　ａ’において発生
し、それによって実際の後縁１６７′は理想の後縁】６
７よりもわず力ｌこ後に発生するが、依然としてビット
時間間隔Ｔの終りよりもずって前にある。論理０のビッ
ト時間間隔Ｔ′においては、全波整流器１４０の動作は
負の極性の積分器出力を反転させ、それによってスレッ
ショルド検出器１４２は正極性の正弦波形部分を受けと
る。理想的な場合においては、アップエツジ１６９は理
想のアップエツジ１６５がそれ自身のビット時間間隔に
おいて起るのと同じ時間にビット時間間隔で起るであろ
う。 スレッショルド検出器の出力１４２ｂはその後、殆んど
正の作動電位十■の部分１７０をタウンエツジ１７１が
起るまで、後縁１６７がそれ自身のビット時間間隔Ｔに
おいて発生するのと殆んど同じ点で、ビット時間間隔Ｔ
′の終りの前に有している。クロックパルス１６６と１
７０は理想的な場合に、関連するビット時間間隔の中間
（時間ｔ２又は時間ｔ２つあたりに殆んど集中している
。理想的でない場合においては、論理のゼロクロツタパ
ルスのアップエツジ１６９′よりいくら１から後に発生
するであろう０これに対し、実際のダウンエツジ１７１
′は正極性のノイズパルスを有する図示した場合に対し
て理想のダウンエツジ１７１よりいくらか早く発生する
０全波整流器そしてこれに続くスレッショルド検出器は
、ノイズスは電源ライン周波数単弦パルスが存在する場
合においても、ビットのタイミング情報が容易に与えら
れうるということがわかるであろう。所望ならば、デー
タ比較器１２２にはサンプルホールド手段１７５が続き
、スレッショルド検出器の出力１４２ｂと接続−された
、そのサンプリング人力１７５ａを有し・それによって
比較器の出力１２２ｂにおけるデータパルスは入力１７
５ｂに与えられ、同期したサンプルホールド出力１７５
ｃの波形を与えるようにサンプルされホールドされる。 レシーバ積分器１０１は、したがって・積分した出力の
大きさが、各々のビット時間間隔の間、スレッショルド
検出器のスレッショルドより低い値から高い値の間を一
回の行程だけ動くように作動しなければならない。さら
Ｉこ、積分器の出力波形は、ただ１つのタイミングパル
スがデータビットを受けとる毎に生ずるように、同じビ
ット時間間隔の終りにスレッショルドより低い値に戻ら
なければならない。ポテンショメータ１６０のセントは
先述の基準を保証するようになされる。また、積分器の
出力波形は各々の論理−１ビット時間間隔の間、少くと
も１回正の値、そして各々の論理０のビット時間間隔の
間食なくとも１同質の値を示さなければならない。この
ように積分器出力の要件を確立することによって・レシ
ーバ１２は高調波ノイズにおける結果と同期したスパイ
クの影響を少なくするように次のように働くであろう。 （、）　　ソフトリミッタ８２に続く、増幅器８０の増
幅はスパイク・エネルギの多くをしりぞけ、それによっ
てスパイクの大きさはチャーブ周波数変調キャリヤ信号
のレベルを殆んど越えない。１（ｂ）　　バンドパスフ
ィルタ８４はバンド外のスハイクの高調波成分を殆んど
拒絶する０ （ｃ）　−Ｐ　Ｌ　Ｉ、手段８６は狭帯域のローパスフ
ィルりを用い、したがってローパスフィルタの相対的に
狭いバスノ＼ンド（容量９２ｅを含む）内に落ちる電源
ラインの高調波によってだけ影響されうる。 Ｏ−パスフィルタのパスバンド内に落ちるこれらの電源
ラインの周波数の高調波でさえ、後述する６高調波キヤ
ンセレーシヨン”ブＯセスによっていくらか減じられる
。瞬間キャリヤ周波数（第１ａ図に示す）に不連続性が
なぐ・ＰＬＬが非常に帯域の′ローパスフィルタを利用
でき、それによってＰＬＬ手段の高調波およびホワイト
がウスのノイズに対する感度を減することができる点で
特に有利である０ （ｄ）　　チャープ周波数変調の技術は上述の°高調波
キャンセレーション”による高調波ノイズの感度を下げ
る〇 次に第６ａ図〜第６ｄ図において、まず最小周波数ｆｃ
−Δｆ　と最大周波数ｆｃ＋Δｆ　との間の伝゛送周波
数帯域幅内の周波数　ｆＨにおいて唯一の調波が存在す
る場合（第６ａ図および第６ｂ図）を参照することによ
って理解されるであろう。論理符号”１”或は論理符号
“０”データビットのいずれかが伝送されかつ調波周波
数が中心周波数の上位或は下位にある間は同一の成果が
得られるから・調波相殺に関して論理符号″１”データ
ビットおよび中心周波数ｆｃよりも大きいが最大周波数
ｆｃ＋Δｆよりも小さい調波周波数ｆＨの伝送について
以下に図示説明する。よって、ビット時間間隔Ｔの間、
位相固定閉ループ回路装置出力電圧Ｖ８６ｂ’は、時間
　においてゼロの大きさから始まり瞬間伝送周波数が中
心周波数ｆｃからほぼ直線的に増大するにつれて同様に
ほぼ直線的に増大する。掃引周波数が調波周波数′ｆＨ
（時間ｔａにおいて）に達すると、位相固定閉ループ回
路装置周波数は成る時間Δｔにわたって停止し、この短
い時間間隔の終末においてキャリアトラッキングを再開
するに先たって時間ｔ５まで■□にＰＬＩ、装置出力電
圧を維持する。このように出力電圧Ｖ　８６　ｂ’は時
間ｔ。におけるゼロ値から時間−における値ｖＨにほぼ
直線的に増大し、次いで時間ｔｂまでΔを時間間隔の間
、電圧ｖＨを維持する。次にＰＬＬ装置出力電圧は、ビ
ット時間間隔Ｔの１／４が経過して時間ｔ１において最
大電圧んに達するまでその増加傾向をたどる。そののち
、この出力電圧は、調波周波数ｆＨに再ゝび到達するま
で掃引周波数がほぼ直線的に減少するにつれて減少する
。この時点ｔｅ）こおいて・位相固定閉ループ回路装置
は成る時間間隔Δｔ′にわたって調波周波数に固定し、
はぼ一定の電圧ｖＨが該装置からの出力としてあられれ
る０時間間隔Δｔ′の終末、即ち時間ｔｄにおいて、Ｐ
ＬＬ装置は再びキャリアトラッキング状態となって出力
電圧は、新規に増大する掃引周波数に応答して時間ｔ′
において、ゼロ値までほぼ直線的に増大し始める前に時
間ｔ３において負のピーク電圧−Ｖ　まで減少するＯ よって、積分器出力電圧Ｖ１０１ｂ’　　は時間ｔ。に
においてほぼゼロ値で始まり、一般に理想波形１８０を
もち、時間ｔ２（ビット時間間隔Ｔの中点）においてピ
ークに達し、次いで時間ｔ。・即ちビット時間間隔下の
終末において、ゼロ振幅に戻る。−しかし、時間ｔａに
おいて、積分器入力電圧は、はぼ直線的に増加し続けな
がらも一定に保たれ、これによって実際の出力電圧は、
部分１８１で示すように、理想場合よりは幾分緩徐に増
大する傾向をとる。時間ｔ、において、積分器入力電圧
の増大が再び始まり・積分器出力電圧の一層急速な増大
（部分１８２）が起る。時間ｔｃにおいて、実際の入力
電圧は実質的には直線的でないが時間間隔Δｔ′の間は
一定に保たれ、これによって実際の出力電圧は、もしほ
ぼ直線的な減少入力電圧が存在するとすればこの変化速
度よりも急速な変化速度で、時間ｔ、に到るまで増大し
続ける（部分１８３　）。 もし停止時間ΔｔおよびΔｔ′が等しければ、積分器出
力波形は、理想的な非調波場合であっても実際の調波場
合であっても時間ｔ、後は本質的に同一となるであろう
。たとえ停止時間に多少の差異があっても、波形１８０
の残余の部分は、前記いずれの場合においても時間ｔｄ
後は実質的に同一となるであろう０よって動力ライン周
波数調波は、積分器出力波形対称性が乱されても、実質
的には無視できる。 次に第６ｃ図および第６ｄ図において、複数の、即ち２
つの調波系が示され、第一のものは中心周波数ｆｃより
上方のｖＨ２であられされ、他のものは中心周波数ｆｃ
より下方の■Ｈ２であられされる。また・論理符号”°
１”或いは論理符号“０”データビットのいずれかが伝
送されても、同一の成果が得られ・調波相殺について以
下の説明では論理符号゛１″データビットに関して記述
する。 ビット時間間隔Ｔの間、位相固定閉ループ回路装置出力
電圧Ｖ８６ｂ″　は時間ｔ。においてゼロ値から始まり
・瞬間伝送周波数が中心周波数ｆｃからほぼ直線的に増
大するにつれて同様にほぼ直線的に増大する０掃引周波
数は時間ｔａにおいて高調波周波数ｆＨ６に達し、位相
固定閉ループ回路装置周波数は、時間ｔｂまで、短い時
間間隔Δｔの間この調波周波数で停止する。位相固定閉
ループ回路装置出力電圧は、従って時間ｔａから時間ｔ
、の間は電圧＋■□、に保たれ、ビット時間間隔Ｔの１
７４を経過した時間ｔ１において正のピーク電圧＋Ｖ、
までほぼ直線的に増大する。そののち、出力電圧は、調
波周波数ｆＨ１に再び達するまで、掃引周波数がほぼ直
線的に減少するにつれて減少する。この時間ｔｃにおい
て、位相固定閉ループ回路装置は成る時間間隔Δｔ′の
間この調波周波数に再び固定して、実質的に一定のルー
プ回路装置出力電圧＋■Ｈ１が出力される。時間間隔Δ
ｔ′の終末、即ち時間ｔ、においで、このループ回路装
置はキャリアトラッキング状態となり、この装置からの
出力電圧は、このループ回路が時間ｔ８において低調波
周波数ｆＨ２に固定するまで、はぼ直線的に減少する。 このループ回路は成る時間間隔Δｔ　ｒｒの間、この低
調波周波数に固定され、実質的に一定の電圧−ｖＨ２が
ＰＬＬ装置から出力される。時間ｔ、において、このル
ープ回路装置はキャリアトラッキング状態となり、時間
ｔ３における出力は負のピーク値−■まで減少する。そ
ののち、ループ回路装置電圧は、別の時間間隔Δｔ　Ｉ
Ｉの間、このループ回路が時間ｔにおいて低調波周波数
ｆＨ２に固定するまでほぼ直線的に増大する。ループ回
路出力電圧は、ループ回路がトラッキンク状態となり出
力電圧が増大してビット時間間隔の終末における時間ｔ
。′においてゼロ値に達する時間ｔｈまで実質的に一定
の電圧−ｖＨ２に維持される。 ゆえに、積分器出力電圧■１０１ｂ″は時間ｔ。におい
て実質的にゼロ値から始まり・一般に理想的波形を画き
ながら、ビット時間間隔Ｔの中点における時間ｔ２にて
ピークに達し、そののちビット時間間隔下の終末におけ
る時間ｔ。′においてゼロ値に戻る。学−調波系の場合
のように、時間話において積分器出力電圧は、はぼ直線
的に増大し続けるにも拘らず一定に保たれ、実際の出力
電圧は理想場合よりも幾分一層緩徐に増大する。時間ｔ
、におＧ）で、積分器出力電圧は再び増大し始め、部分
１８２′において一層急速な電圧増大が起る。時間ｔｃ
において実際の入力電圧は、はぼ直線的には減少せずし
て時間間隔Δｔ′の間一定に保たれ、実際の出力電圧は
、はぼ直線的な減少入力電圧の変化速度よりも急速な変
化速度をもって、時間ｔ４まで部分ｔｓ：３’で示すよ
うに増大し続ける。そののち積分器出力電圧は、時間ｔ
ｅまで減少し、この時点て積分器出力電圧は−ＶＨ２の
値をもって一定に保たれてほぼ直線的に減少しないＯゆ
えに・実際の出力電圧は理想場合よりも幾分一層緩徐に
部分１８５に見るように減少する傾向をとる。時間ｔｆ
ｌこおいて、積分器入力電圧減少が再び起りかつ積分器
出力電圧の一層急速な減少が部分１８６におＧ）で起る
。積分器出力増大電圧は時間ｔ　になるまで継続し、こ
こにおいて実際の入力電圧は停止して減少しかつ時間間
隔Δｔ“′の間一定に保たれ、積分器出力は、もしほぼ
直線的に増大する電圧が入力時に存在すれば変化速度よ
りも一層急速な速度で減少する（部分１８７　）ｏもし
停止時間ΔｔとΔｔ′か同一であれば、完全な動力ライ
ン周波数調波相殺が起る０たとえ、停止時間が位相固定
間ル−プ回路装置或いは積分器におけるヒステリシス番
こより僅かに相違しても、比較的高い程度の動力ライン
周波数調波拒絶作用が起る０ この発明は本文において好適な１実施例につＧ）て記述
したが、この装置および掃引周波数−変形波形のいずれ
についてもの多数の変形および改変が実施できることは
当業者の容易に理解できることであろう。従って、上述
の説明はあくまで実施例１こよる例示であってこの発明
の要旨は特許請求の範囲によって規定されるものである
０

【図面の簡単な説明】

第１図はパワライン伝達システムの単純化されたブロッ
ク図で、負荷およびノイズ源は効果を有し、そして本発
明の原理の理解に有用なものである。 第１８および１ｂ図は本発明の方法によるデジタルデー
タのビットを伝達するための同等の周波数および制御ボ
ルテイジ波形である。 第１ｃ図はＶＣＯ制御ボルテイジと周波数との間の関係
のダラム的表示である。 第２および２８図は本発明の方法において利用される送
信器のそれぞれのブロックおよび概略図である。 第３ａないし３ｃ図は第２回の現実の望ましい送信器実
施例において発生された同等波形の一組である。 第４および４８図は、本発明の方法により伝達されるパ
ワライン伝達媒体からデジタルデータを回復するための
受信器１つの現実的に望ましい実施例のブロックおよび
部分概略図である〇第５ａないし５−＋ｆ図は第４図の
受信器において同等の波形の一組でその操作の原理を理
解するのに有用なものである〇 第６ａ−６ｂ図および６ｃｍ６ｄは本発明の方法および
装置を利用するパワライン伝達システムにおけるパワラ
イン周波数調和の拒絶を例示する同等波形の組合せであ
る。 １０：電力線通信システム １１：送信機 １２：受信機 １４：分岐回路 １５：変圧器 １７：負荷 手　続　補　正　書　（自発） 昭和５７年　羞Ｊ１嚇日 特許庁長官　殿 ■、小事件表示　　昭和３７年　　特許願　　第７３３
２３号２、発明の名称 ！進データの伝送方法ならびにその装置３、補正をする
者 事件との関係　　　出願人 ゼネラル　エレクトリック　コンパニー４、代理人 住所　　東京都港区赤坂１丁目９番２０号Ｓ、補正命令
の日付 なし 乙　補正の対象 ７、補正の内容 （１）　　明細書の浄書を提出する。 （２）願書の出願人の代表者の欄を別紙の通り補正する
。 （３）　　委任状及び同訳文各／通を提出する。

Claims (1)

1. 【特許請求の範囲】 （１）２進データを伝送するための方法であって、（ａ
   ）予め定められた中心周波数を有する可変周波数の送信
   機を備え、 （ｂ）　　上記２進データの１ビツトが伝送されるビッ
   トの時間間隔を選択すること、 （ｃ）各ビットの時間間隔の開始ならびに終了で、上記
   送信機の瞬間周波数を、上記の中心周波数にするように
   すること・ （ｄ）　　ビットの時間間隔のあいだ少なくとも一度・
   上記の瞬間的な送信機周波数を、上記の中心周波数より
   も大きな最大周波数に連続的に変化して・第１の２進条
   件を伝送すること・（ｅ）　　ビットの時間間隔のあい
   だ少なくとも一度、上記の瞬間的な送信機周波数を、上
   記の中心周波数よりも小さな最小周波数に゛連続的に変
   化して、第２の２進条件を伝送すること・を備える２進
   データの伝送方法。 （２）　　上記の第１項の方法において、上記の連続的
   に変化される瞬間的な送信機周波数は、周波数変化のど
   ちらの方向にも不連続がない伝送方法０（３）上記の第
   １項の方法においてさらに、送られる上記の２進条件の
   ために、ステップ（ｄ）ならびに（ｅ）のひとつが完了
   したあと、上記の瞬間的な周波数を、上記の最大周波数
   ならびに最小周波数の残るひとつに連続的に変化するス
   テップを備える伝送方法０ （４）上記の第３項の方法において、上記の第１の２進
   条件で上記最大周波数ならびに最小周波数が、上記の第
   ２の２進条件で上記最小周波数ならびに最大周波数が、
   それぞれ上記の関連されるビット時間間隔の４分の１な
   らびに４分の３で生じる伝送方法〇 （５）上記の第４項の方法であって、上記のビット時間
   間隔の各４分の１での、瞬間的な周波数の上記変化が、
   はぼリニアである伝送方法。 （６）上記の第４項の方法であって、上記の瞬間的な周
   波数が、各ビットの時間間隔の中央で、上記の中心周波
   数にほぼ等しい伝送方法〇（力　上記の第６項の方法で
   あって、ビット時間間隔の各４分の１での、瞬間的な周
   波数の上記変化が、はぼリニアである伝送方法。 （８）上記の第３項の方法であって、ビット時間間隔の
   各４分の１での、瞬間的な周波数の上記変化が、はぼリ
   ニアである伝送方法。 （９）上記の第８項の方法であって、第１の２進条件で
   最大周波数ならびに最小周波数が・第２の２進条件で最
   小周波数ならびに最大周波数が、それぞれ、上記の関連
   されるビット時間間隔の４分の１ならびに４分の３で生
   じる伝送方法〇（１０１通信媒体にわたり２進データを
   通信する方法であって、 （１）　　ａ）ビットの時間間隔を定めて、この間にデ
   ータの１の学−ビットが通信されること、ｂ）各データ
   のビットを、上記ビットの時間間隔の第１の４分の１な
   らびに第４の４分の１で、第１の２進条件を有すると共
   に、上記ビットの時間間隔の第２の４分の１ならびに第
   ３の４分の１で、残る２進条件を有する第１の信号波形
   に変換すること、 Ｃ）上記第１の信号波形を積分して、３つの傾斜の波形
   を得ること、 ｄ）送信機を備えて、該送信機制御入力の波形の大きさ
   によって制御される可変の瞬間周波数の出力波形を有す
   ること、 ｅ）上記の送信機をセットして、上記制御入力の予め定
   められた波形の大きさをもつ予め定められた周波数を有
   すること、 ｆ）上記の３つの傾斜の波形を上記の送信機の制御入力
   に与えて、上記の瞬間周波数を変化して、各ビ□゛ット
   の時間間隔の開始、中央点ならびに終了で上記の中心周
   波数を有すると共に、上記中心周波数より大きな最大周
   波数を、そして上記中心周波数より小さな最小周波数を
   有して、２進データのビットの第１のタイプを伝達し、
   上記の最小周波数を有し。 そして上記の最大周波数を有して、２進データのビット
   の第２のタイプを伝達すること、によｄて２進データを
   伝送すること、 （１１）上記の送信機出力の波形を、上記の媒体にわた
   って、少なくとも１つの受信機に運ぶこと・ （Ｉ’ｌｌ）　　ａ）上記の受信される信号の周波数変
   化を、周波数復調すること、 ｂ）上記の周波数復調された信号を積分すること、 Ｃ）上記の周波数復調されて積分された信号と・基準レ
   ベルとを比較して、上記の送信機によって送られる各デ
   ータのビットの２進値を得ること、 によって、上記の少なくとも１つの受信機の各々で、上
   記の送信機出力波形の受信される信号に含まれる上記の
   ２進データを復元することｔ を備える通信方法。 （団　上記の第１０項の方法において、ステップ（２）
   がさらに、上記の周波数復調されて積分された信号から
   、データのクロック波形を復元するステップ（ｄ）を備
   える通信方法。 （１２１上記の第１１項の方法において、ステップ（■
   ｄ）の上記データクロック波形がヶ受信されて復元され
   た２進データの各ビットの、上記ビット時間間隔に生じ
   るパルスである通信方法。 （１３）上記の第１２項の方法において、ステップ（■
   ｄ）が、上記の周波数復調されて積分された信号を全波
   整流すること、そして上記整流された信号をスレッショ
   ルド検出して、各ビット時間間隔のあいだの１の県−パ
   ルスをもつクロック波形を復元することを含む通信方法
   。 （１４）上記の第１１項の方法において、上記の送信機
   の周波数変化が、はぼリニアである通信方法。 １５１　　上記の第１０項の方法において、ステップ（
   至）がさらに、周波数復調のステップ（Ｉｌｌ　ａ）の
   前に、上記の受信された信号を増巾するステップを含む
   通信方法〇 （１６）上記第１５項の方法において、上記の増巾のス
   テップが、上記の受信された信号の大きさにしたがって
   、増中度の量を自動的に制御するステップを含む通信方
   法。 ｆ１７１　　上記第１５項の方法において、周波数復調
   のステップ（［１ａ）の前に、上記の受信されて増巾さ
   れた信号をバンドパスフィルタするステ“ノブを、さら
   に備える通信方法。 （１８）上記第１５項の方法において、さらに、周波６
   ．数復調のステップ（ＩＩＩ　ａ）の前に、上記の受信
   されて増巾された信号の振巾をソフト制限するステップ
   を備える通信方法。 〇！１　　上記第１８項の方法において、さらに、周波
   数復調のステップ（ｍ　ａ）の前に、上記の受信されて
   増巾され、さらにソフト制限された信号を−バンドパス
   フィルタするステップを備える通信方法。 （２０）上記第１０項の方法において、さらに、周波数
   復調のステップ（Ｉ　ａ）の前に、上記の受信された信
   号をバンドパスフィルタするステップを備える通信方法
   。 （２１）上記第１０項の方法において、さらに、周波数
   復調のステップ（Ｉ［Ｉ　ａ）の前に、上記の受信され
   た信号の振巾をソフト制限するステップを備える通信力
   １法。 （２２）上記第２１項の方法において、さらに、周波数
   復調のステップ（Ｉｎ　ａ）の前に、上記の受信されソ
   フト制限された信号を、バントパスフィルタするステッ
   プを、備える通信方法。 （２３）上記第１０項の方法において、複数のヒツト時
   間間隔からなる各々の連続するものに各複数の２進デー
   タのビットを与えること、各ビット時間間隔で４つのほ
   ぼ等しく離間されたパルスをもつクロック信号を与える
   こと、４段のシフトレジスタを与えること、各連続する
   データヒツトの上記の２進値を、送られる上記データビ
   ットと関連されるビット時間間隔の、上記の４つのクロ
   ックパルスの第１のものに応答して、上記シストレジス
   タの上記第２ならびに第３の段にロードすること、該２
   進値の反転を、該ビット時間間隔の同じ第１のクロック
   パルスに応答して、上記シフトレジスタの上記第１なら
   びに第４の段にロードすること、そして、上記シフトレ
   ジスタから、すべての４つのシフトレジスフ段の内容を
   、各上記の４つの必要とされるシフトが、上記の関連さ
   れるビット時間間隔からなる４つのりＯツクパルスのひ
   とつに応答して、直列的にシフトすること、変換のステ
   ップ（１ｂ）が備える通信方法〇 （２４）　　ビット時間間隔に生じるデータビットの２
   進値に応答して、周波数変調されたキャリアを伝送する
   ための装置であって、 各２進データのビットを受信する手段を備えて・各ビッ
   ト時間間隔の少なくとも開始ならびに終了で、予め定め
   られた値を有し、そして・もし第１の２進条件が伝達さ
   れるとき、上記の予め定められた値よりも小さい最小値
   の前に、上記の予め定められた値よりも大きい最大値を
   有し・そして・もし第２の２進条件が伝達されるとき、
   上記の最大値の前に、上記の最小値を有する３つの傾斜
   の波形を与え、゛そして、上記３つの傾斜の波形を受信
   する制御入力をもつ手段を備えて、該制御入力の上記の
   予め定められた値の受信に応答して予め定められた中心
   周波数のキャリア波形を与え、さらに該手段は、上記の
   ３つの傾斜の波形の瞬間値に応答して、上記の中心周波
   数とは異なる瞬間周波数を有するようにした。伝送装置
   。 （２５）上記第２４項の装置であって、上記のキャリア
   提供装置が、電圧で制御される発振器であって、該発振
   器が、上記の制御入力ならびに出力を有し、これにより
   、上記の制御入力で、上記の波形の瞬間値によって制御
   される瞬間周波数を有する波形を与えるようにした伝送
   装置。 （２６）上記第２５項の装置であって、上記の発振器の
   中心周波数が、１５０　ＫＨｚのオーダである伝送装置
   。 （２ｎ　　上記第２４項の装置であって、上記の装置が
   さらに、各ビット時間間隔内に４つのデータクロックパ
   ルスを受信し・そして、上記の３つの傾斜の波形を与え
   る手段が、４段のシフトレジスタを含んで、各段が入力
   を有すると共に、しンスタの出力を有し、上記のシスト
   レジスタは、各段に、それらの入力に含まれる上記の２
   進値を１７−ドするための第１の制御入力を有し、そし
   て上記のレジスタ出力から、上記の４つのレジスフ段の
   内容を直列的にシストするための第２の制御入力を有し
   、そして、前記手段は・さらに、 各ヒツト時間間隔の上記２進データのビットを受信する
   ための第１の入力手段を含んで・上記の第１の入力手段
   は、上記の第２ならびに第３のシストレジスタの設入力
   に接続され、そして、 上記の第１ならびに第４のシフトレジスタの設入力に提
   供するため、上記のデータ入力手段に現に提供される２
   進データのビットの値を反転するための手段を含み、そ
   して、 上記のデータクロックパルスを受は入れるための第２の
   入力手段を含んで、該第２の入力手段が、上記の第２の
   シストレジスタの制御入力に制御入力に接続され、そし
   て、 各ビット時間間隔に、上記の第２の入力手段で受は入れ
   られる上記の第１のデータクロックパルスを、上記のシ
   フトレジスタの第１の制御入力に供給する手段を含み、
   そして、 上記のシフトレジスタの出力を積分して、上記の３つの
   傾斜の波形を得るための手段を含むようにした伝送装置
   。 （２８１Ｊ二記第２７項の装−置であって、上記の第１
   のクロックパルスの供給手段が、４で分割するカウンタ
   である伝送装置。 （２９）上記第２７項の装置であって、該装置がさらに
   、上記シフトレジスタの出力と、上記の積分用手段の入
   力との間に結合される手段を備えて、上記のシフトレジ
   スタの波形レベルをシフトするようにした伝送装置。 （３０）上記第２７項の装置であって、さらに、上記の
   積分用手段と上記の発振器手段との間に結合される手段
   を備えて、上記の３つの傾斜の波形の振幅を変化するよ
   うにした伝送装置。 （３１）　　上記第３０項の装置であって、さらに、上
   記０）　Ｆ、ｊ７　Ｉｌｌ中手段と発振器手段との間に
   結合される手段を備えて、上記の発振器手段の制御入力
   に与えられる上記の３つの傾斜の波形のレベルをシフト
   するようにした伝送装置。 Ｃ＋２１　　上記第２７項の装置であって、さらに、上
   記の増１１」用手段と発振器手段との間に結合される手
   段を備えて、上記の発振器手段の制御入力に与えられる
   上記の３つの傾斜の波形のレベルをシフトするようにし
   た伝送装置。 （３３）　　周波数変調されたキャリアとして、伝送さ
   れるデータビットのビット時間間隔のあいた、２進値を
   復元するための装置であって、 上記の周波数変調された信号を受は入れる入力手段を備
   え、そして・ −１−記の入力手段で上記の信号を周波数復調する１こ
   めの手段を備えて、上記の受信された信号の瞬間的な周
   波数に応答する大きさをもっ出力信号を与え、 さらに・時間に関して、上記の復調用手段の出力信号を
   積分するための手段を備え、そして、上記の積分用手段
   の出力と、基準レベルとを比較するための手段を備えて
   、各ビット時間間隔のあいた、上記の入力手段で受は入
   れられる上記の周波数変調されたキャリアにエンコード
   された上記のデータビットの２進値を得るようにした復
   元装置。 （３４）上記第３３項の装置において、さらに、上記の
   積分用手段の出力から、データクロックの波形を復元す
   るための手段を備える復元装置。 （３５）上記第３４項の装置において、上記のクロック
   復元用手段が、上記の積分器手段の出力を全波整流する
   ための手段を含み・そして上記の整流用手段の出力と、
   スレツシュルドレベルトヲ比軸するための手段を含んで
   、各ビット時間間隔のあいた、１つの槃−パルスヲモつ
   クロック波形を復元するようにした復元装置。 （３６）上記第３３項の装置において、上記の周波数復
   調用手段が、位相ロックループを含むようにした復元装
   置。 （３７）上記第３３項の装置において、さらに、周波数
   復調の前に、上記の入力手段で。受は入れられる信号の
   大きさを増巾するための手段を備え１こ復元装置。 Ｉ昭１　１１記第３７項の装置において、上記の増巾用
   手段が、自動利得制御用に適合されるようにした復元装
   置。 （刻　上記第３７項の装置において、さらに、周波数復
   調の前に、上記の増巾された信号の振巾をソフト制限す
   るための手段を含むようにした復元装置。 （４（Ｉ　　上記第３９項の装置において、さらに、周
   波数復調の前に、上記のソフト制限された信号をバンド
   パスフィルタするための手段を備える復元装置。 （４］１　　、、ｌ：記の第３７項の装置において、さ
   らに、周波数復調の前に、上記の増巾された信号をバン
   ドパスフィルタするための手段を備える復元装置０ （４２１上記の第３３項の装置において、さらに、周波
   数復調の前に、上記の入力手段で受は入れら備える復元
   装置。 （４３上記の第４２項の装置において、さらに・周波数
   復調の前に、上記のソフト制限された信号をバンドパス
   フィルタするための手段を備える復元装置。 （４４）　　上記の第３３項の装置において、さらに、
   周波数復調の前に、上記の入力手段で受は入れられる上
   記の信号をバンドパスフィルタするための手段を備える
   復元装置。