JPS583352A - 変復調装置 - Google Patents

変復調装置

Info

Publication number
JPS583352A
JPS583352A JP57101514A JP10151482A JPS583352A JP S583352 A JPS583352 A JP S583352A JP 57101514 A JP57101514 A JP 57101514A JP 10151482 A JP10151482 A JP 10151482A JP S583352 A JPS583352 A JP S583352A
Authority
JP
Japan
Prior art keywords
output
signal
point
line
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57101514A
Other languages
English (en)
Other versions
JPH0646741B2 (ja
Inventor
デ−ル・エ−・ヘザリトン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HEIZU MAIKURO COMPUTER PURODAK
HEIZU MAIKURO COMPUTER PURODAKUTSU Inc
Original Assignee
HEIZU MAIKURO COMPUTER PURODAK
HEIZU MAIKURO COMPUTER PURODAKUTSU Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23043773&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPS583352(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by HEIZU MAIKURO COMPUTER PURODAK, HEIZU MAIKURO COMPUTER PURODAKUTSU Inc filed Critical HEIZU MAIKURO COMPUTER PURODAK
Publication of JPS583352A publication Critical patent/JPS583352A/ja
Publication of JPH0646741B2 publication Critical patent/JPH0646741B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M11/00Telephonic communication systems specially adapted for combination with other electrical systems
    • H04M11/06Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/10Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/30Systems using multi-frequency codes wherein each code element is represented by a combination of frequencies

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Communication Control (AREA)
  • Telephonic Communication Services (AREA)
  • Bidirectional Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は能動的なコンピュータ周辺装置、特に、電話回
線を介してデータの角度変調送受信を行なうための一般
にモデムと呼ばれ、るデータ通信アダプタに関する。
デジタルコンピュータ装置が幾分一般的になり始めた1
950年代の後半において、コンピュータ閣のコミニュ
ケートを可能にすること共に、離れた操作場所でオペレ
ータが遠くのコンピュータとコミニュケートする事ので
きる装置を構成することが望ましいと言う考えがコンピ
ュータ関係者の間に生じた。
他方、新しい通信用ネットワーク建設は可能であったが
、その当時速隔通信システム、即ち、電話ネットワーク
が既に存在していた。
電話用ネットワークが非常に遠隔まで到達しかつ既に適
所に設けられていたので、問題はどの様にしてコンピュ
ータおよび遠隔装W(他のコンピュータまたは端末装置
のい、ずれかを閣の音声を伝えるように設計されたチャ
ンネルを介して通信させ得るかにあった。
この問題の解決は、一般にはモデム“−〇de■”と呼
ばれても―でデータ通信アダプタとして知られている変
復調装置によって行われた。モデムは変調器(モジュレ
ータ)と復調器(デモシュレータ)とによる造語である
。達盛された基本的な解決策は非常に広く利用されかつ
ポピユラーなものとなつたので電話ネットワーク通信に
対するコンピュータ装置間のもつとも一般的な構成とし
ていまだに存在する。この解決方法は、基本的には、音
声電話回線を通じて伝送す、るに好適な周波数帯域でF
SK変調構成を介して送信される変調データによるもの
である。FSK信号は受信端で復調される。モデムに関
するもつとも一般的な北アメリカの基準によれば、2つ
の動作モードが決められていて、そ゛れ等は起動モード
および応答モードと呼ばれており、それぞれのモードは
、各モード用に決められているマークおよびスペースと
呼ばれる一対の周波数を持っている。従って、完全な多
重通信が可能であり、一対のモデムのそれぞれが一方の
周波数ベアーを受信しかつ同時に他方の周波数ペアーを
送信する。
さらにより最近のモデムのあるものは、位相変調構成を
使用することによって、音声電話回線を通じて送信され
る情報密度を増大した。しかしながら、位相変調もFS
K変調のいずれも角度変調の範囲内のもので°あり、か
つ一般的に角度変調が音声電話回線を介する通信用の殆
どすべての最新のモデムにおいて使用されている事は、
認められるところである。
さらに最近では、能動的なモデムが構成されており、モ
デム自体の中に状況決定能力が与えられて、データの変
調および**に加えて機能する。
例えば、最近の能動的なモデムは符号化された信号を受
信し、かつ電話回線上に共通の監視信号を与えかつ応答
する。例えば、最近のインテリジェント即ち能動的なモ
デムはコマンドに応答して、フックオフを行い、ダイヤ
ルトーン(発信音)を持ち、ダイヤリング機能を行い、
そして到来呼に応答する。  。
過去においては、モデムの構成に使用される部品点数は
、該モデムが行う機能の数とほぼ直線的に増加する傾向
があった。−話に答えるように構成されているモデムに
、別個のリング検出回路を備えることは1つの例である
復調回路を備えること゛は、本質的にはむしろ高価であ
ったが、しかし最近の10年間で、位相ロックループ集
積回路の有用性によってより安価になった。その位相検
出器出力は受信端で復調データを与えるために通常使用
される。
さらに最近、モデム機能は、モノリシック集積回路上に
作られている。しかしながら、こ熟等の集積回路は、到
来データを連続的に復調するために非常に正確な50%
デユーティサイクルの入力信号を必要とする。従って、
到来信号から取り出される方形波の対称性が問題とされ
、かつ復調器に入力を与える回路の複雑さが結局増大す
る。
本発明は、望ましくはマイクロプロセッサの中に状況決
定能力があり、かつ多種多様な作用を行うために、モデ
ムの多くの構成要素をも使用する完全多重の能動的なモ
デムを提供する。
基本的には、本発明はモデムから成っており、異なる作
用を行う時にフィルタ回路がモデム用に当該モデムによ
って割り当てられリング検出と同様に受信された信号を
一関するために同じ周波数検出装置を使用し、変調され
たデータを送信するため、および21音の多重周波数ダ
イアルトーンの1つのグループを与えるための同一周波
数合成装置、並びに復aSに対する入力において処理さ
れる到来信号のデユーティサイクルに対して実際上反応
しない、到来信号を復調するための改良された装置とを
使用する。
従って、本発明の第1の目的は、角度変調データ信号を
受信するため、および電話回線上のリング(呼出し)信
号を検出するために同じ信号路と周波数を検出する回路
が使用されている場合に到来信号に応答する様な、追加
的な電話監督機能を行うため、および到来データの復調
を行うためのモデムを提供することである。
本発明の第2の目的は、復調されたデータおよび2重音
多重周波数(DTMF)ダイヤル信号を送信するための
同一周波数合成装置を提供することである。
本発明の第3の目的は、データを正確に復調するために
、処理さ′れる到来信号のデユーティサイクルが対称性
でなけれはならないと言う条件を必要としないための、
角度変調信号の復調器を備えたモデムを提供することで
ある。
本発明は、到来信号の連続している“半サイクル”の1
つの偶数の同調に応答し、かつ到来全サイクルおよびこ
の様な周波数の周期を決定するために、半サイクルのこ
の連続的な数の平均周期に応答するための状況決定回路
を含んでいる装置を提供することに依って、この特別の
目的を達成し 、でいる。
本発明はまた、半サイクルの偶数個の対、または、対の
各要素の中に現われている半サイクルまたは全サイクル
から成る全サイクルの対の周期のそれぞれに応答する装
置を提供することである。
本発明の他の目的は、付属装置からの命令に応答する第
1のモードと、基本的な変調および復調作用を行う第2
のモードの2つの動作モードを有する能動的なモデムを
提供することである。
本発明のさらに嬰の目的は、標準的な音声電話回へ簡潔
化された基準データボート、望ましくはR8−232ボ
ートへ接続するように構成されている安価で、簡潔化さ
れ、かつコンピュータ機能の一部を果し得るモデムを提
供することであ゛る。
本発明およびその好適な実施例は、上記の従来の装置に
おける欠点を克服し、かつこれまで述べて来た目的を達
成するもので、それは以下の好適な実施例についての詳
細な説明から明うかにされる。
類似の構成要素に同じ番号を付しである図面を参照して
、本発明の好適な実施例を詳細に説明する。
第1図は、好適な実施例のブロック図であってゲップ]
ンダクタ46とリングコンダクタ47から成る電話回線
45が、装置に対する1つの外部入力である。好適な実
施例に対する他の外部接続は、テレタイプまたはR8−
232インターノエイスを備えたコンピュータの様な外
部装置と接続するように構成されているR8−232ボ
ート50を介してなされている。
R8−232は、基準決定ビン接@ (Standar
ddefining  pin  CQnneCtiO
nS ) 、信号レベル、およびアメリカ合衆国ワシン
トンD、Cに所在するエレクトロニクス インダストリ
ーズ アソシエーションによって、R8−232−C(
1969年8月)として示され、かつ″データ端末装置
および連続2進データ交換を使用しているデータ通信装
置との間のインターフェイス″と名付けられている類似
のもの、を意味するものである事は当業者にとって自明
である。
前記の標準部ら基準は、ここで述べられるのと同じ様に
正確に基準化されている。電話回線45は保護回路48
の部品68へ接続されており、これはCFR即ち連邦通
信委員会の規則の47の部品68の要件に従って設計さ
れかつ登録された保護ネットワークである事は当業者に
よって理解される。
この回路は、好適な実施例の回路の中における、種々の
破局的な故障の場合に、電話回線45を保護するように
設計されているものである。電話回線45は、トランス
4つおよびトランス49の側部の電話線の上゛のリレー
51を介してモデムに接続されている。
リレー51は、ライン56hの出力に、よって駆動され
ているリレードライバ52によって付勢される。トラン
ス49のモデム側は、1本の線が接地されており、残り
のライン57はデュプレクサ58の入力へ接続されてい
る。デュプレクサ58は、到来信号用ボート59および
送出ボ9−トロ0に接続されている。デュプレクサ58
が、当該ボート60から到来信号通路59への信号のフ
ィードバックを減衰させる従来の装置における単一の2
重信号路57を到来信号通路59および送出信号路60
に接続させることによって、電話l\イブリッドの作用
をおこなうことは、この分野に通暁している者によりて
認められる。
ポイント59からの入力に従って、電話回線45からの
到来信号を、ライン61増幅器62およびスピーカ65
を介して11視することができる。
ライン66は、増幅器62をオンおよびオフに選択的に
スイッチするために使用される。ポイント59からの入
力側は、100ヘルツの低域フイ、ルタ67および同講
し得る帯域フィルタ68を介して接続されており、その
出力は、ポイント69においてリミッタ70への入力と
して結合されている。リミッタ70の出力は、マイクロ
プロセッサ55の入力へ与えられている。
マイク0プロセツサ55は、カリフォノ12フ世のクー
バーチノに所在するジログ(Z 1loo)インコーホ
レーテッドによって現在製造されてい8るZ−8タイプ
のマイクロプロセッサを備えていることが望ましい。勿
論、他のマイクロプロセッサ、または、同等の機能を備
えているメモリ、レジスタ、カウンタタイマーおよび1
1wI4論理ユニット等の集合も使用することができる
第1図に示されている様に、望ましいZ−8プロセツサ
は、レジスタ80−83として示されている4個の8ビ
ット人力/出力ボートを設けている4個のレジスタを有
づる。
リミッタ70の出力は、第1図に示されているように、
ボート3レジスタ83への入力として与えられかつまた
、71で示されている割込み制御を行なう。割込みブロ
ック71を含むプロセッサ55の装置の動作は、以下に
詳細に説明されている。72として示されている6ピツ
トバスは、ボート2レジスタ80からフィルタ同調制御
ブロック75へ到′来している。フィルタ同調制御装置
175の出力はライン76の上に現われている様に示さ
れており、かつ入力帯域フィルタ68および出力側の低
グループDTMF帯域フィルタ78の両者を同調させる
望ましい実施例の変調器側に、ボートルレジスタ8ビツ
トの数字が8ヒツト出力バス85の上に現われる。バス
85上の数は、Nカウンタ85による分割のためのNと
して作用している。
Nカウンタ86による分割出力は、正弦波コンバータ8
7へ送給され、その出力は切換可能な減衰器(アッテネ
ータ)88へ接続されている。該減衰器88の減衰レベ
ルは、ライン8゛9の状態によって制御されている。
減衰器88の出力は、第1において送信および^グルー
プDTMト同調可能な帯域フィルタとして示されている
帯域フィルタ90へ送給される。
フィルタ78および90の両者の出力は、低域フィルタ
92へ送給され、の出力は、デュプレクサ58への入力
としてライン60の上に現われている。
以下の説明から明らかになるように、Nカウンタ86に
よる分割および正弦波コンバータ87は、モデムのFS
K出力を与え、かつまた使用される時、2重音タイヤル
のための高いグループ音を発づる。2重音タイアルの間
、低グループ用の音は、フィルタ78への入力としてラ
イン91の上に直接に現われ、かつ両方の音は、デュプ
レクサ58上のフィルタ92へ通過させ、かつ電話回線
45へ送出する。
好適な実施例の他の特徴は、同じ様に第1図に示されて
いる。システムに関する1姿なタイミングは、水晶91
から発生するものであり、そしてそれは、この好適な実
施例においては8メガヘルツ水晶である。カウンタ86
およびフィルタ同調制御装置75は、4回路97によっ
て分割された出力としてライン96上に現われる2メガ
ヘルツの信号によって一11IIlされる。
同様に、好適な実施例は、98として示されている光−
照射ダイオードインジケータの7レイを含んでいる。
ライン99は、ボート2レジスタ82から、RJ−13
デスクセツト接続を備えたモデムを使用するために、接
点対110を閉じるためのリレー100を制御するため
に出ている。これが、複数のインジケータに多重ライン
電話システムの1本のラインが使用中であることを示す
ための接点対を横切って閉じる作用を行う標準的な装置
であることは当業者によって認められる。
プロセッサ55の基本的な要素は、第1図に示されてい
る。共通の内部データバスおよび制御バスによる相互接
続は、簡素化のために示されていない。
プロセッサ55は、中央処理装置f (CPU) 11
1および該プロセッサによって行われるべき作用のため
の指令を貯え−るためのプログラムリードオンリメモリ
112を含んでいる。
好適な実施例のZ−8プロセツサは、115として示さ
れている複数の制御レジスタを含んでいる。ランダムア
クセスメモリとして付属させ得るさらに複数のレジスタ
が、第1図の中に116として示されている。117と
して指定されている一対のカウンタタイマもまた同じ様
に、Z−8プロセツサのハードウェアの中に含まれてい
る。
以下に詳細に説明される様に、好適な実施例のカウンタ
タイマは、本発明の新規な特徴のいくつかを提供するた
めに使用されている。
水晶(以下、クリスタルと記載)95からの入力は、1
18として示されているクロック論理回路およびカウン
タタイマ117へ与えられる。Z−8プロセツIノの構
造の中に含まれているものはカウンタタイマ117の1
つが制御レジスタ115の1つによってI制御されるよ
うなモジュロ(係数)N状態である詩、対称的な出力を
与えるために使用される2回路119によって分割され
たものである。
2回路(フリップフロツノ)119によ°つて分割され
た出力は、ボート3レジスタ83の出力の1つのライン
の上に与えられ、そしてそれは特定な周波数の方形波を
与えるのに使用され得る。好適な実施例においてボート
3レジスタの特別の出力はうイン91の上に現われ、か
つDTMFダイヤル用の低グループ音を発生するのに使
用される好適な実施例の中に使用されるZ−8プロセツ
サの内部構造の詳細は、当業者には知られているであろ
うが、ジログインコーボレーテッド社に依って出版され
た出版物第03−3047−02゜名称二″Z−8マイ
クロコンピュータ、予備的技術マニュアル”の中に記載
されている。上記の予備的技術的データマニュアルは、
恰もここに全部記載されている様に正確に参考として組
み込まれている。
この様に、第1図において示されている好適な実施例は
、データボート50からの信号を受信しかつ基本的には
第1図の下部に示されている回路を使用している電話回
線45へ、2重周波数変動固定出力を与える事をこれま
での説明から理解できるであろう。
電話回線45からの到来信号は、第1図の上部に示され
ている回路によって処理され、かつデー、タボート50
へ到来データ信号を与える。
プロセッサ55のプログラムROM112の中。  に
含まれているプログラムは、好適な実施例のモデムが動
作するモードを制御するために使用される指令をも含む
。特に、好適な実施例の動作の2つのモードが決められ
る:それ等はコマンドモード、およびトランスバーレン
トモードである。
本発明に関するコマンドモードは、R8−232ボート
50へ到来している231データが、ある作用を行うた
めにモデムに対する指令として解釈されるものである。
この様に、もしコンピュータがデータボート50に接続
されるならば、ボート50に対する入力として与えられ
る所定のコード、  の中の指令が、好適な実施例に、
プログラムROM112における指令の制御のもとで、
オフ−フック(間詰信号)、特定の電話番号のダイヤリ
ング、呼び出し信号への応答、などの様なある作用を行
わせる。
一旦、所定の指令がデータボート5oへ与えられると、
好適な実施例は、ボート5oへ到来しているすべてのデ
ータが変調されるべきデータとして処理され、かつ電話
回線45を介して符号化されたフオームで送り出される
トランスバーレントモードへ切り換えられる。
他の命令が、データボート5oへ取り付けられる装置に
よって、好適な実施例をコマンドモードに戻すべく発さ
れ得るようになっていなければならない装置もある事は
、これまでの説明から明らかであろう。好適な実施例に
おいては、データビットの所定の順序が、好適な実施例
をコマンドモードに戻すべくボート5oにおいて受容さ
れたエスケープ命令である。エスケープ命令として決め
られているビットのあらゆる所定の順序が、好適な実施
例によって伝達されているデータのあらゆる部分で生ず
る可能性があるので、追加的な要件は、エスケープ順序
として決められている信号順序の上に置かれる。
本発明の好適な実施例は、所定のエスケープ命令が続き
、入力をエスケープ順序として解釈するために、112
のデータなしの全2秒間が続いている、データボート5
oへの人力とじて与えられているデータなしの全1秒を
感知しなければならない。
この様に、データボート5oへ取り付けられたII[か
ら電話回線45を通じて伝送されている情報がピットの
エスケープ命令ストリング(記号列二記憶装置内にある
ひと連なりの文字、数字等の集合)の発生を含んでいて
も、いがなる任意のエスケープ命令も、全エスケープ順
序の状況において偶然に生ずることは殆どあり得ない事
である。即ち、エスケープ命令ストリングは、いずれか
の側においてかデータなしの1秒間によって取り囲まれ
ている。
今、第2A図および第28・図を参照する。本発明の好
適な実施例の詳細図が示されている。第2A図は、好適
な実施例のアナログ部分を示しており、かつ第2B図は
そのデジタル部分を示してぃる。
チップコンダクタ46およびリングコンダクタ47のそ
れぞれは、低い抵抗値120aおよび120bをそれぞ
れと直列に有している。電話回線45は・、過渡的な一
対のサプレッサ12.jaおよび121bによって短絡
される。付加的に、ライン45は抵抗122によって短
絡さ些る。リレー51の接点群の閤に置かれているのは
、抵抗127およびコンデンサ128から成っているR
Cネットワークである。リレー51の接点点は、点12
5および126との間に接続されている。
好適な実施例において、抵抗122は2.2にオーム、
抵抗127は20にオームであり、コンデンサ128は
0.47マイクロフアラツドである。抵抗127および
122は、電話回線45の上に呼び出し信号がある間ト
ランス49の電話側を横切って現われ、る電圧を制限づ
るための電圧デ□。
イバイダとして働いている。
リレー151の接点群を閉じることは、点125および
126を短絡することであり、この様にして、コンダク
タ46および47の圀のDCループを閉じ、かつ中央局
へラインが今出信号で塞がているか、または到来してい
る呼び出しで使用中であることを知らせる。
第1図から解る様に、トランジスタ52は、論理1がラ
イン56上にある時、リレー51のコイルを介して電流
を流させてその接点群を閉じるよう飽和すべく、ライン
56上にある信号に応答してリレードライバとして作用
している。第2B図から解る様に、ライン56はプロセ
ッサ55のボート2のピット7へ接続している。
トランス49のモデム側は、点12代においてグランド
へ結合されているコイルの一側を有しており、かつ第1
図に示されている低域フィルタ92の一部分を成すコン
デンサ130によって短絡される。コンデンサ130は
、電話ネットワークによってピックアップされるラジオ
周波数ノイズをろ波するために選□択゛゛される。コン
デンサ130の他側は、デュプレクサ58の入力にライ
ン57を介して接続され、その出力は点59に現われて
いる。点59は、増幅器62およびスピーカ65を含ん
でいるモニタ回路131ヘライン61を介して接続され
ている。
増幅器62は、ライン66の上にある電圧によってオン
およびオフに同調されており、かつ電話回線45からの
到来信号を選択的に監視するために使用する事ができる
同じ様に、ライン132を介して点59に接続されてい
るのは点135であり、それからライン136および1
37が分−岐している。ライン136は、スイツ、チさ
れたコンデンサで同調し得るフィルタ138の数字1お
よび2に接続されており、そしてそれは、好適な実施例
においては、カリフォルニア州EGおよびEサニーベイ
ルのレテイコンによって現在製造されているR−560
4型3重の3分の1オクターブ6極チエビシエフ切換コ
ンデンサフイルタである。
この様なフィルタは、第2A図においてライン139に
接続されているのが示されている様に、クロック入力上
に存在している信号の周波数に比例する中心周波数へ同
調し得ることが、当業者によって理解される。
ライン136からのろ波された出力を運ぶフィルタ13
8から数字1および2の出力は、フィルタ140へ入力
として供給される。第2A図から分る様にフィルタ14
0は、帯域フィルタとして配設されており、かつ抵抗器
141.142および145は、周波数決定要素の一部
である。
抵抗器145は5.6にΩ、抵抗器141は1にΩであ
り、抵抗器142は4.7にΩである。
トランジスタ146は、フィルタ140の中心周波数を
変えるために、・かつ信号路の中にフィルタ番号2の出
力を挿入または除去するために、ライン147上の信号
に応答する。これは、抵抗器141および142の間の
結合を接地するために短絡するか、または抵抗器141
および142の直列の組み合せを抵抗器45に並列にす
ることのいずれかによって達成される。
この様に、ライン136およびフィルタ140を介して
の点69との間の全フィルタ装置の中心周波数は、トラ
ンジスタ146の状態の関数である。
トランジスタ146はオンまたはオフにスイン9チされ
、上記のフィルタネットワークの転換作用を、モデムが
始動モードまたは応答モードにおいて動作しいるかどう
かに応じて変えている。
他方、フィルタ138は、主要なろ波作用を行い、フィ
ルタ140は、追加的なろ波作用を加えておりかつまた
スイッチされたコンデンサフィルタ138の出力からの
サンプリングノイズをも除去する。点69におけるろ波
装置の出力は、演算増幅器148.149および150
から成っているリミッタ70へ供給される。
点151において現われる増幅器148の出力は、点6
9に存在する信号の半波整流に比例する信号である。第
2A図を見ることでわかる様に、周りに正のフィードバ
ックループを有している増幅器149の入力に、この信
号が供給される。従って、点152に現われる増幅器1
49の出力は方形波(即ち直角波)であり、それは順に
インバータ150へ供給される。
点152は、電気的にライン156に同一であり、かつ
ライン155は156上の信号の反転されたフオームを
運んでいるので、ライン155および156上にある信
号が、それぞれ互いの5.#I像であり、しかも1つの
信号が、他の信号が負方向に転換している時に、正方向
に転換している事が分るであろう。
第2B図の装置に対して到来している信号の通路の説明
を続ける前に、第2A図に示されている本発明の1つの
重要な面を示さなければならない。
フィルタ140の出力は、コンデンサ162から点69
まで結合したコンデンサである。同じ様に、点69は点
135へ接続されており、電気的にフィルタ138の入
力と同一であり、この接続はコンデンサ157および抵
抗158から成るインピーダンス161を介してなされ
ている。
本発明の好適な実施例においては、コンデンサ162は
大きい値のもの、即ち1μFのものが選ばれている。好
適な実施例においては、コンデンサ157は33にΩで
ある抵抗器158を備えている1μFのものである。
フィルタ140用の周波数決定要素は、フィルタの周波
数の中心における利得のほぼ15dBを与えるように選
択される。フィルタ140の構成は、当業者によって良
く知られている帯域能動フィルタ構造として認められて
いる。スイッチされたコンデンサフィルタ138は、O
dBの挿入ロスである。
同様に、デュプレクサ58は、ライン57から点59へ
ほぼ20dBの利得が与えるように、直接的な方法で設
計されていることを理解すべきである。
これ等のパラメータ並びにコンデンサ162およびイン
ピーダンス161に関する上記の値を頭において、点1
35および点69との闇の全転位機能は、電話呼び出し
信号(20)1zのオーダで)およびlKH2または2
KHzのオーダで到来している従来のFSK変調された
信号に関する以下の特性を含んでいることを認めるべき
である。インピーダンス161の大きさは、20Hzか
ら2KH7の周波数における変化に対しては相対的に鈍
感である。インピーダンス161は、ゼロにおいて極を
示しており、かつ約20Hz以上の周波数において、抵
抗器158によって支配されている。同様に、フィルタ
140の出力インピーダンスは、数Ωのオーダーである
好適な実施例においては、フィルタ140を構成するの
に使用される演算増幅器は、ナショナルセミコンダクタ
 プロダクツ インコーホレイテッドによって現在製造
されているタイプLM−3900である。
点135および69との閤の要素の構成は、第3図に簡
単にした装置で書き直されている。第3図においては、
フィルタ138および140は、当該フィルタ140の
出力インピーダンスに相当するZで指示されている出力
ブロック168を有する1つのフィルタネットワークブ
ロック167として示されている。
162で承されるインピーダンスZ2は第2A図に示さ
れているコンデンサ162に対応すると理解される。同
様に、インピーダンスZ1は161と指定され、かつ好
適な実施例においては、コンデンサ157および抵抗器
158の直列の組み合せに対応している。
さらに、好適な実施例においては、抵抗165は10に
Ωのオーダであることを理解すべきである。演算増幅器
148の反転入力へ結びつけられる抵抗器165の端部
は、増幅器148が、従来の抵抗性の負フィードバック
ネットワークを備えて構成されているので、実際に接地
されている。
デュプレクサ58を介して点135へ到来する20H2
の電話呼び出し信号を考えてみよう。フィルタネットワ
ーク167は、実際的にこの周波数の信号に応答しない
。第3図を見ると、出力インピーダンス168と直列の
抵抗器165およびインピーダンス162は、点!9お
よび接地との間に並列であると考えることができること
を認めるべきである。
さらに、上記の組み合せは、信号が点69から点135
へ進むように、インピーダンス161と直列に接続して
おり、かつこの様にして、全組み合せはデバイダの1つ
のレグ(脚部)がインピーダンス162および出力イン
ピーダンス168の組み合せで、抵抗器165に並列で
あるものであり、かつデバイダの他の脚部はインビニダ
ンス161である。
上記されておりかつ第2A図および第3図に示されてい
る構成要素の望ましい値から、20H2の呼び出し信号
は、点135および69との間でほぼ20dB減衰する
。デュプレクサ58は、はぼ20dBの利II(Ill
係のある範囲内の周波数に効果的に感じない)を与える
ので、ライン57および点69の上にあ呼び出し信号と
の閤に大体OdBのロスがある。即ち、はぼロスがOd
Bである。この様に、電話の呼び出し信号は、デュプレ
クサ58から点69へ通り゛、この様にして、減衰が大
体Odeであるリミッタ70を介して(第2A図)増幅
器148の入力に入っていることを認めるべきであろう
次に、1KHzまたは2KHzのオーダーの、ライン5
7から到来するFSK変調信号を考えてみられたい。イ
ンピーダンス161は、20Hz(好適な実施例におい
ては、大凡30Hz乃至3KHzである)の周波数にお
けるその人ξさとほぼ等しい大きさを示している。
しかしながら、上記の電圧デバイダの下方の脚部は、1
.2KH2の周波数において大体130Ωであり、2K
Hzにおいて大体8oΩの大きさを有するインピーダン
ス162によって交配されていることに注意されたい。
この様に、上記の電圧デバイダの分割の割合はがなり下
がり、従って、FSK信号の周波数範囲に姿いて、点1
35およ−び点69(重・理論によってフィルタネット
ワーク167を無視して)との間に、48乃至50dB
のオーダのロスがある。
出力インピーダンス168が僅かに数Ωのオーダである
のにすぎないので、インピーダンス162は、FSK信
号が点135がら点69を通過する時に、当該FSK信
号を効果的に短絡すると考えることができる。
もし、次にフィルタネットワーク167の事を考えるな
らば、その組み合せが、ライン136およびライン16
6との閤、に約15dBの利得を与える。再び、雛畢理
論を使用して、インピーダンス162の好適な実施例は
、ライン166および点69との間のカップリングコン
デンサとして作用しているIμFのコンデンサ162(
第2A図)である。
この様に、到来するFSK信号のための点135および
点69との間の“直接的な”通路は、はぼ50dBの0
スを与えるものであり、点135からライン136を介
する“ろ渡された”通路、フィルタネットワーク167
および点69に対するインピーダンス162は、はぼ1
5dBの利得を与える。
従って、好適な実施例において示されている点135お
よび点69との間の装置は、電話の呼び出し信号および
デュプレクサ58と点69の間のFSK変調信号の両方
を結合するための非常に簡潔で安価な装置に、増幅器1
48を備えているリミッタ70の第1段へ入力を与えて
いることを認められる。
この特別の装置は、リミッタ70の出力において同じ周
波数検出装置が、FSK信号およびライン57上の電話
の呼び出し信号の存在を検出するために使用される(第
2A図)ことを認めるべきである。
点135は、フィルタネットワーク167への入力であ
る信号通路の中に第1の点を具えており、かつ点69は
、信号通路の中の第2の点を有している。ことをも認め
られるであろう。さらに、インピーダンス161は、第
1および第2の点を接続している第1のインピーダンス
であり、かつ出力インピーダンス168は、フィルタネ
ットワーク167の出力を接続するため、および低い出
力インピーダンスを第3の点、ライン166へ与えるた
めの装置の一部である。
インピーダンス162は、第2の点および第3の点を接
続している第2のインピーダンスを与えている。これま
での説明から、第1のインピーダンス161および第2
のインピーダンス(出力インピーダンス168とともに
)は、点135および点69との間の低域作用を与え、
かつ同じ組み合せは、ライン166および点69との間
に、高域または帯域作用を与えている。
次に第2B図を参照すると、到来信号の通路は、ライン
155および156から第2B図に示されている回路へ
のりミツタフ0に対する出力へトレースしている。第2
B図から分る様に、ライン155および156は、Z−
8プロセツサ55のボート3のビン1および3へ導入さ
れている。
当業者に知られている様に、Z−8プロセツサのポート
3のライン1〜3は、これ等のビンに関る負方向への転
換に応答して遮断要件を発生させるために利用される。
プロセッサ55は、好適な実施例の中でこの様に構成さ
れており、かつ本発明の新規な角度変−信号復調作用(
望ましくはFSK)を行うために使用される。
好適な実施例のモデムは、応答モードにおいて動作して
いる時、標準的なFSKji1波数の低い周波数の対に
応答しており、かつ始動モードにある時、対米するより
高い周波の対に応答する。従・つて、始動モードにおい
ては、到来信号の周波数およびこの様にしてリミッタ7
0にある信号は、以下の復調器の好適な実施例の説明か
ら萌らかになるよ、うに、割込みを行うためにはライン
155のみが使用されるだけで十分である。
モデムが応答モードにある時、それは低い周波数信号に
応答し、かつライン155および156上の両方の信号
が割込みを行うために使用されるであろうし、かつそれ
ゆえに、負転換が入力信号のそれぞれの転換(いずれか
一方の意味)に関し割込みをなすために、これ等のライ
ンの1つの上で行われる。
本発明の復調器の好適な実施例は、第4図および第5図
を参照すれば理解できるであろう。第4図は、好適な実
施例のプロセッサ55の内部構成の一部を示している。
ここで示されているものは、レジスタ81.82および
83であり、第1図を参照してこれまで説明した来たも
のである。同じ様に、中央処理ユニット111およびレ
ジスタRo 、R+ 、R2、R3、R4があり、それ
等はそれぞれ198,197,196.173および1
74と指示されている。
これ等のレジスタはZ−8プロセツサの中のランダムア
クセスメモリとして利用し得るレジスタの5個であるこ
とは当業者によって理解されるであろう。同じ様に第4
図に示されぞいるように2つのレジスタ175および1
76が一定のDlおよびDOを貯えるために備えられて
おり、それ等については以下に詳細に説明されている。
レジスタ175および176は、ランダムアクセスレジ
スタまたはリードオンリーメモリ112(第1図)のア
ドレスであってもよい。プロセッサ55の内部構成は、
内部データバス177によって接続されている。制御お
よびアドレスバスもまたプロセッサ55の内部にあるが
、簡潔明瞭さのために示されていない事に注意されたい
データバス177には、既に述べたレジスタの外に、2
11音多重周波数信号およびFSK出力に対応する複数
の数Nを貯えるために、178として指定されているリ
ードオンリメモリの一部が接続されている。
データバス177からの179と指定されているタップ
は、当業者によってカウンタロードレジスタ181およ
びプリスカラロードレジスタ182の0−デングを制御
することは理解されるであろうと考えられる制御レジス
タ(図示せず)へのびているものとして示されている。
第4図に同じ様に示されているのは、クリスタル95(
第1図、第2B図)からの186と指定されている入力
であり、かつそれは内部で2つに分割され、再びプリス
カラー185へ信号を送っているクロック論理118へ
到達する前に、ブロック187において4つに分割され
る。
好適な実施例において、クリスタル95は8MH1の水
晶発振器であるので、1MH2の信号がプリスカラー1
85への入力としてライン188上にあることは認めら
れるであろう。
好適な実施例のモデムが始動モードにあり、従って、従
来のFSK信号のより^い周波数の対の中における転換
に対応して、ライン155上の転換にのみ応答するよう
に調節されている。
好適な実施例においては、プリスカラーロードレジスタ
182は、適切な命令を受信した時、4で割った商に対
応する数を6ピツトプリスカラ185の中ヘロードする
この様に、カウンタタイマ180に対する入力としての
、ライン189の上の出力信号は、250KHzである
。当業者によく知られている様に、Z−8プロセツサの
カウンタタイマの様なカウンタタイマは、カウンタ読み
出しレジスタ191の中ヘロードされるバス190上°
の並列な出力を有する8ピツトダウンカウンタである。
レジスタ191は、データパスコ77へ接続される。リ
ードオンリーメモリ112(第1図)の中の指令は、以
下の順序の現象を゛発生させる。
カウンタ158がその最大値225をロードされ、かつ
ライン189上の250KHzの信号に応答してカウン
トダウンしていると考えてみよ。
ライン155上の入力信号は、ある点において、ボート
3レジスタ83のピン31において現われる負方向に進
む転換を行い、かつ割込み制御装置192に、CP、U
171に対してライン195上に割込み要求を生じさせ
る。
当業者によく知られている様に、Z−8プロセツサの割
込みは特定の方向に向けられ(vectored)、か
つこの様にして、コントロール(命令を解釈し、操作さ
せたり、ある特定の条件が生じた時に必要な動作を実行
する機能)は、以下の順序で始まるプログラムROM1
12 (第1図)からのルーチンへ転送される。
カウンタ180の内容は、バス190に沿ってカウンタ
読み出しレジスタ191の中へ読み出される。カウンタ
ロードレジスタ181の中にある数255はカウンタ1
80の中へロードされ、かつライン189上のパルスの
ダウンカウントが始まる。CPU171は、第5図に示
されているルーチンに従って、レジスタ175および1
76と同じ様に、レジスタ173および196乃至19
8の閤のデータを転送する。第5図に示されているルー
チンに従って、2進1または2進Oか、が、ライン21
0の上に現われるレジスタ82からボート2のピン2の
上へ書かれるべきかどうかに関して決定を行う。
第5図を参照して説明する。実行されるルーチンが説明
される。第5図の左側には、算術演算およびプログラム
ROMによって実行されるレジスタの閤の転送を示して
いるフローチャートが描かれている。第5図の左側には
、ブロック250は、それぞれのステップが実行された
後のレジスタの内容を示している。
そのもつとも簡単な形態である本発明の復調器は、到来
信号の周波数を決定するために、連続的な半サイクルの
偶数に応答するようになっていることに注意されたい。
好適な実施例が応答モードで動作している時、正および
負方向に進むリミッタ70の信号入力の転換に応答する
。それが始動モードで動作している時、たった1つのセ
ンスのみの転換に応答する。
従って、第1の場合には、それは半サイクルの偶数に応
答し、かつ第2の場合には、それぞれのサイクルが2つ
の半サイクルから成っているので、半サイクル群の偶数
番に応答することが理解される1つの偶数番のサイクル
に対してそれが実際に応答する。
本発明の改良された復調器が、選択されたシーケンスの
真中の半サイクルまたは全サイクルに関連して重みの付
けられた平均値によって半サイクルまたは全サイクルの
偶数番に応答するようにする事が望ましいことが分った
。この望ましいフオームは第4図および第5図に示され
ている。
この様に、第5図に示されている様に、好適な実施例は
、半サイクルまたは前サイクルの対の偶数番に応答する
。しかしながら、版サイクルまたは全サイクルの対は、
共通の構成要素を有している。従って、好適な実施例(
例として、全す−イクルを使用している)において、そ
れ等の対は以下の通りである。即ち=n番目および(n
−1)番目、および(n−1)番目と(II−2)番目
である。
従って、本明細書の表現において、サイクル(群)また
は半サイクル(群)の連続的な対は、1時に2つのサイ
クルを取る対であり、他方、定められた対の間の順序で
1つのサイクルを進んでいる。この様に、サイクル(ま
たは半サイクル)i、j、に、Ω・・・に対して、連続
的な対は(i。
j)、(j、k)、(k、n)・・・である。
第5図のレジスタの内容部分を理解するため、周期T−
2、7n−1、Tnを有している半サイクルの連続的な
セットは、ライン(155)の上に生ずることを理解し
なければならない。
第5図のステップ211において示されている割込みは
半サイクル1nの終期に生ずるものと仮定する。この事
を頭におけば、レジスタ内容は第5図に示されている様
なものであることを認めるであろう。
ステップ212において、R2の内容はR3(第4図に
おけるレジスタ196からレジスタ176へ)転送され
る。ステップ215において、ROの内容はR1へ転送
され、かつ以下のステップ216において、T1として
記されているカウンタ読み出しレジスタ191(第4図
)からの内容は、レジスタROへ転送される。ステップ
217において、カウンタはこれまで説明されている様
に、255によって再ロードされ、かつダウンカウント
が進む。
次のステップ218において、R1およびROの内容の
合計は、レジスタR1の中にロードされ、かつステップ
219において、この合計の2分の1は計算されてR1
の中へロードされる。このステップが完了した後のレジ
スタ内容ブロック230から分る様に、最後の2サイク
ルの平均値はR1の中に貯えられる。
ステップ220において、この鎗はレジスタR2へ転送
され、かつステップ221においてその饅はレジスタR
3の前の内容に加えられ、かつその合計はその中に貯え
られる。ブロック230から分る様に、R3は、今や現
在のn番目の周期、(n−1)番目の周期の2倍プラス
(n−2)番目の周期を表わしている数であるブロック
230の中に示されている合計の2分の1を含んでいる
ステップ222において、この数字は2で割られかつR
3の中に蓄えられ、この様にしてR3の内容は最後の2
つの周期、またはライン・155の上の連続的な負方向
へ進む転換の間のカウンタ180の中にカウントされた
数によって表わされている様に周期の最後の2つの対の
平均値である。
ステップ223において、REFとして表わされている
壷は、レジスタR4の中へロードされ、それから225
において示された状況決定ステップが行われる。ステッ
プ225を考えて、カウンタ180は常にその最大のカ
ウント値255でロードされており、かつそれがロード
されている時間の間にカウントダウンさ□れ、かつその
時間に、次の負方向へ進む転換がライ、ン155の上に
おこる。
この様な状況であるので、ステップ216が実行され゛
ている時間にカウンタ180の中の数が大きければ大き
い程、ライン155の上にある周波数は高くなる。この
様に、ステップ222の終りにレジスタR3の内容が大
きければ大きい程、ライン155の上で応答していた周
波数が高くなるあろう。従って、もしYESブランチ(
分岐)が状況決定ステップ225から取られるならば、
Dlとして示されている量で第4図上のレジスタ175
の中に蓄えられているものは、REFを含んでいるレジ
スタの中にロードされる。この事が暖要なことは、瞬間
的に説明されるであろう。即ち、直ちに理解できるであ
ろう。
一旦これがステップ227においておこると、2進1が
ボート2へ導かれ、そしてそれは、第4図かられかる様
に、R8−(232)インターフェースのBBビンに対
してライン210の上に現われている。BBビンは、こ
の基準のもとで、受信されたデータピンとして定義され
ていることは当業者によって認められている。
もし状況決定ステップ225からブランチが取られない
ならば、最DUはステップ229におけるREFの中ヘ
ロードされ、かつゼロがステップ230においてライン
210の上に書き込まれる。
ステップ228は、ライン155の上の負方向へ進む転
換に応答して次の遮断作用の発生まで、このルーチンか
らの出口を表わしている。
D(0)またはD(1)のいずれかは、1またはOを表
わしているFSK信号がライン155の上にあるかどう
かを決定するために、饅(Q uantity )レジ
スタ3が参照数字と比較される事が第5図上のステップ
222〜225を調べることから知ることができる。ス
テップ226および229を調べることから、異なる基
準鏝が、ライン210上の出力の現在の状態に応じて、
レジスタREFの中ヘロードされる。
第5図上に示されるプログラムにステップ211におい
て再び入る次の割込みに伴って、基準がライン210の
現在の状態に左右される量を含んで、いる事が明らかで
あろう。
この様に、ライン210上の出力の現在の状態に応じて
REFレジスタの中に置かれるべき異なる値の選択が、
ライン155上のFSK入力上の1(複数)およびO(
複数)を識別する状況決定装置に対してヒステリシスを
与える。
好適な実施例においては、D(0)およびD(1が)値
1で異なっているが、入力角度変調信号の周波数範囲に
応じて、プリスカラ185のスケール、適切なヒステリ
シスを与えるためのD(0)およびD(1)に対する異
なる値は、選択の問題として選ぶ事ができる。
第2B図を参照して説明する。到来する復調されたFS
K信号に応答する1またはゼロの上記の出力は、ライン
210の上に書き出されることは認められるであろう。
到来する2進データは、R8−232ボート50のBA
大入力ら現われ、プロセッサ55のP30人力に対して
、その反転されたフオームでライン235上に現われる
。従って、対236は、データリンクから成っているこ
とを認められたい。上記の基準化されたR8−232基
準に述べられている様に、回路BA(ライン235)は
伝送データ回路であり、かつ回路BB(ライン210)
は送出データ回路である。
ライン237〜239上に現われるR8−232ボート
50からの他のピンは、基準の中で決められたように明
示されている。これ等のラインは、241として示され
ている従来のライントライバを介してプロセッサ55の
ボート2へ接続されている。
光−照射ディオードアレイ98は、ボート50の状態を
支持している光−照射ダイオード(複数)を備えている
ことが分る。ボートの状態を指示するためのLED (
光−照射ダイオード)のアレイ98内外に、LED24
2が、モデムがオン状態の時を指示するために使用され
、かつライン246によってプロセッサ55のボート3
のビン5へ接続されているLED245は、電話回線4
5(第2A図)上に到来している呼び出しに自動的に応
答するためのその自動的な応答モードにモデムがおかれ
ている時に能動的になる。
この様に、本発明の好適な形態においては、ボート50
および電話回線45との間を通っているすべてのデータ
は、プロセッサ55へ進む事を理解されたい。
同様に、第2図に示されているのは、プロセ□ッサ55
の1つのボートの出力を送るバス85力1らの4ビツト
タツプ247である。このタップは、カッド4左右対称
のスイッチ249の入力に対するスイッチアレイ248
の4つのスイッチを介して接続されており、その出力は
設置され、かつその制御入力は、Z−8プロセツサのビ
ン37からのライン250に依って制御される。カッド
左右対称のスイッチ249は、現在RCA社によって@
造されている4066型CMOSカッド左右対称のスイ
ッチを備えていることが望ましい。
この様に、ライン250の制御のもとに、タップ247
へ接続されているアレイ248からの4つのスイッチの
状態は、Z−8プロセツサのプログラムの制御のもとに
読み取ることができる。スイッチ248は、ある切換可
能なオプションを備えるために、好適な実施例に含まれ
、かつ同期的にプロセッサ55は、ソフトウェア制御の
もとに実行するために、どんなオプションが使用者によ
って選択されたか確かめるために、これ等のスイッチの
状態を読み取っている。
次に、ライン235からプロセッサ55へのデータ信号
の通路を、電話回線45に対するぞ、のFSK変講変調
たフオームからの2I!1または0として考えよ。
ライン235上の到来データは、第2B図および第4図
に示されている様に、ボート3のビンゼロへ与えられる
。ビン30の状態は、CPU111(第4図)によって
周期的に読み取られ、力1つモデムが動作しており、か
つライン235の上に1またはゼロが存在するかどうか
のモード(始動モードまたは応答モード)に応じて、適
当な数NがROMアドレス178から選択され、かつレ
ジスタ87のボート1の書き込まれる。
同じ様に、適当な数が、カウンタ251の分割制御人力
に対するボートゼロからの6ピツトバス72へ書き込ま
れるために選択される。
好適な実施例の中のカウンタ86および251は、現在
RCA社によって製造されているNカウンタによって分
割される14569型CMO8である。この等のカウン
タは、ライン96の上のクロック信号を分割し、かつラ
イン168および139の上に出力をそれぞれ与え、そ
してそれは、入力バスの状態によって決められる数によ
って分割されるライン96上の周波数の商である。
ライン96が4で分割されたクリスタル95の出力を送
るので、2MHzの信号がライン96の上にある事が明
らかになる。
カウンタ251からのライン139上の出力は、クロッ
ク入力として、スイッチされたコンデンサフィルタ13
8(第2A図)へ与えられる。これまで述べて来た様に
、この信号は、フィルタの中心周波数の100倍のオー
ダーで選択される。ライン168上の出力は、所望の出
力周波数の8倍のものが選択される。
第2A図を参照して、送信されるべき周波数の8倍のも
のを送っているライン168は、重みを付けられた抵抗
器252,255および256へ結合されている出力端
子“1”、“2”および“3”を有していて現在RCA
社で製造されている4018型CMOSジョンソンカウ
ンタへ、クロックパルスとして与えられている事は分る
であろう。好適な実施例においては、抵抗器255およ
び256は、等しく選択され、かつ抵抗器は、はぼ他の
2つの抵抗器の値の1.5倍である。これ等の抵抗器は
、257において合計点に接続される。
当業者によって認められる様に、ジョンソンカウンタの
様な装置は、ライン168の上のクロック入力において
存在する周波数の8分の1正弦並を点257において近
似している出力を与える。
点257からの出力は、アッテネータ88を介して、演
算増幅器259の回りに作られている帯域フィルタの入
力へ接続される。
他方第2A図に示されている様に、増幅器259によっ
て備えられている帯域フィルタは、帯域フィルタ140
と同じ様に配設されている事が分るであろう。このフィ
ルタは、ライン258の上に存在するほぼ正弦波からの
より高い周波数成分を除去し、かつ点60において、ラ
イン235の状態に応じて所望のFSK出力に対応する
出力を与える。この信号は、デュプレクサ58を介して
ライン57に与えられ、かつ電話回線45ヘトランス4
9を介して接続される。
この様に、ボート1(第28図)からバス85の上に巻
き込まれた適当な数Nは、ジョンソンカウンタ253の
出力の周波数を制御する。それはまた順にFSK出力信
号を°与える。
本発明の他の新規な特徴は、2重音多重周波数ダイヤル
信号用の周波数群の1つのグループを与えるため、これ
まで述べて来たものと同じ周波数合成回路を使用するこ
とである。好適な実施例のモデムは、それが命令モード
の時に、特定の電話番号を呼ぶために命令することも可
能である。ボート50に接続されてらいる装置からライ
ン235の上にもたられた特定の信号に応じて、ダイヤ
ルパルスまたは2重音多重周波数ダイヤル信号のいずれ
かが与えられる。
ダイヤルパルスを与えるべく命令を受けた時、ダイヤル
パルスは、ボート2のビン7からライン56の上に合成
され、かつリレー51は、適当な・周波数および番号を
ダイヤルするためのデユーティサイクルのダイヤルパル
スを与えるために動作する。
2重音多重周波数ダイヤルリングが望ましい時には、R
OM記憶装[178(第4図)から選択された数が、ジ
ョンソンカウンタ253に、標準的な2重音の高グルー
プからの1つの周波数を与えるように、バス85へ与え
られる。同じ様に、2重音ダイヤリングが′起っている
時、プロセッサ55のボートゼロからのライン89は、
抵抗器261を短絡して減衰器88のターンオンしてい
るトランジス+260へ通じている。これによって、ラ
イン258の上にある信号のレベルが動起し、そしてそ
れに従って、ダイヤリングのための2重音信号は電話回
線に出力されるFSKデータ信号よりも約6dB高くな
ければならないので、電話回線45より゛強い信号を与
える。
2−音ダイヤル信号に対する低グループ音は、プロセッ
サ55のビンP36において直接に合成され、ライン1
91上に現われる。
第4図に戻って説明すると、低グループ音を発生するた
めの装置が示されている。モデムが命令モードにあり、
かつ特定°の番号をダイヤルしている時、復調すべき到
来データがないので、2重音ダイヤリング用の低グルー
プ゛音を発生するために上記した復調器において使用さ
れたのと同じ装置を使用することが望ましい。
ダイヤルすべき特定の数字が、ボート50へ接続されて
いる装−からのライン235からの信号(不連続にしな
ければならない)を介して、CPU171によって受信
される:IiI制御レジスタ(図示せず)は、カウンタ
180がそのモジュロ(隻odufJo:法:最初のオ
ペランドが第2のオペランドによって割られたものの剰
余を結果とするような算術演算)N状態でなければなら
ないし、従って、同じ順序を通じて連続的にカウントす
る、と古う事を支持している2つのピットを与える。
当業者によって認められるよ゛うに、順序は、カウンタ
ーロードレジスタ181およびプレスカラ185の中に
存在する数字によって決定される。
毎回カウンタ180はゼロまでカウントダウンし、パル
スは、カウンタ180からの出力を把持するものとして
作用するライン262の上に現われる。ライン262上
にパルスが発生するごとに、2で割るものとしての作用
をするフリップリップ119を留め、従って、対象的な
方形波出力が、レジスタ83のボート3におけるボート
3のビン6へ備えられているライン265の上に現われ
、かつ終極的にはライン91の上に現われる。
従って、モデムがその透明モードで動作している時、2
重音ダイヤリングのため、および復調器のための低グル
ープ2重音を与えるため、およびさらに、事なる作用を
実行させるための西部の配分を最大にするための本発明
の上述の目的に適合させるために、同じ装置を使用する
装置が望ましい。
ライン91上の方形波出力は、スイッチされるコンデン
サフィルタ138の入力3へ与えられる。
2I音ダイヤリングが起った時、6ビツトバス72上の
ボートゼロからの数は、増幅器259におけるフィルタ
に対する入力として、ライン266上に適当な停グルー
プ音を与えるために、ライン91上の方形波を除去する
ようにフィルタ138の中心周波数を変えるために、ラ
イン139上に適当な周波数を選択する。
この様に、2重音ダイヤリングが生じた時、スイッチさ
れたコンデンサフィルタ138は、到来信号の検出動作
、が不要であり、かつライン91からの停グループ信号
をろ波のみを行い得る。ライン258上の高グループ音
は、ライン266からの停グループ音と混ぜられ、この
様にして、ダイヤルされている特定の数字のための2つ
の音はライン57の上に現われ、電話回線45へ接続さ
れる。
第1表は、始動および応答モードに関するマークおよび
スペース並びに高グループDTMF音に関するコラム(
列)信号01〜C3を発生させるだめに、バス85の上
に書き込まれる数字Nを示している。
表の最初の2つの列は信号のタイプおよび決められた所
望の周波数を示しており、第2の2つの列は、10進数
としてのNの値および16進数を示しており、かつ表の
右側の列は、点2°57(第2A図)において現われる
実際の周波数出力を示している。数字Nは、2メガヘル
ツを所望の周波数の8倍で割った結果の丸められた数で
ある。
(以下、余白) 第1表 これまで述べて来た事から、FSK出力信号および高グ
ループDTMF信号の両方を発生させるための@胃は、
第1のレジスタであるレジスタ83を、データボート5
0から受信したデータ信号を蓄えるために含んでいる。
該装置はまた、第1表に示されている信号Nの1つに相
当する周波数信号を与えるために、第2のレジスタ装置
であるボートルレジスタ81を含んでいる。
カウンタ86および253は、バス85の上に存在する
周波数に比例する周波数を有しているライン258上の
出力信号を与えるために、レジスタ81へ接続される信
号発生装置を備えている。
プロセッサ55は、第1および第2の動作モード即ち、
その第1のものは命令モードで、そのモードにおいては
ダイヤリングが起るものであり、第2のものはこれまで
述べて来たトランスパーレントモードであって、その中
においては、ライン230上の信号に応答して一時に1
ピツトで変調がおこるモードを与えるため、ライン23
5上に到来するデータ信号の所定の第1および第2のス
トリングに応答する制御装置から成っている。
制御装置は、モデムがその動作のコマンドモードにある
時、コラム信号または2重音ダイヤリングのための高い
音に関する第1表に示されている適当な値を与えるため
に、レジスタ83の中の信号に応答し、かつ交互に、モ
デムが動作のトランスパーレントモードにある時、第1
表に示されているマークまたはスペース信号の1つに対
応して、レジスタ81に値Nを与えるために、レジスタ
83におけるデータ信号に応答することが理解されるで
あろう。
減衰器88は、上記の信号発生装置およびモデムがその
動作の透明モードの時に、点257からの出力信号を減
衰する電話回線45との間に、減資手段を備えている。
これまでの説明から、本発明の好適な実施例は、これま
で述べてき来た本発明の目的を達成し、かつ多くの部品
が1つ以上の作用を行うように利用されており、かつこ
れまで述べて来た新規な特徴を備えている安価で信頼性
のあるモデムを提供しτいることが理解れるであろう。
従って、本発明が、特許請求の範囲によってのみ限定さ
れるものではない事が理解できるであろう。
【図面の簡単な説明】
第1図は、本発明の好適な実施例のブロック図、第2A
図および第2B図は、好適な実施例の概略図から成って
いて、第2A図は、アナログ部分を示しており、第2B
図は、好適な実施例のデジタル部分を示している。 第3図は、電話呼び出し信号用および到来変調データ用
の信号路を示している本発明の1つの面のブロック図で
ある。 第4図は、好適な実施例の復調および変調回路の一部ブ
ロック図であり、 第5図は、本発明の改良された復調器に関する第4図の
装置の動作70−チャートである。 57・・・電話回線    58・・・デュプレクサ7
0・・・リミッタ    82・・・ボート2レジスタ
83・・・入力ポート   118・・・り0ツク16
1・・・第1のインピーダンス 162・・・第2のインピーダンス 167・・・フィルタネットワーク 168・・・出力インピーダンス 177・・・内部データバス 180・・・カウンタ 181・・・カウンタロードレジスタ 185・・・プリスカラ  198・・・レジスタ特許
出願人 へイズ マイクロコンピュータ−プロダクツ 
インク

Claims (4)

    【特許請求の範囲】
  1. (1)  クロックパルスを与えるクロック(118を
    有するデータリンクから角度変調データ信号を受信する
    データ通信アダプタにおいて、**器が、カウンタ(1
    80)と、 前記データ信号における所定内容の推移の発生のごとに
    与えられる割込み信号(195)に応答する入力ボート
    (83)に前記角変変調データ信号を接続させるための
    入力手段(155,156)と、 前記り0ツク、前記カウンタおよび前記入力ボートを接
    続するための手段(177,185゜189)と、 第1のレジスタ値として第1のレジスタ(191)に前
    記カウンタの現在値をストアすると共に、割込み信号の
    発生に応答して前記カウンタに割込み信号発生間のクロ
    ・ツクパルスをカウントさせるために前記カウンタに所
    定の初期値(181)を0−ドするように前記カウンタ
    を制御するカウンタ制御手段と、 前記割込み信号の各発生に応答して他のレジスタ(19
    B)の少なくともひとつに前記第1のレジスタ値をスト
    アす゛るメモリ制御手段と、前記第1のレジスタ値の連
    続値の偶数から平均カウント値を演算する平均化手段と
    、前記平均化手段へ接続される出力ボート〈82.21
    0)を備え、前記平均カウント値が所定基準カウント値
    より大であることに応答して前記出力ボートル第1の、
    タイプの出力信号を与え、前記平均カウント値が前記基
    準カウント値より小であることに応答して第2のタイプ
    の出力信号を交互に与える出力手段とを有することを特
    徴とする変復調装置。
  2. (2)  前記出力ボートに与えられる前記第1のタイ
    プの出力信号(227)の発生ごとに第1の所定基準値
    (175)に対し前記所定基準カウント値をセットし、
    前記出力ボートに与えられる前記第2のタイプの出力信
    号(230)各発生に応答して第2の所定基準値(17
    6)に対し前記所定基準カウント値を交互にセットする
    ヒステリシス手段を、前記出力手段が有するごとき特許
    請求の範囲第(1)項の変復調装置。
  3. (3)  前記連続値の偶数が2であるごとき特許請求
    の範囲第(1)項の変復調装置。
  4. (4)  電話回線(57)を信号路の第1の点(13
    5)に接続するデュプレクサ(58)を有し、前記第1
    の点がフィルタネットワーク(167)に対する入カポ
    インドであり、前記フィルタネットワークが出力と前記
    電話回線からの信号を複合するデコーダとを有するデー
    タ通信アダプタにお(1て、前記デュプレクサ及びフィ
    ルタ及びデコーダを接続する回路が、 前記第1の点を第2の点(69,161>に接続するた
    めの第1のインピーダンス(161)と、 前記フィルタネットワークの前記出力を第3の点に接続
    しかつ前記第3の点に低出力インビーダンスを与えるた
    めの手段と1、 前記第2の点および前記第3の点を接続する第2のイン
    ピーダンス(162)と、 前記第2の点及び前記デコード手段を接続する手段(7
    0)とを有し、 前記第1のインピーダンス、前記第2のインピーダンス
    および前記出力インピーダンスが前記第1の点(135
    )および前記第2の点(69)の間に低バス機能を備え
    、かつ前記出力インピーダンス(16B)および前記第
    2のインピーダンスが前記フィルタネットワークと前記
    第2の点の前記出力との間に^バス機能を与えることを
    特徴とする変復調装置。
JP57101514A 1981-06-15 1982-06-15 変復調装置における動作モードの切換方法およびこの切換方法を実行可能の変復調装置 Expired - Lifetime JPH0646741B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US27339881A 1981-06-15 1981-06-15
US273398 1988-11-18

Publications (2)

Publication Number Publication Date
JPS583352A true JPS583352A (ja) 1983-01-10
JPH0646741B2 JPH0646741B2 (ja) 1994-06-15

Family

ID=23043773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57101514A Expired - Lifetime JPH0646741B2 (ja) 1981-06-15 1982-06-15 変復調装置における動作モードの切換方法およびこの切換方法を実行可能の変復調装置

Country Status (6)

Country Link
EP (1) EP0067395B1 (ja)
JP (1) JPH0646741B2 (ja)
CA (1) CA1186080A (ja)
DE (2) DE67395T1 (ja)
HK (1) HK45491A (ja)
SG (1) SG40091G (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4689801A (en) * 1983-10-11 1987-08-25 American Standard Inc. Microprocessor FSK data communications module
US5107518A (en) * 1990-05-01 1992-04-21 International Business Machines Corporation Lockup prevention method and apparatus
US5359648A (en) * 1992-12-28 1994-10-25 Rolm Company Escape sequence using monitoring of control signal states

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5612161A (en) * 1979-07-10 1981-02-06 Tamura Electric Works Ltd Demodulation system for frequency shift signal

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3908169A (en) * 1974-03-22 1975-09-23 Bell Telephone Labor Inc Frequency shift demodulator having a variable clock rate
DE2759259A1 (de) * 1977-12-30 1979-07-12 Licentia Gmbh Verfahren zur erkennung der frequenz eines binaer frequenzmodulierten signals
US4387440A (en) * 1980-03-03 1983-06-07 Eaton Michael D Modem control device code multiplexing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5612161A (en) * 1979-07-10 1981-02-06 Tamura Electric Works Ltd Demodulation system for frequency shift signal

Also Published As

Publication number Publication date
HK45491A (en) 1991-06-14
JPH0646741B2 (ja) 1994-06-15
SG40091G (en) 1993-02-19
EP0067395B1 (en) 1989-05-31
EP0067395A2 (en) 1982-12-22
CA1186080A (en) 1985-04-23
DE3279750D1 (en) 1989-07-06
DE67395T1 (de) 1983-10-13
EP0067395A3 (en) 1984-03-07

Similar Documents

Publication Publication Date Title
US4549302A (en) Modem with improved escape sequence mechanism to prevent escape in response to random occurrence of escape character in transmitted data
CA1178729A (en) Telephone accessible appliance control system
US5506868A (en) Modem having an improved line interface circuit, in particular for a computer
US5090052A (en) Telephone system with multiple extension telephones
US5309506A (en) Personal services telephone handset and system
US4440988A (en) Modem with low part count and improved demodulator
US4431867A (en) Modem with low part count and improved demodulator
US4466106A (en) Frequency shift keyed modem chip set
JPS583352A (ja) 変復調装置
US4701949A (en) Frequency responsive party telephone line selection apparatus and method
US3936617A (en) Code-controlled ringer attachment for telephones
US5459785A (en) DTMF signal receiving circuit
CA1186081A (en) Modem with improved escape sequence mechanism
US4204094A (en) Tone applying line circuit
JPH0243846A (ja) 回線終端装置
JP2613299B2 (ja) 通信装置
US4366348A (en) Method and apparatus for decoding and processing the informational content of multi-frequency signals
US4001708A (en) Code-controlled ringer attachment for telephones including a-peak-to-peak gain controlled amplifier
JP2927565B2 (ja) 多周波信号受信装置
JP3258845B2 (ja) 電話端末用受信回路
KR930009851B1 (ko) 단축 다이알 기능을 갖는 전화기
JPS63164790A (ja) ボタン電話装置
JPS61230494A (ja) ボタン電話装置
KR880002661B1 (ko) 데이타 경로 자동스위치회로
KR870000602B1 (ko) 복합주파수 수신회로