JPS5833968B2 - メモリ利用管理方式 - Google Patents

Description

【発明の詳細な説明】 本発明はメモリ利用管理方式に係り、特にメモリ内のデ
ータの属性を示す情報を格納するプロセッサ内のテーブ
ルの管理方式に関する。

一般に、複数個のプロセッサで共用メモリ内にある同一
のデータを共用し、かつ共用メモリを仮想的に拡張して
利用する場合、この共用データを共用メモリから追いだ
す時、各プロセッサ内にある”共用メモリにどんなデー
タが入っているか”を示す情報、つまりデータの属性を
記憶したテーブルを書きかえてやる必要がある。

一番単純な方法は、一つでも共用データを追いだした時
、各プロセッサ内にあるテーブルの内容を無効にし、あ
らためてその内容を書き換える方法がある。

この方法は単純ではあるが、かなりムダな操作を含んで
いる。

またこれらのテーブルは通常あまり容量が大きくなく、
メモリ内にあるすべてのデータの属性の情報を格納して
おくことはできない。

それゆえすべてのデータの属性の情報はメモリコントロ
ーラ内のテーブルに格納しておき、比較的良く使われる
ものだけをプロセッサ内のテーブルに取り込むのが普通
である。

この時、どのデータの属性の情報を取り込めば良いか、
言いかえればどの情報をテーブルから追いだせばよいか
を決定するのは簡単ではない。

従来、どの情報を追いだすかをランダムに決めたり、こ
こ最近量も使われていないものを選ぶ方法などがある。

前者はそれを実現するハードウェアは簡単だが、プログ
ラムの局地性を無視している。

後者はプログラムの局地性を有効に利用しているが、従
来のこの種の方法ではハードウェアが複雑になるきらい
がある。

本発明は以上の点を考慮してなされたもので、その目的
はメモリ内のデータの属性を記憶したプロセッサ内のテ
ーブルを、比較的簡単なハードウェアで比較的近い将来
使われそうなものに関する情報およびそれ以外でもどう
しても追い出したくない情報が残るように効率的に管理
するメモリ利用管理方式を提供するにある。

以下、本発明を図を参照しながら詳しく説明する。

第１図は本発明の一実施例の概要を説明するためのマル
チプロセッサシステムの概略構成図であり、１〜４はプ
ロセッサ、５はメモリコントローラ、６は共用メモリを
示す。

このようなマルチプロセッサシステムでメモリ６内のデ
ータを共用する場合、プロセッサ１〜４内のテーブルに
記憶されている、メモリ６内にどのようなデータが格納
されているかを示す情報、つまり属性を示す情報と、メ
モリ６内のデータとの対応関係が常にとられていなけれ
ばならない。

今、第２図に示すようにプロセッサ１と２がメモリ６内
の同一データ６１を共用していたとする。

そしてこのデータの属性に関する情報（データ６１がメ
モリのどの位置にあるか、どのような性質をもつか・・
・など）を２つのプロセッサ１，２がそれ自身のテーフ
゛ル１０，２Ｑのエントリ１２゜２１に格納していたと
する。

この状態で何らかの理由で一方のプロセッサ、例えば１
がデータ６１の属性を変えると、プロセッサ２内のテー
ブル２０の内容は偽になってしまう。

このままの状態ではシステムの正しい動作は期待できず
テーブル２０の内容を修正しなければならない。

これを実現するため、第３図のように各プロセッサ１〜
４内に１ビツトのレジスタ１０１〜１０４とデータ名を
格納するレジスタ２０１〜２０４を設ける。

ここで共用データの属性を変えようとするプロセッサ、
第２図でいえばデータ６１の属性を変えようとしたプロ
セッサ１は、メモリコントローラ５に属性を変えようと
しているデータ６１の名称を送る。

メモリコントローラ５は各プロセッサ１〜４内の１ビツ
トのレジスタ１０１〜１０４のすべてが”■”状態であ
ることを確認したあと、プロセッサ１から送られてきた
データ名をすべてのプロセッサ１〜４内のレジスタ２０
１〜２０４に転送し、１ビツトのレジスタ１０１〜１０
４をすべて０”状態にする。

このように１ビツトのレジスタ１０１〜１０４が”Ｏ”
状態にされると、各プロセッサ１〜４は各自のテーブル
１０〜４０より指示されたデータ名を消去する。

消去し終れば１ビツトのレジスタ１０１〜１０４を”１
”状態にする。

メモリコントローラ５はレジスタ１０１〜１０４のすべ
てが１”状態になったのを検出すれば、属性を変えよう
としたプロセッサ１にその旨を知らせ、そしてはじめて
そのプロセッサ１は共用データ６１の属性を変えること
ができる。

その変えたあとの新しい属性はメモリテーブル５内のテ
ーブル５０に格納しておく。

もし後にデータ６１の新しい属性を知りたければ、プロ
セッサ１〜４はこのテーブル６０を参照すれば良い。

このようにすることにより、共用メモリ６内のデータと
、プロセッサ１〜４内のテーブル１０〜４０に取り込ま
れたデータの属性を示す情報との対応をとることができ
る。

さて第２図に示した各プロセッサ１〜４内にあるデータ
の属性に関する情報を貯蔵したテーブル１０〜４０は容
量が充分に大きくなく、メモリ５内のすべてのデータの
属性を格納できない場合がある。

この場合はメモリコントローラ５内にあるテーブル５０
に格納されたメモリ６内のすべてのデータの属性を示す
情報の一部を、各プロセッサ１〜４内のテーブル１０〜
４０に転送することになる。

この時、今後良く利用されるデータの属性に関する情報
をテーブル１０〜４０に格納することが得策である。

計算機におけるプログラムの性質として、比較的限られ
た範囲のデータを参照する傾向、すなわちプログラムの
局地性傾向があり、この性質を利用すればプロセッサ１
〜４内の容量の小さなテーブル１０〜４０に情報のある
確率を増加させることができる。

すなわち、最近にアクセスされたデータの属性に関する
情報のみをテーブル１０〜４０に格納するように、いい
換えると最も最近使われていない情報をテーブル１０〜
４０から追いだすようにしてやれば良い。

このため、本発明では第４図に示すように第１゜第２お
よび第３のレジスタ３０１，３０２，３０３を設置する
。

これらのレジスタ３０１，３０２゜３０３の各ビットは
それぞれ第２図のプロセッサ１〜４内のテーブル１０〜
４０の各エントリ１１゜１２．１３〜４１，４２．４３
に対応している。

プロセッサ１〜４がメモリ６内のデータをアクセスする
時は、そのデータの属性を知るため自分自身の内にある
テーブル１０〜４０の内容を参照する。

この時テーブル１０〜４０の参照したエントリーに対応
したレジスタ３０１のビットを”１”にする。

そしてもしレジスタ３０１のビットのうち一定数以上（
例えば過半数）が”■”になると、これを検出回路３０
４が検出してレジスタ３０１の内容とレジスタ３０３の
内容との論理和をオア回路３０５でとり、この論理和を
レジスタ３０２に転送し、レジスタ３０１自身はすべて
のビットを”０″状態にクリ、アする。

なお、レジスタ３０３はテーブル１０〜４０の各エント
リーのうち、どうしても追い出したくない情報が格納し
である特定のエントリーに対応するビットのみ１″′が
セットされている。

ここで、もしプロセッサ１〜４内のテーブル１０〜４０
からどれか１つの情報を追いだす必要にせまられれば、
レジスタ３０１．３０２の内容の相対応するビット毎の
論理和をオア回路３０６でとり、その論理和が１０”に
なったビットに対応するテーブル１０〜４０内のエント
リーの中から１つの選択してその内容を追いだせばよい
。

このようにすることにより、プロセッサ１〜４内のテー
ブル１０〜４０には比較的最近に参照された情報を残す
ことが可能であり、さらに最近に参照されたことがなく
とも、レジスタ３０３の”■”がセットされたビットに
対応するテーブル１０〜４０内の特定のデータに関して
は追いださないようにすることができる。

以上詳しく説明したように、本発明によればメモリ内の
データの属性を示す情報の一部を格納したプロセッサ内
のテーブルの各エントリーに各ビットを対応させた３つ
のシフトレジスタを主体とする比較的簡単なハードウェ
アを設けることによって、プロセッサ内のテーブルの内
容の一部を追い出して新たな情報に書き換える必要が生
じたとき、追い出すのに一番都合のよい、つまり最も最
近使われておらず、しかも追い出しても支障のない情報
を容易に選ぶことができるという利点を有する。

【図面の簡単な説明】

第１図はメモリを共用したマルチプロセッサシステムの
概略構成図、第２図はマルチプロセッサシステムにおけ
るデータの共用の様子を示した図、第３図はマルチプロ
セッサシステムにおいてメモリとプロセッサに取り込ん
だ情報を一致させる方法を示した図、第４図はこの発明
の一実施例の要部であるプロセッサ内のテーブルに格納
された情報の中から比較的使われないものを選びだす回
路の回路図である。 １〜４・・・・・・フロセッサ、５・・・・・・メモリ
コントローラ、６・・・・・・メモリ、１０〜４０・・
・・・・テーブル、５０・・・・・・テーブル、３０１
，３０２，３０３・・・・・・レジスタ、３０４・・・
・・・検出回路、３０５，３０６・・・・・・オア回路
。

Claims (1)

【特許請求の範囲】
1. １ メモリコントローラ内にメモリ内の各データの属性
   を示す情報を格納したテーブルを有し、前記メモリ内の
   データを利用するプロセッサ内に前記メモリコントロー
   ラ内のテーブルの一部の内容を格納するテーブルと、こ
   のテーブルの各エントリーにそれぞれ各ビットが対応し
   た第１、第２および第３のレジスタを有し、前記プロセ
   ッサ内のテーブルに属性を示す情報が格納された前記メ
   モリ内のデータが前記プロセッサでアクセスされると、
   その属性を示す情報が格納された前記プロセッサ内のテ
   ーブルのエントリーに対応する第１のレジスタのビット
   を”１”にセットシ第１のレジスタのビットのうち一定
   数以上が”１”になると、第１のレジスタの内容と、前
   記プロセッサ内のテーブルの特定のエントリーに対応す
   るビットに′１”がセットされた第３のレジスタの内容
   との論理和を第２のレジスタに転送すると同時に第１の
   レジスタを全ビット″０”状態にクリアし、前記プロセ
   ッサ内のテーブルに格納された内容の一部を追い出す必
   要が生じた場合は、第１および第２のレジスタの相対応
   するビットが共に”０”状態となっているビットに対応
   するエントリーの中の１つの内容を追出すようにしたこ
   とを特徴とするメモリ利用管理方式。