JPS5834375A - 集積回路デバイスのバ−ン・イン試験方法および装置 - Google Patents

集積回路デバイスのバ−ン・イン試験方法および装置

Info

Publication number
JPS5834375A
JPS5834375A JP57097882A JP9788282A JPS5834375A JP S5834375 A JPS5834375 A JP S5834375A JP 57097882 A JP57097882 A JP 57097882A JP 9788282 A JP9788282 A JP 9788282A JP S5834375 A JPS5834375 A JP S5834375A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit devices
test
burn
test board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57097882A
Other languages
English (en)
Inventor
トム・イ−・マクミン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ENBAIROSHIMENTARU PUROSETSUSHI
ENBAIROSHIMENTARU PUROSETSUSHINGU Inc
Original Assignee
ENBAIROSHIMENTARU PUROSETSUSHI
ENBAIROSHIMENTARU PUROSETSUSHINGU Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ENBAIROSHIMENTARU PUROSETSUSHI, ENBAIROSHIMENTARU PUROSETSUSHINGU Inc filed Critical ENBAIROSHIMENTARU PUROSETSUSHI
Publication of JPS5834375A publication Critical patent/JPS5834375A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、一般に集積回路デバイスに係わシ、特にD−
条件型のバーン・イン試験を行なうための集積回路試験
装置に関する0 環境条件が制御された室もしくはバーン・イン・オーブ
ン(炉)内で集積回路デバイスの試験を行なうことは当
該技術分野において周知である。この試験方法はいわゆ
る、「新製品(infant )の」使用寿裾上の欠陥
を有する集積回路デバイスまたは初期の使用段階で故障
するよう麦集積回路デバイスを取〕除くことによシ、集
積回路デバイスの信頼性を増大するために採用されてい
る試験である。
一般にこのようなパーン拳イン試験においては、集積回
路デバイスを環境条件が制御された室内に配置もしくは
取り付けて、複数個の集積回路デバイスに電圧レベルお
よび論理信号レベルを結合することが行なわれている。
しかしながらこの種の試験においては、集積回路デバイ
スを負荷状態に作動したい場合に、集積回路デバイスが
試験室内に配置されている間に集積口(3) 路デバイスに負荷インピーダンスを結合するという問題
は未だ満足に解決されていない。
D−条件試験においては、全ての回路は回路用途を可能
な限シ近似して模擬するために適格な信号で駆動するこ
とが要求されかつ全ての回路には最大負荷を加えなけれ
ばならない。このような試験方式において従来性なわれ
ていた試験では、試験ボードに配線接続された一連の抵
抗器が用いられている。しかしながら最大負荷は試験ボ
ード上の集積回路デバイスの数で変動するので、この試
みは一般には許容し得ない。
さらに最大負荷は集積回路デバイスが異なればそれに応
じて異なってくる。従って従来の試験においては、特定
の集積回路デバイスの試験に特定の試験ボードを用いる
ことが必要であった。
従って本発明の1つの目的は、改良された集積回路デバ
イス試験方法および装置を提供することにある。
本発明の他の目的II′iD−条件試験で用いることが
できる改良された集積回路デバイス試験装(弘 ) 置を提供することにある。
本発明のさらに他の目的は、非常に多様な集積回路デバ
イスの試験に容易に適応し得る改嵐された集積回路デバ
イス試験装置を提供することにある。
上記の目的は次のようにして達成される。複数個の集積
回路デバイスを並列にプリント回路板上に取シ付けて試
験ボードに結合する。この試験ボードは、複数個の選択
可能な負荷インピーダンスを有する負荷カードもしくは
印刷回路板を受けるための手段を備えている。環境条件
が制御された試験室内に配置して、その間に電圧レベル
および信号を試験ボードに印加する。
複数個の集積回路デバイスを有する印刷回路板を試験ボ
ードに接続して選択可能な負荷インピーダンス、電圧レ
ベルおよび信号のうちの特定のものを集積回路デバイス
に印加するために、プログラム・カードが用いられる。
このようにして、試験装置を変更することなく、非常に
多種多様の集積回路デバイスの試験を行なうことができ
るように負荷インピーダンス、電圧レベルおよび信号を
変えることが可能となる。
本発明の新規な特徴は特許請求範囲に記述しである。本
発明の思想、その好才しい実施態様ならびに他の目的や
利点は添付図面を参照しての以下の実施例に関する詳細
な説明から最もよく理解できるであろう。
さて図面、特に第1図を参照するに、この図には本発明
のバーン−イン試験装置が斜視図で示されている。
試験ボード10は、凹室16に設けられている端子/4
’に接続された端コネクタlコを備えている。端子IQ
は、周知の仕方で、端子itrおよび一〇に選択された
レベルの電圧および信号を結合するのに用いられるもの
である。
複数の選択可能な負荷インピーダンスを有する負荷カー
ドココは、試験板10の端子コダに接続される。一方、
端子2tlは端子tgおよびコOに電気的に接続され、
従って負荷カード−21はD−条件バーン・イン試験で
用いられる複数の選択可能な負荷インピーダンスを付与
するのに用いることができる。別の実施例として、負荷
カードーー上に取り付けられた選択可能な負荷インピー
ダンスを試験ボード/17に持続的に取シ付けることも
できる。このよう圧した場合には、広範な選択を可能に
する充分に広い負荷インピーダンス分布を利用すること
が可能となる。
試験ボードコロおよび、2gは1.複数の被験集積回路
デバイスを取勺付けるのに用いられる。
各試験ボードは、個々の集積回路デバイスの取付けおよ
び堆外しを容易にする複数の適当な集積回路デバイス・
ソケットを備えている。このようにして取シ付けられた
各集積回路デバイスの同じリード線は、並列リード線接
続として知られている仕方で、接続し合わされる。
集積回路デバイスを取り付けるのにただlっの試験ボー
ドを用いることもできるが、図示の実施例においては、
一つの試験ボードが用いられてい名。試験ボードコロお
よび、2tは支持要(7) 累30,3コ、、3Q、31r、3J4!0.グーおよ
び&4’によって試験ボードIO上に物理的に取り付け
られている。各試験ボードに取り付けられた複数の集積
回路デバイスは、出力端子に並列に電気的に接続される
。即ち、出力端子+yは試験ボートコtK取シ付けられ
た集積回路デバイスの各々に接続され、出力端子lI6
は試験ボード26上に取シ付けられた集積回路デバイス
の各々に接続される。
試験ボードコロおよび2gは、それぞれ、端子コOおよ
びigを介して試験ボード10に電気的に接続される。
プログラム・カードSOおよび!rλは、各個々の集積
回路デバイスの要件に対応するように設計され配線され
た印刷回路であって、端子/gおよび一〇に現われる利
用可能な負荷インピーダンス、電圧レベルおよび信号を
選択し、負荷インピーダンスおよび電圧レベルを、端子
lI6およびpgに接続することができる集積回路デバ
イスの各々の関連のピンに結合するのに用いられている
。プログラム・カード!θおよびSコの電気接続を変え
ることによシ、試験ボードの物理的構造を変更すること
なく、多くの種類の集積回路デバイスの試験を可能にす
るべく、いろいろな電圧およびインピーダンスの組合せ
を選択することが可能となる。
次に第1図を参照するに、この図には本発明の試験装置
の電気接続が簡略に示されている。
特定の試験ボード上に取〕付けられた複数の集積回路の
出力ピンは出力端子ll&に電気的に接続されている。
プログラム・カードS−コは出力端子q6と端子itと
の間にいろいろな選択可能な電気接続を可能にする。
負荷カードココは図示のように、端子コダを介して端子
itに電気的に接続されておシ、縁コネクタノコも同様
に端子/gに接続されている0尚該技術分野の専門家に
は明らかなように、本発明の試験装置を用いることによ
って、本試験装置の構造形態を変えることなく、非常に
多様な集積回路デバイスのD条件バーン・イン試(に 
 ) 験を行なうことができる。
「MethOd 100に、Q  Military 
 5tanclard  ざ33B (1977年g月
31日)」に詳述されているように、D−条件バーン・
イン試験においては、全ての集積回路を、可能な限シ回
路用途を近似して模擬するように適切な信号で駆動し、
かつ全ての回路に最大負荷を印加することが要求される
。
従ッテ、バーン・イン試験のための最適な負荷インピー
ダンスの選択は被験集積回路デバイスの種類ならびに並
列に接続される集積回路デバイスの数に伴なって変化す
る。本発明の試験装置によれば、試験装置を大きく変更
することなく、かつ1回の試験で試験される集積回路デ
バイスの数を固定する必要なく、いろいろな負荷インピ
ーダンスの選択が可能になる。
以上、本発明を特定の実施例と関連して述べたが、上の
説明は制限的な意味で解釈されてはならない。ここに開
示した実施例ならびに本発明の他の実施例のいろいろな
変更を当業者ならば上の説明から容易に類推することが
可能であろうからである。従って本発明は、その範囲内
に入る変形例才たは具体例会てを包摂するものである。
【図面の簡単な説明】
第1図は本発明のバーン・イン試験装置0fIF視図、
そして第2図は本発明のバーン・イン試験装置の電気的
接続を示す回路略図である。 lθ、コロ、コS@・゛試験板 lコ・φ端コネクタ 
16・・凹室 ココ・・負荷カード Jll)。 3λ、3ダ、at、Jg、4/lO,IIコ、411轡
・支持要素SO,Sλ・・プログラム・カード <ii、+

Claims (1)

  1. 【特許請求の範囲】 l 環境条件が制御された室内に配置されるように適応
    されて、複数個の選択可能な負荷インピーダンスおよび
    複数個の選択可能な電圧レベルおよび信号を受ける入力
    手段を備えた第1の扁平状の手段と、複数個の集積回路
    デバイスを並列に電気的に取シ付けるための手段を備え
    た第λの扁平状の手段と、前記第コの扁平状の手段を前
    記第1の扁平状の手段に選択的に結合して、前記選択可
    能な負荷インピーダンス、電圧レベルおよび信号のうち
    の特定のものを前記複数個の集積回路デバイスに結合す
    るための手段とを有する集積回路デバイスのバーン中イ
    ン試験装置。 ユ 第コの複数個の集積回路デバイスを並列に電気的に
    取p付けるための手段を備えたM、7の扁平状の手段と
    、該第3の扁平状の手段を前記第1の扁平状の手段に選
    択的に結合して、前記選択可能な負荷インピーダンス、
    電圧レベルおよび信号の特定のものを前記第コの複数個
    の集積回路デバイスに結合するための手段を備えている
    特許請求の範囲第1項記載の集積回路デバイスのバーン
    ・イン試験装置。 3、 複数個の選択可能な負荷インピーダンスを試験ボ
    ード上に取シ付け、第1の印刷回路板−1=に複数個の
    集積回路デバイスを並列に取り付け、前記試験ボードを
    環境条件が制御された室内に配置し、複数個の選択可能
    な電圧レベルおよび信号を前記試験ボードに結合し、そ
    して前記@/の印刷回路板を前記試験ボードに選択的に
    結合して、それによシ前記選択可能な負荷インピーダン
    ス、電圧レベルおよび信号のうちの特定のものを前記複
    数個の集積回路デバイスに結合する段階を含む集積回路
    のバーン・イン試験方法。
JP57097882A 1981-08-13 1982-06-09 集積回路デバイスのバ−ン・イン試験方法および装置 Pending JPS5834375A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US29239181A 1981-08-13 1981-08-13
US292391 1981-08-13

Publications (1)

Publication Number Publication Date
JPS5834375A true JPS5834375A (ja) 1983-02-28

Family

ID=23124473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57097882A Pending JPS5834375A (ja) 1981-08-13 1982-06-09 集積回路デバイスのバ−ン・イン試験方法および装置

Country Status (1)

Country Link
JP (1) JPS5834375A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63129874U (ja) * 1987-02-18 1988-08-24
JPH05286570A (ja) * 1992-04-13 1993-11-02 Mitsubishi Materials Corp 超微粉末の定量バッチ供給方法及びその装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63129874U (ja) * 1987-02-18 1988-08-24
JPH05286570A (ja) * 1992-04-13 1993-11-02 Mitsubishi Materials Corp 超微粉末の定量バッチ供給方法及びその装置

Similar Documents

Publication Publication Date Title
US4468612A (en) Arrangement for indicating when different types of electrical components are interconnected
US5519331A (en) Removable biasing board for automated testing of integrated circuits
US5010446A (en) Multi-edge extender board
US20100244883A1 (en) Compensation for voltage drop in automatic test equipment
US5764071A (en) Method and system for testing an electronic module mounted on a printed circuit board
EP0342784A2 (en) Program controlled in-circuit test of analog to digital converters
US5994894A (en) Testboard for IC tester
US5751151A (en) Integrated circuit test apparatus
JPH09178804A (ja) 半導体装置試験用のバーンインボード
US4488111A (en) Coupling devices for operations such as testing
JP3555953B2 (ja) プリング抵抗を備える接続部をテストする装置
US4563636A (en) Connection verification between circuit board and circuit tester
JPH10150082A (ja) 半導体試験装置
GB2149129A (en) Automatic test equipment
JP2621766B2 (ja) 半導体装置試験用ユニバーサルバーンインボード
US4995038A (en) Finding faults in circuit boards
EP0132328A1 (en) Probe cable assemblies
JPS61182237A (ja) プロ−ブカ−ド
US4292586A (en) Testing of circuit arrangements
US6218850B1 (en) Apparatus for selecting high-reliability integrated circuits
JPS62191778A (ja) 半導体集積回路のエ−ジング回路
JPH0720193A (ja) Dutボード
JPH0727827A (ja) モジュールおよびそれを用いた半導体集積回路装置
EP0352910A2 (en) Finding faults in circuit boards
JPS60113165A (ja) 半導体素子のバ−ンイン装置