JPS5835537A - Production for pattern mask - Google Patents
Production for pattern maskInfo
- Publication number
- JPS5835537A JPS5835537A JP56135229A JP13522981A JPS5835537A JP S5835537 A JPS5835537 A JP S5835537A JP 56135229 A JP56135229 A JP 56135229A JP 13522981 A JP13522981 A JP 13522981A JP S5835537 A JPS5835537 A JP S5835537A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mask
- resist pattern
- resist
- fiducial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/76—Patterning of masks by imaging
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
【発明の詳細な説明】
この発明は微細バター7を有する半導体集積回路装置(
IC)などの半導体チップ(以下「チップ」と呼ぶ)を
製造する際のパターン転写に用いるノ(ターンマスクを
作製する方法に関するものであるO以下、ICチップを
製造する際に用いるパターンマスクを例にとシ説明する
。DETAILED DESCRIPTION OF THE INVENTION The present invention provides a semiconductor integrated circuit device (
The following is an example of a pattern mask used when manufacturing an IC chip. Nitoshi explains.
−10チップの製造歩留りを向上させるためには、IC
チップのパターンの欠陥を低減させることが必要である
。特に1工Cチツプを製造する際のパターン転写に用い
るパターンマスクのパターンの欠陥は、XCチップを形
成するすべての半導体ウェーハ(以下「ウェー/−t
Jと呼ぶ)K転写されるので、このパターンマスクのパ
ターンの欠陥を低減させることは、ICチップの製造歩
留シの向上に大きな効果がある。-10 In order to improve the manufacturing yield of chips, it is necessary to
It is necessary to reduce defects in chip patterns. In particular, defects in the pattern of the pattern mask used for pattern transfer during the manufacture of 1-process C chips can occur on all semiconductor wafers (hereinafter referred to as wafers/-t
Therefore, reducing defects in the pattern of this pattern mask has a great effect on improving the manufacturing yield of IC chips.
パターンマスクには、ICチップのパターンと同一のパ
ターン(以下「原寸パターン」と呼ぶ)を有しウェーハ
にこの原寸パターンを露光してパターン転写を行う原寸
パターンマスクと、原寸ノくターンの5〜lO倍の拡大
パターンを有しウェーハにこの拡大パターンを縮小露光
してパターン転写を行う拡大パターンマスク(以下「レ
ティクル」と呼ぶ)とがある。The pattern mask includes a full-size pattern mask that has the same pattern as the IC chip pattern (hereinafter referred to as the "full-size pattern") and performs pattern transfer by exposing the full-size pattern to the wafer, and a full-size pattern mask that has the same pattern as the IC chip pattern (hereinafter referred to as the "full-size pattern"), and a full-size pattern mask that transfers the pattern by exposing the wafer to the full-size pattern. There is an enlarged pattern mask (hereinafter referred to as a "reticle") which has a pattern enlarged by 1O times and performs pattern transfer by exposing the enlarged pattern to a wafer in a reduced size.
最近、彼数個のICチップの拡大パターンが行方向およ
び列方向にそれぞれ互いに順次隣接して形成されたレテ
ィクルを用い、このレティクルの拡大パターンを原寸パ
ターンに縮小し、この原寸パターンをウェーハに、この
ウェーハを上記行方向および上記列方向に移動させなが
ら、露光して、高解像度のパターン転写を行う方法が用
いられるようKなっている。しかし、この場合において
も、レティクルの拡大パターンは、無欠陥である必要が
ある。Recently, he used a reticle in which enlarged patterns of several IC chips were formed adjacent to each other in the row and column directions, reduced the enlarged patterns of this reticle to a full-size pattern, and transferred this full-size pattern to a wafer. A method is now used in which the wafer is exposed while being moved in the row direction and the column direction to transfer a high-resolution pattern. However, even in this case, the enlarged pattern of the reticle needs to be defect-free.
′次に、従来のレティクルの作製方法の一例をその主要
段階の状態を示す第1図ないし第3図について説明する
。'Next, an example of a conventional reticle manufacturing method will be described with reference to FIGS. 1 to 3 showing the main stages thereof.
まず、jlE1段階として、第1図(A)K示す平面図
および第1図(B) Ic示す第1図((転)のIB−
IB線での断面図のように、ガラスなどの透明な板状体
からなるマスク基板(1)の主面上にクロム被膜などの
マスク被膜(2)を形成し、次いで、このマスク被膜(
2)の表面上にフォトレジスト膜(3)を成膜したのち
、このフォトレジスト膜(3)Kベーキング処理を施す
0次に1第2段階として、第2図(A)に示す平面図お
よび第2図(B)に示す第2図(蜀の[B−■B線での
断面図のように1パターンゼネレータなどの光学的手段
を用いて、フォトレジスト膜(3)の表面部に互いに隣
接した2行2列の4個の工0チップ形成用の拡大チップ
パターンを描画無光するとともK。First, as the jlE1 stage, the plan view shown in FIG. 1 (A) K and the plan view shown in FIG. 1 (B) Ic (IB-
As shown in the cross-sectional view taken along line IB, a mask film (2) such as a chrome film is formed on the main surface of a mask substrate (1) made of a transparent plate-like material such as glass, and then this mask film (
After forming a photoresist film (3) on the surface of the photoresist film (3), the photoresist film (3) is subjected to a baking process. As shown in Figure 2 (B), which is a cross-sectional view taken along the [B-■B line of Shu], using an optical means such as a 1-pattern generator, Draw an enlarged chip pattern for forming 4 chips in adjacent 2 rows and 2 columns and turn off the light.
フォトレジスト膜(3)の表面の相対向する辺に沿う端
縁中央部にそれぞれレティクル使用時に用いるアライメ
ント用のフィデユーシャルマークを描画無光する。次い
で、この描画露光、されたフォトレジスト膜(3)Ic
現像処理を施して、マスク被膜(2)の表面上からフォ
トレジスト膜(3)の未露光部分を除去し、マスク被膜
(2)の表面上に拡大チップレジストパターン(3a)
およびフィデューシャルレジストマーク(sb)を残し
、ベーキング処理を行う0次に1第3段階として、第3
図の平面図に示すように1拡大チツグレジストパターン
(3a)およびフィデューシャルレジストマーク(3b
)t−エツチングマスクに用いた選択エツチング処理を
マスク被膜(2) K施して、マスク基板(1)の表面
上に1拡大チyプレシストパターン(3a)およびアイ
テュー−7’(ルレジストマーク(3b)のそれぞれの
直下の部分に拡大チップパターン形成用マスク被膜(2
a)およびフィデューシャルマーク形成相マスク被M(
2b)を残す◇次いで、これらのマスク被膜(2a)お
よびマスク被膜(2b)の各表面上から拡大チップレジ
ストパターン(3a)およびフィデューシャルレジスト
マーク(3b)を除去し、マスク基板(1)にベーキン
グ処理を施すと、この従来例の方法によるレティクルが
得られる。Fiducial marks for alignment to be used when using a reticle are drawn at the center of the edges along opposite sides of the surface of the photoresist film (3) and are made dark. Next, the exposed photoresist film (3) Ic
A development process is performed to remove the unexposed portions of the photoresist film (3) from the surface of the mask film (2), and an enlarged chip resist pattern (3a) is formed on the surface of the mask film (2).
and a fiducial resist mark (sb) is left and a baking process is performed as the third step.
As shown in the plan view of the figure, 1 enlarged chigage resist pattern (3a) and fiducial resist mark (3b)
) The selective etching process used for the T-etching mask was applied to the mask film (2) to form a 1-enlarged chip pattern (3a) and an IT-7' (regist mark) on the surface of the mask substrate (1). 3b), a mask film for forming an enlarged chip pattern (2
a) and the fiducial mark forming phase masked M(
2b) ◇Next, the enlarged chip resist pattern (3a) and fiducial resist mark (3b) are removed from each surface of the mask coating (2a) and the mask coating (2b), and the mask substrate (1) is removed. By applying a baking treatment to the reticle, a reticle according to this conventional method is obtained.
ところで、この従来例の方法では、第2図に示した11
2段において、現在の最高の技術を用いても、例えば約
10cm角の大きさのマスク基板(1)の主面上に形成
されたマスク被膜(2)の表面上の拡大チップレジスト
パターン(3a)には数個のピンホールができるので、
このピンホールによって、第3図に示した#I3段階に
おいて、マスク基板(1)の表面上に欠陥のめる拡大チ
ップパターン形成用マスク被膜(2a)が形成されるか
ら、無欠陥パターンのレティクルを作製することができ
なかった。従って、無欠陥パターンのレティクルを作製
するためには、第3図に示した第3段階終了後において
、マスク被膜(2a)のピンホールによる欠陥部分を、
金属膜の蒸着などの何らかの方法で、修正する必要があ
る。しかし、このようなピンホールによる欠陥部分の修
正には、多大の時間や手間がかかる上に1パタ一ン寸法
が微小になれば、このピンホールによる欠陥部分の修正
歩留りが低下するという問題があった。By the way, in this conventional method, 11 shown in FIG.
In the second stage, even if the current best technology is used, the enlarged chip resist pattern (3a ) will have several pinholes, so
Due to these pinholes, a mask film (2a) for forming an enlarged chip pattern that accommodates the defects is formed on the surface of the mask substrate (1) in step #I3 shown in FIG. 3, so a reticle with a defect-free pattern is produced. I couldn't. Therefore, in order to produce a reticle with a defect-free pattern, after completing the third step shown in FIG.
It must be corrected by some method, such as by depositing a metal film. However, repairing defects caused by such pinholes takes a lot of time and effort, and as the dimensions of each pattern become minute, the repair yield for defects caused by pinholes decreases. there were.
この発明は、上述の問題点に鑑みてなされたもので、マ
スク基板の主面1上に形成されたマスク被膜の表面上に
、牛導体チップ形成用の第1のレジストパターンを形成
し、更にこの第1のレジストパターン上にこの第1のレ
ジストパターンの形状と同一形状の第2のレジストパタ
ーンを東ね合わせて形成することによって、ピンホール
によるパターン欠陥の極めて少ないパターンマスクを作
製する方法を提供することを目的とする。This invention has been made in view of the above-mentioned problems, and includes forming a first resist pattern for forming a conductor chip on the surface of a mask film formed on the main surface 1 of a mask substrate, and further A method of manufacturing a pattern mask with extremely few pattern defects due to pinholes by forming a second resist pattern having the same shape as the first resist pattern on the first resist pattern. The purpose is to provide.
以下、この発明−の一実施例のレティクルの作製方法を
#!1図ないし第7図について説明する。Hereinafter, a method for manufacturing a reticle according to an embodiment of this invention will be described. 1 to 7 will be explained.
まず、第1段階として、第1図および第2図にそれぞれ
示した従来例の第1段階および第2段階と同様の段階を
経て、第2図に示したように、主面上に成膜されたマス
ク被膜(2)の表面上に第1の拡大チップレジストパタ
ーy(3a)および第1のフィデューシャルレジストマ
ーク(3b)が形成された状態のマスク基板(1)を作
製し、第2段階として、この状態のマスク基板(1)と
同様の状態の別のマスク基板(1)を作製し、この別の
マスク基板(1)を用いて第3図に示した従来例の第3
段階終了後の従来方式のレティクルを作製し、更にこの
従来方式のレティクルをマスクとして反転パターンのレ
ティクル原版〔後に第5図Kaυとして示す〕を作製す
る0
次に、第3段階として、第4図に第2図Aの[[B−I
IB線に対応する線でのWT面図を示すように1第1の
拡大チップレジストパターン(3a)および第1のフィ
デューシャルレジストマーク(sb)(第4 図では図
示せず)を櫟いマスク被膜(2)の表面上に紫外線領域
の光に感光するフォトレジスト膜01を成膜する。First, as a first step, a film is formed on the main surface as shown in FIG. 2 through the same steps as the first and second steps of the conventional example shown in FIGS. A mask substrate (1) is prepared in which a first enlarged chip resist pattern y (3a) and a first fiducial resist mark (3b) are formed on the surface of the mask film (2). As a second step, another mask substrate (1) in the same state as the mask substrate (1) in this state is produced, and using this another mask substrate (1), the third conventional example shown in FIG.
After the step is completed, a conventional reticle is manufactured, and a reticle original with an inverted pattern (later shown as Kaυ in FIG. 5) is manufactured using this conventional reticle as a mask. Next, as the third step, a reticle original with an inverted pattern is manufactured as shown in FIG. In Figure 2 A, [[B-I
The first enlarged chip resist pattern (3a) and the first fiducial resist mark (sb) (not shown in FIG. 4) are aligned as shown in the WT surface view along the line corresponding to the IB line. A photoresist film 01 sensitive to light in the ultraviolet region is formed on the surface of the mask film (2).
次に1第4段階として、第5図の斜視図に示すように1
上記第2段階において得られた反転/<ターンのレティ
クル原版Qυ〔第5図ではフィデューシャルマーク(2
1a)のみを図示した〕を、第4図の断面図に示したフ
オトレジス)MlfII上にこのフォトレジスト膜Hと
の関にわずかのすき間をあけて重ね合わさせる。次いで
、対物レンズ0ηと反射鏡に)、cnと接眼レンズ(至
)とで構成されウェーI・用アライナと同様の機能を有
するマスク転写装置を用いて、レティクル原版(2)を
通してフォトレジスト膜01に紫外縁領域の光の波長よ
シ長い可視領域の光を照射しこの光のマスク被膜(2)
Kよる反射光を観測しながら、レティクル原版なりを図
示矢印X方向、Y方向および0方向に微動させて、マス
ク被膜(2)の表面上に形成されたjllのフィデュー
シャルレジストマーク(3b)とレティクル原版シυの
フィデューシャル豐−り(21a)との7ライメントを
行い、しかるのち、レティクル原版(ロ)を通してフォ
トレジスト膜03に紫外線領域の光を照射すると、マス
ク被膜(2)の表面上に形成された第1の拡大チップレ
ジストパターン(3a)(図示せず)および第1のフィ
デューシャルレジストマーク(ab)上のフォトレジス
ト膜−の第1の拡大チップレジストパターン(3a)お
よびフィデューシャルレジストマーク(3b)と同一形
状の部分が露光される。Next, as the fourth stage, as shown in the perspective view of Figure 5,
The reticle original plate Qυ of the inversion/< turn obtained in the second step above [FIG. 5 shows the fiducial mark (2
1a) is superimposed on the photoresist MlfII shown in the sectional view of FIG. 4 with a slight gap between the photoresist film H and the photoresist film H. Next, the photoresist film 01 is passed through the reticle original plate (2) using a mask transfer device that is composed of an objective lens (0η), a reflector (reflector), a cn (cn), and an eyepiece (to) and has the same function as the aligner for way I. is irradiated with light in the visible region, which has a longer wavelength than the wavelength of light in the ultraviolet region, and a mask coating (2) of this light is applied.
While observing the light reflected by K, the reticle master is slightly moved in the direction of the arrows X, Y, and 0 in the figure to form the Jll fiducial resist mark (3b) on the surface of the mask coating (2). 7 alignments are performed between the fiducial plate (21a) of the reticle original plate υ, and then, when the photoresist film 03 is irradiated with light in the ultraviolet region through the reticle original plate (b), the mask film (2) is a first enlarged chip resist pattern (3a) (not shown) formed on the surface and a photoresist film on the first fiducial resist mark (ab); A portion having the same shape as the fiducial registration mark (3b) is exposed.
次に1第5段階として、第6図に第2図(A)の[[B
−IIBI!に対応する線での断面図を示すように1こ
の露光されたフォトレジスト膜(13に現像処理を施し
て、このフォトレジスト膜(1枠の未露光部分をマスク
被膜(2)の表面上から除去し、第1の拡大チップレジ
ストパターン(3a)および第1のフィデューシャルレ
ジストマーク(3b)(第6図では図示せず)上にそれ
ぞれ第2の拡大チップレジストパターン(13a)およ
び第2のフィデューシャルレジストマーク(図示せず)
を重ね合わせて残し、ベーキング処理を行う。Next, as the fifth step, in Figure 6, [[B] of Figure 2 (A)
-IIBI! As shown in the cross-sectional view along the line corresponding to 1, this exposed photoresist film (13) is developed and the unexposed portion of this photoresist film (1 frame) is exposed from the surface of the mask film (2). A second enlarged chip resist pattern (13a) and a second fiducial resist pattern (13a) and a second fiducial resist mark (3b) (not shown in FIG. fiducial registration mark (not shown)
Leave them on top of each other and perform the baking process.
次に、tlE6段階として、第7図の平面図に示すよう
に1第3図に示した従来例の第3段階と同様に1第2の
拡大チップレジストパターン(13a)および第2のフ
ィデューシャルレジストマーク(図示せず)がそれぞれ
重ね合わされた第1の拡大チップレジストパターン(3
a)および第1の、フィデューシャルレジストマーク(
sb)をエツチングマスクに用いた選択エツチング処理
をマスク被膜(2)K施して、マスク基板(1)の表面
上に1第1の拡大チップレジストパターン(3a)およ
び第1のフィデューシャルマー り(3b)のそれぞれ
の直下の部分に拡大チップパターン形成用マスク被膜(
2a)およびフィデューシャルマーク形成用マスク被膜
(2b)を残す0次いで、これらのマスク被膜(2a)
および(2b)の各表面上から、第2の拡大チップレジ
ストパターン(13a )および!42のフィデューシ
ャルレジストマークがそれぞれ重ね合わされた第1の拡
大チップレジストパターy(3a)およびフィデューシ
ャルレジストマーク(3b)を除去し、マスク基板(1
)Kベーキング処理を施すと、この実施例の方法による
レティクルが得られる。Next, as the 6th stage of tlE, as shown in the plan view of FIG. A first enlarged chip resist pattern (3
a) and the first, fiducial registration mark (
sb) as an etching mask is applied to the mask coating (2)K, thereby forming a first enlarged chip resist pattern (3a) and a first fiducial mark (1) on the surface of the mask substrate (1). 3b), a mask film for forming an enlarged chip pattern (
2a) and the mask coating (2b) for forming fiducial marks are left. Then, these mask coatings (2a) are left.
and (2b), the second enlarged chip resist pattern (13a) and! The first enlarged chip resist pattern y (3a) and the fiducial resist mark (3b) in which 42 fiducial resist marks are superimposed are removed, and the mask substrate (1
) A reticle according to the method of this example is obtained by performing K baking treatment.
この実施例の方法では、agiの拡大チンプレシストパ
ターン(3a)にできるピンホールの位置ト第2の拡大
チップレジストパターン(13a)にできるピンホール
の位置とが一致することは極めてまれであるので、第2
の拡大チップレジストパターン(13a )が重ね合わ
された第1の拡大チップレジストパfi −7(3a)
ヲエッチングマスクに用いた選択エツチングで形成され
た拡大チップパターン形成用マスク被膜(2a)にFi
ハとんどピンホールがなく、ピンホールによるパターン
欠陥の極めて少ないレティクルを得ることができる。In the method of this embodiment, it is extremely rare that the position of the pinhole formed in the agi enlarged chip resist pattern (3a) coincides with the position of the pinhole formed in the second enlarged chip resist pattern (13a). So, the second
The first enlarged chip resist pattern fi-7 (3a) on which the enlarged chip resist pattern (13a) of
Fi is applied to the enlarged chip pattern forming mask film (2a) formed by selective etching used as an etching mask.
It is possible to obtain a reticle that has almost no pinholes and has extremely few pattern defects due to pinholes.
この実施例では、第1の拡大チンプレシストパターン(
3a)上KJ2の拡大チップレジストパターン(13a
)を重ね合わせて形成するに当り、第1の拡大チップレ
ジストパターン(3a)上の7オトレジス)11111
1へのレティクル原版Qυのパターンの転写方法を用い
たが、必すしもこれは転写方法に限定する必要がなく、
Wtlのフィデューシャルレジストマーク(3b)を基
準にしたパターンゼネレータなどの光学的手段によって
7オトレジスト膜01に第2の拡大チップレジストパタ
ーン(13a)を描画露光する方法を用いても、この実
施例と同様の効果がめる。In this example, the first enlarged chimpress cyst pattern (
3a) Upper KJ2 enlarged chip resist pattern (13a
) 11111 on the first enlarged chip resist pattern (3a)
Although the method of transferring the pattern of the reticle original plate Qυ to 1 was used, it is not necessarily limited to this transfer method;
Even if a method of drawing and exposing the second enlarged chip resist pattern (13a) on the 7-photoresist film 01 using an optical means such as a pattern generator using the Wtl fiducial resist mark (3b) as a reference is used, this embodiment A similar effect can be seen.
なお、これまで、レティクルの作製方法を例にとり述べ
たが、この発明はこれに限らず、原寸パターンマスクの
作製方法にも適用することができるO
以上、説明したように、この発明のパターンマスクの作
製方法では、マスク基板の主面上に形成されたマスク被
膜の表面上に半導体チップ形成用の第1のレジストパタ
ーンを形成し、更にこの第1のレジストパターン上に、
この第1のレジストパターンの形状と同一形状の第2の
レジストパターンを重ね合わせて形成するので、上記第
1のレジストパターンにできるピンホールの位置と上記
第2のレジストパターンにできるピンホールの位置とが
一致することが極めてまれである。従って、上記第2の
レジストパターンが重ね合わされた上記第1のレジスト
パターンをエツチングマスクに用いた選択エツチング処
理を上記マスク被膜に施して形成された半導体チップ形
成用マスク被膜にははとんどピンホールがなく、ピンホ
ールによるパターン欠陥の極めて少ないパターンマスク
ラ得ることができる。Although the method for manufacturing a reticle has been described as an example, the present invention is not limited to this, and can also be applied to a method for manufacturing a full-size pattern mask. In the manufacturing method, a first resist pattern for forming a semiconductor chip is formed on the surface of a mask film formed on the main surface of a mask substrate, and further, on this first resist pattern,
Since a second resist pattern having the same shape as the first resist pattern is formed by overlapping, the positions of pinholes formed in the first resist pattern and the positions of pinholes formed in the second resist pattern are formed. It is extremely rare for the two to match. Therefore, the mask film for semiconductor chip formation formed by subjecting the mask film to a selective etching process using the first resist pattern overlaid with the second resist pattern as an etching mask has almost no pins. It is possible to obtain a pattern masker without holes and with extremely few pattern defects due to pinholes.
第1図(蜀は従来のレティクルの作製方法の一例の第1
段階の状態を示す平面図、第1図CB)は第1図(A)
の■B−IB線での断面図、第2図(A)は上記従来例
の第2段階の状態を示す平面図、第2図((9)は第2
図(A)のII B−II B Imでの断面図、第3
図は上記従来例の第3段階の状態を示す平面図、第4図
はこの発明の一実施例の第2段階の状態を示す第2図(
A)の[B−[IB線に対応する線での断面図、第5図
は上記実施例の第4段階の状態を示す斜視図、第6図は
上記実施例の第5段階の状態を示す第2図((転)の■
B−11B線に対応する線での断面図、第7図は上記実
施例の!g6段階の状態を示す平面図でめる0
図において、(1)はマスク基板、(2)はマスク被膜
、(2a)は拡大チップパターン形成用マスク被膜(牛
導体チップ形成用マスク被膜)、(ji!kl)はフィ
デューシャルマーク形成用マスク被膜、(”)は第1の
拡大チップレジストパターン(第1のレジストパ” )
、(3b)u フィデューシャルレジストマーク、−
はフォトレジスト膜、(13a) ki第2の拡大チッ
プレジストパターン(第2のレジストパターン)である
。
なお、図中同一符号はそれぞれ同一もしくは相当部分を
示す。
代理人 葛野信−(外1名)
第1図
第2図
199−
第3図
第4図
第5図
第6図
第7図
手続補正書(自発)
昭和 sq、−ii月 5日
特許庁長官殿
1、 事件(7)表示 特願昭86−1!$5
1ag9号2、発明の名称 パターンマスクの作
親方法3、補正をする者
200−
5 補正の対象
明細書の特許請求の範囲の欄
6 補正の内容
(1)明細書の特許請求の範囲を全文別紙のとおりに訂
正する。
フ 添付書類の目録
訂正後の特許請求の範囲を示す書面 1通以上
特許請求の範囲
(1) マスク基板の主面上に形成されたマスク被襖
の表面上に半導体チップ形成用の第1のレジストパター
ンとフィデューシャルレジストマークトを形成する第1
の工程、上記第1のレジストパターンと上記フィデュー
シャルレジストマークトラ覆い上記マスク禎模の上記表
面上にフォトレジスト模を数構するw&2の工程、上記
フィデューシャルレジストマーク會基準にして上記第1
のレジストパターン上の上記フォトレジスト模に上記第
1のレジストパターンの形状と同一形状のパターンを光
学的手段を用いて転写または描画露光する第3の工程、
この転写または描画露光された上記フォトレジスト模に
現偉処理を施して上記フォトレジスト模の未露光部分を
除去し上記第2のレジストパターンを上記第1のレジス
トパターン上に残してベーキング処理を行う第4の工程
、上記第2のレジストパターンが重ね合わされた上記第
1のレジストパターンと上記フィデューシャルレジスト
マークとをエツチングマスクに用いた選択エツチング処
理を上記マスク被模に施して上記第1のレジストパター
ンと上記フィデューシャルレジストマークとで樫われて
いない上記マスク被模の部分を上記マスク基板の表面上
から除去し上記第1のレジストパターンおよび上記?イ
デューシャルレジストマークの直下の上記マスク基板の
表面上の部分にそれぞれ上記第1のレジストパターンに
対応する半導体チップ形成層マスク被模、および上記フ
ィデューシャルレジストマークに対応するフィデューシ
ャルマーク形成相マスク被模を残す第5の工程、並びに
上記半導体チップ形成層マスク被模および上記フィデュ
ーシャルマーク形成相マスク被模の表面上からそれぞれ
上記第2のレジストパターンが重ね合わされた上記第1
のレジストパターンおよび上記フィデューシャルレジス
トマークを除去してベーキング処理を行う第6の工程を
備えたパターンマスクの作製方法0−/Figure 1 (Shu is the first example of a conventional reticle manufacturing method)
A plan view showing the state of the stage, Fig. 1 CB) is shown in Fig. 1 (A).
Figure 2 (A) is a plan view showing the state of the second stage of the conventional example, Figure 2 ((9) is a cross-sectional view taken along line B-IB of
Cross-sectional view at II B-II B Im in Figure (A), 3rd
4 is a plan view showing the third stage state of the conventional example, and FIG. 4 is a plan view showing the second stage state of an embodiment of the present invention.
5 is a perspective view showing the state of the fourth stage of the above embodiment, and FIG. 6 is a sectional view taken along the line corresponding to the [B-[IB line of A). Figure 2 ((transformation) ■
A sectional view taken along a line corresponding to the B-11B line, FIG. 7, is a cross-sectional view of the above embodiment! In the figure, (1) is a mask substrate, (2) is a mask coating, (2a) is a mask coating for forming an enlarged chip pattern (a mask coating for forming a conductor chip), (ji!kl) is the mask film for forming a fiducial mark, ('') is the first enlarged chip resist pattern (first resist pattern)
, (3b) u fiducial registration mark, -
is a photoresist film, (13a) ki is a second enlarged chip resist pattern (second resist pattern). Note that the same reference numerals in the figures indicate the same or corresponding parts. Agent Makoto Kuzuno - (1 other person) Figure 1 Figure 2 199- Figure 3 Figure 4 Figure 5 Figure 6 Figure 7 Procedural amendment (voluntary) Showa SQ, -II May 5th Commissioner of the Patent Office Hall 1, Incident (7) Display Special Application 1986-1! $5
1ag No. 9 2, Title of the invention Pattern mask creation method 3, Person making the amendment 200-5 Claims column 6 of the specification to be amended Contents of the amendment (1) Complete the claims of the specification Correct as shown in the attached sheet. F. A document showing the scope of claims after the list of attached documents has been corrected. One or more copies of the scope of claims. The first step is to form a resist pattern and a fiducial resist mark.
step W & 2 of arranging several photoresist patterns on the surface of the mask pattern covering the first resist pattern and the fiducial resist mark; 1
a third step of transferring or drawing exposing a pattern having the same shape as the first resist pattern onto the photoresist pattern on the resist pattern using optical means;
The transferred or drawn exposed photoresist pattern is subjected to a developing process to remove the unexposed portions of the photoresist pattern, leaving the second resist pattern on the first resist pattern and performing a baking process. a fourth step, performing a selective etching process on the mask pattern using the first resist pattern on which the second resist pattern is superimposed and the fiducial resist mark as an etching mask; The portion of the mask pattern that is not overlapped by the resist pattern and the fiducial resist mark is removed from the surface of the mask substrate, and the first resist pattern and the fiducial resist mark are removed. A semiconductor chip forming layer mask pattern corresponding to the first resist pattern and a fiducial mark corresponding to the fiducial resist mark are formed on a portion of the surface of the mask substrate directly below the essential resist mark, respectively. a fifth step of leaving a phase mask pattern, and the first step in which the second resist pattern is superimposed on the surfaces of the semiconductor chip forming layer mask pattern and the fiducial mark forming phase mask pattern, respectively.
A method for producing a patterned mask comprising a sixth step of removing the resist pattern and the fiducial resist mark and performing baking treatment 0-/
Claims (1)
の表面上に半導体チップ形成用の第1のレジストパター
ンとフィデューシャルレジストマークとを形成するjl
lの工程、上記第1のレジストパターンと上記フィデュ
ーシャルレジストマークトラ覆い上記マスク被膜の上記
表面上にフォトレジスト膜を成膜する第2の工程、上記
フィデューシャルレジストマークを基準にして上記第1
のレジストパターン上Ω上記フォトレジスト膜に上記第
1のレジストパターンの形状と同一形状のパターンを光
学的手段を用いて転写または描画露光する第3の工程、
この転写または描画露光された上記フォトレジスト膜に
現像処理を施して上記フォトレジスト膜の未露光部分を
除去し上記第2のレジストパターンを上記第1のレジス
トパターン上に残してベーキング処理を行う第4の工程
、上記第2のレジストパターンが重ね合わされた上記第
1のレジストパターンと上記フィデューシャルレジスト
マークとをエツチングマスクに用いた選択エツチング処
理を上記マスク被膜に施して上記第1のレジストパター
ンと上記フィデューシャルレジストマークとで榎うわれ
ていない上記マスク被膜の部分を上記マスク基板の表面
上から除去し上記第1のレジストパターンおよび上記フ
ィデューシャルレジストマークの直下の上記マスク基板
の表面上の部分にそれぞれ上記第1のレジストパターン
に対応する半導体チップ形成用マスク被膜、および上記
フィデューシャルレジストマークに対応するフィデュー
シャルマーク形成用マスク被膜を残す第5の工程、並び
に上記半導体チップ形成用マスク被膜および上記フィデ
ューシャル−r −/ 形成用マスク被膜の表面上から
それぞれ上記第2のレジストパターンが重ね合わされた
上記glのレジJ ) パターンオヨヒ上記フィデュー
シャルレジストマークを除去してベーキング処理を行う
第6の工程を備えたパターンマスクの作製方法。(1) Forming a first resist pattern and fiducial resist marks for semiconductor chip formation on the surface of a mask film formed on the main surface of a mask substrate.
a second step of forming a photoresist film on the surface of the mask film covering the first resist pattern and the fiducial resist mark; 1st
a third step of transferring or drawing exposure to the photoresist film using an optical means a pattern having the same shape as the first resist pattern;
The transferred or drawing-exposed photoresist film is developed to remove the unexposed portion of the photoresist film, and the second resist pattern is left on the first resist pattern and then subjected to baking treatment. Step 4, performing a selective etching process on the mask film using the first resist pattern overlaid with the second resist pattern and the fiducial resist mark as an etching mask to form the first resist pattern. The portion of the mask coating that is not covered by the first resist pattern and the fiducial resist mark is removed from the surface of the mask substrate, and the surface of the mask substrate immediately below the first resist pattern and the fiducial resist mark is removed. a fifth step of leaving a mask film for forming a semiconductor chip corresponding to the first resist pattern and a mask film for forming a fiducial mark corresponding to the fiducial registration mark on the upper part, and the semiconductor chip; Forming mask film and said fiducial-r −/Register J of said GL on which said second resist pattern is superimposed on the surface of said forming mask film respectively) Pattern oyohi said fiducial resist mark is removed and baked A method for manufacturing a patterned mask, comprising a sixth step of performing processing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56135229A JPS5835537A (en) | 1981-08-27 | 1981-08-27 | Production for pattern mask |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56135229A JPS5835537A (en) | 1981-08-27 | 1981-08-27 | Production for pattern mask |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5835537A true JPS5835537A (en) | 1983-03-02 |
Family
ID=15146827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56135229A Pending JPS5835537A (en) | 1981-08-27 | 1981-08-27 | Production for pattern mask |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5835537A (en) |
-
1981
- 1981-08-27 JP JP56135229A patent/JPS5835537A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62189468A (en) | Photomask, projection exposure method using the same, and photomask manufacturing method | |
| CN101382732B (en) | Method of making patterned material layer | |
| US20020009676A1 (en) | Method of forming small contact holes using alternative phase shift masks and negative photoresist | |
| JPH0468352A (en) | Photomask with phase shift layer and manufacture thereof | |
| JPH0467613A (en) | Microscopic contact hole forming method | |
| JPH07181686A (en) | Method of forming resist pattern | |
| JPH0544169B2 (en) | ||
| JPH0431858A (en) | Manufacture of mask | |
| JPS62245251A (en) | Resist pattern forming method | |
| JPS6215854B2 (en) | ||
| JP2595886B2 (en) | Method for manufacturing semiconductor device | |
| JPS5842233A (en) | Manufacture of pattern mask | |
| JPS5839015A (en) | Manufacture of semiconductor device | |
| JP3027370B2 (en) | Photomask manufacturing method | |
| JPH1130849A (en) | Photomask manufacturing method | |
| KR0177347B1 (en) | Manufacturing method of reference wafer for mutual matching of alignment and exposure devices | |
| KR100220940B1 (en) | Manufacturing method of fine pattern of semiconductor device | |
| JP2900700B2 (en) | Reduction projection exposure method | |
| JPS63298347A (en) | Pattern forming method | |
| JPH0355815B2 (en) | ||
| KR960000184B1 (en) | Manufacturing method of phase shift mask | |
| JPH04304452A (en) | Photomask provided with phase shift layer and its production | |
| JPH03180017A (en) | Manufacture of semiconductor device | |
| JPS62193249A (en) | Manufacture of semiconductor device | |
| JPH05165195A (en) | Glass mask and manufacture of semiconductor device by using this glass mask |