JPS5835953A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5835953A JPS5835953A JP56134123A JP13412381A JPS5835953A JP S5835953 A JPS5835953 A JP S5835953A JP 56134123 A JP56134123 A JP 56134123A JP 13412381 A JP13412381 A JP 13412381A JP S5835953 A JPS5835953 A JP S5835953A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- metal foil
- metal
- metallic foil
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/60—Arrangements for protection of devices protecting against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置に係り、半導体装置を構成する半
導体ペレツトに可撓性の電極を取付けた改良された半導
体装置に関する。
導体ペレツトに可撓性の電極を取付けた改良された半導
体装置に関する。
半導体ペレツ。トは片側又は両面に金属板を取付けるの
が普通であり、これらの金属板は半導体ペレット上の金
属電極と大体同じ大きさである場合が多い。第１図は、
従来の電力用半導体装置の構造例を示す。（ｂ）は（ａ
）のＡ−Ａ′断面である。半導体ペレット１０５の両面
には、金属電極膜（図示せずンがもうけられており、こ
の金属電極膜の形状と大略同形の金属板が半導体ペレッ
ト１０５の両面にもうけられる。半導体ペレット１０５
の下面は、ペレット取付は板１０６に圧着あるいは接続
され、熱並びに電流を通じさせる。半導体ペレット１０
５の上面は、二つの半導体領域の電極とそれぞれほぼ同
形の形状と、リボン形部１０２゜１０３および平面部１
０１，１０４をもつ帯状の導体と接続される。導体の平
面部１０１，１０４は外部引出し部材と接続される。
が普通であり、これらの金属板は半導体ペレット上の金
属電極と大体同じ大きさである場合が多い。第１図は、
従来の電力用半導体装置の構造例を示す。（ｂ）は（ａ
）のＡ−Ａ′断面である。半導体ペレット１０５の両面
には、金属電極膜（図示せずンがもうけられており、こ
の金属電極膜の形状と大略同形の金属板が半導体ペレッ
ト１０５の両面にもうけられる。半導体ペレット１０５
の下面は、ペレット取付は板１０６に圧着あるいは接続
され、熱並びに電流を通じさせる。半導体ペレット１０
５の上面は、二つの半導体領域の電極とそれぞれほぼ同
形の形状と、リボン形部１０２゜１０３および平面部１
０１，１０４をもつ帯状の導体と接続される。導体の平
面部１０１，１０４は外部引出し部材と接続される。
従来、上記の導体を、機械的な打ち抜き加工や切削加工
した場合には、上記のリボン形部、平面部を成型するこ
とができた。しかしこの方法は導体の成型や接続など半
導体装置の製造工程および部品数が増加する。
した場合には、上記のリボン形部、平面部を成型するこ
とができた。しかしこの方法は導体の成型や接続など半
導体装置の製造工程および部品数が増加する。
半導体装置に接続される導体を生産性良く半導体ペレッ
トの電極に接続する方法として、テープキャリヤ法があ
る。これは連続した絶縁性フィルム部材に導電性金属箔
を貼り合わせ、導電性金属箔を所望の形状に化学的にエ
ツチング加工して作られる。所望の形状に加工さ扛た導
電性金属箔の一部は、半導体ペレットの金属電極に接続
される。
トの電極に接続する方法として、テープキャリヤ法があ
る。これは連続した絶縁性フィルム部材に導電性金属箔
を貼り合わせ、導電性金属箔を所望の形状に化学的にエ
ツチング加工して作られる。所望の形状に加工さ扛た導
電性金属箔の一部は、半導体ペレットの金属電極に接続
される。
テープキャリヤを構成する部材は、連続的にテープを供
給するため、薄い絶縁性フィルム部材と導電性金属箔を
用い、これらの部材は共に可撓性を有している。
給するため、薄い絶縁性フィルム部材と導電性金属箔を
用い、これらの部材は共に可撓性を有している。
このような導電性金属箔の付着さｎたテープを使う場合
に生ずる問題は、導電性金属箔および絶縁性フィルム部
材ともに可撓性があるため、第１図に示した従来例のよ
うに導線を成型することが困難なことである。このため
、導電性金属箔と半導体ペレットの金属電極および導電
性金属箔を外部に引き出すための金属端子とが一体にな
った構造の半導体装置では、半導体ペレット内に形成さ
れた接合が半導体ペレットの外周部で露出している箇所
と導電性金属箔との間が近接していると、高電場が発生
して放電し、半導体装置としての機能が失なわれる恐れ
がある。
に生ずる問題は、導電性金属箔および絶縁性フィルム部
材ともに可撓性があるため、第１図に示した従来例のよ
うに導線を成型することが困難なことである。このため
、導電性金属箔と半導体ペレットの金属電極および導電
性金属箔を外部に引き出すための金属端子とが一体にな
った構造の半導体装置では、半導体ペレット内に形成さ
れた接合が半導体ペレットの外周部で露出している箇所
と導電性金属箔との間が近接していると、高電場が発生
して放電し、半導体装置としての機能が失なわれる恐れ
がある。
本発明の目的は、半導体ペレットと導電性金属箔との間
の放電を防止した、新規な構造の半導体装置を提供する
ことにある。
の放電を防止した、新規な構造の半導体装置を提供する
ことにある。
本発明の他の目的は、信頼性の高い半導体装置を提供す
ることにある。
ることにある。
本発明の特徴は、半導体基体の主表面に形成された電極
膜と接続された金属箔と、半導体基体に形成された接合
端部とを電気的に遠ざけるために、金属箔を接続した電
極端子の端子面を、半導体基体の電極面より高くした構
造にある。
膜と接続された金属箔と、半導体基体に形成された接合
端部とを電気的に遠ざけるために、金属箔を接続した電
極端子の端子面を、半導体基体の電極面より高くした構
造にある。
以下、本発明を実施例により詳細に説明する。
第２図に、ＧＴＯサイリスタを用いた本発明の実施例の
構造を示す。第２図（ｂ）は（ａ）のＡ −Ａ’断面、
（Ｃ）は（ａ）のＢ −Ｂ’断面である。図でサイリス
タ基体２００は、ｐエミッタ２０１、ｎベース２０２、
ｐベース２０３、ｎエミッタ２１６、ガラスパッシベー
ション２１５．ｎエミッタ２１６とオーミック接続する
カンード金属電極２０９、ｎエミッタ２１６の露出面と
同一表面に露出したｐベース２０３とオーミック接続す
る制御電極であるゲート金属電極２０８、ｐエミッタ２
０１にオーミック接続した他方の主電極であるアノード
電極２０４から成る。ゲート金属電極２０８、カンード
金属電極２０９、アノ山ド電極２０４は半田付けが可能
で、（１）ｎ型、ｐ型のシリコン基板と低抵抗のオーミ
ックコンタクトが可能であること、（２ンシリコン基板
と密着性が良いこと、（３ン抵抗率が小さいこと、（４
）外部配線とのボンディングが容易であること等の条件
を満す金属膜が用いられる。本発明ではｃｒ−Ｎｉ−Ａ
ｇ多層金属膜を、カンード金属電極２０９およびゲート
金属電極２０８については、リフトオフ法で選択的に、
アノード電極２０４については全面に形成した。
構造を示す。第２図（ｂ）は（ａ）のＡ −Ａ’断面、
（Ｃ）は（ａ）のＢ −Ｂ’断面である。図でサイリス
タ基体２００は、ｐエミッタ２０１、ｎベース２０２、
ｐベース２０３、ｎエミッタ２１６、ガラスパッシベー
ション２１５．ｎエミッタ２１６とオーミック接続する
カンード金属電極２０９、ｎエミッタ２１６の露出面と
同一表面に露出したｐベース２０３とオーミック接続す
る制御電極であるゲート金属電極２０８、ｐエミッタ２
０１にオーミック接続した他方の主電極であるアノード
電極２０４から成る。ゲート金属電極２０８、カンード
金属電極２０９、アノ山ド電極２０４は半田付けが可能
で、（１）ｎ型、ｐ型のシリコン基板と低抵抗のオーミ
ックコンタクトが可能であること、（２ンシリコン基板
と密着性が良いこと、（３ン抵抗率が小さいこと、（４
）外部配線とのボンディングが容易であること等の条件
を満す金属膜が用いられる。本発明ではｃｒ−Ｎｉ−Ａ
ｇ多層金属膜を、カンード金属電極２０９およびゲート
金属電極２０８については、リフトオフ法で選択的に、
アノード電極２０４については全面に形成した。
図で２１７は、キャリヤテープ２０５、導電性金属箔で
できたカソード電極金属箔２０６、ゲート電極金属箔２
０７からなる複合電極材である。
できたカソード電極金属箔２０６、ゲート電極金属箔２
０７からなる複合電極材である。
カソード電極金属箔２０６は、ＧＴＯサイリスタのカン
ード金属電極２０９と、またゲート電極金属箔２０７は
ＧＴＯサイリスタのゲート金属電極２０８と半田層２１
４を介して接続され、一体化された。この複合電極材２
１７は有機絶縁テープ゛をベースとして、その表面に銅
箔などの導電性金属箔を接着剤を用い、あるいは熱圧着
法により貼り合わせたものである。キャリヤテープ２０
５は耐熱性に優れているボ４ノイミドフイルム、耐熱性
では劣るが安価なポリエステルフィルム、透明度は劣る
が耐熱性が優れているガラスエポキシ材等が使用でき、
る。接着剤としては、エポキシ系接着剤、イミド系接着
剤が使用できる。
ード金属電極２０９と、またゲート電極金属箔２０７は
ＧＴＯサイリスタのゲート金属電極２０８と半田層２１
４を介して接続され、一体化された。この複合電極材２
１７は有機絶縁テープ゛をベースとして、その表面に銅
箔などの導電性金属箔を接着剤を用い、あるいは熱圧着
法により貼り合わせたものである。キャリヤテープ２０
５は耐熱性に優れているボ４ノイミドフイルム、耐熱性
では劣るが安価なポリエステルフィルム、透明度は劣る
が耐熱性が優れているガラスエポキシ材等が使用でき、
る。接着剤としては、エポキシ系接着剤、イミド系接着
剤が使用できる。
本実施例ではポリイミドフィルムに銅箔をエポキシ系接
着剤で貼り合わせたものを使用した。銅箔、ポリイミド
フィルムの厚さは複合電極材の可撓性の点でそれぞれ１
０〜１００μＷ、２０〜４００μｍが望ましい。本発明
の実施例では、銅箔は３５μｍ、ポリイミドフィルムは
１２５μｍとした。ゲート電極金属箔２０７、カソード
電極金属箔２０６の形状は、複合電極材をホトレジスト
法およびレジスト印刷法により、銅箔をエツチングして
形成される。
着剤で貼り合わせたものを使用した。銅箔、ポリイミド
フィルムの厚さは複合電極材の可撓性の点でそれぞれ１
０〜１００μＷ、２０〜４００μｍが望ましい。本発明
の実施例では、銅箔は３５μｍ、ポリイミドフィルムは
１２５μｍとした。ゲート電極金属箔２０７、カソード
電極金属箔２０６の形状は、複合電極材をホトレジスト
法およびレジスト印刷法により、銅箔をエツチングして
形成される。
複合電極材２１７の一部であるカンード電極金属箔２０
６はカンード電極支持板２１０に、ゲート電極金属箔２
０７はゲート電極支持板２１１にそｎぞれ半田層２０６
と２０７で接続し、一体化した。カンード電極支持板２
１０、ゲート電極支持板２１１は、半田で接合される部
材であればよく、銅板、鋼板、クラツド板、あるいはこ
れらの材料の表面にニッケルなどをメッキした部材、あ
るいはアルミナなどのセラミックの表面に上記の金属材
料をメッキあるいは接合した板が用いられる。図に示す
ように、ＧＴＯサイリスタ基板２００、複合電極材２１
７、ゲート電極支持板２１１、カンード電極支持板２１
０の一体構造において、カンード・電極金属箔２０６お
よびゲート電極金属箔２０７の露出した面を、図上、ゲ
ート金属電極２０８の面よりも高くする。この構造によ
り、可撓性のある複合電極材は、ＧＴＯサイリスタ基板
２００に接触することなく、またＧＴＯサイリスク基板
２００のｎベース２０２とｐベース２０３間のｐｎ接合
の露出端部と近接しない。
６はカンード電極支持板２１０に、ゲート電極金属箔２
０７はゲート電極支持板２１１にそｎぞれ半田層２０６
と２０７で接続し、一体化した。カンード電極支持板２
１０、ゲート電極支持板２１１は、半田で接合される部
材であればよく、銅板、鋼板、クラツド板、あるいはこ
れらの材料の表面にニッケルなどをメッキした部材、あ
るいはアルミナなどのセラミックの表面に上記の金属材
料をメッキあるいは接合した板が用いられる。図に示す
ように、ＧＴＯサイリスタ基板２００、複合電極材２１
７、ゲート電極支持板２１１、カンード電極支持板２１
０の一体構造において、カンード・電極金属箔２０６お
よびゲート電極金属箔２０７の露出した面を、図上、ゲ
ート金属電極２０８の面よりも高くする。この構造によ
り、可撓性のある複合電極材は、ＧＴＯサイリスタ基板
２００に接触することなく、またＧＴＯサイリスク基板
２００のｎベース２０２とｐベース２０３間のｐｎ接合
の露出端部と近接しない。
上記ＧＴＯサイリスタ基体２００、複合電極材２１７、
ゲート電極支持板２１１、カンード電極支持板２１０の
一体構造を製造する工程を以下に述べる。
ゲート電極支持板２１１、カンード電極支持板２１０の
一体構造を製造する工程を以下に述べる。
第３図は、複合電極材２１−７を多数箇連続して形成し
た複合電極テープ３００である。第３図で（ｂ）は（ａ
）のＡ−Ａ’断面を示す。複合電極テープ３００は、本
実施例では厚さが１２５μｍのポリイミドテープ３０１
に厚さ３５μｍの銅箔（図示せず）をエポキシ系接着剤
で貼り合わせ、スプロケット孔３０３を打ち抜き加工し
た後、ホトエツチング法で銅箔をエツチングして得られ
た。この際、半田メッキ外部引き出しり−ド３０２を残
した。半田メッキ外部引き出しり一部３０２を電極とし
、Ａ。
た複合電極テープ３００である。第３図で（ｂ）は（ａ
）のＡ−Ａ’断面を示す。複合電極テープ３００は、本
実施例では厚さが１２５μｍのポリイミドテープ３０１
に厚さ３５μｍの銅箔（図示せず）をエポキシ系接着剤
で貼り合わせ、スプロケット孔３０３を打ち抜き加工し
た後、ホトエツチング法で銅箔をエツチングして得られ
た。この際、半田メッキ外部引き出しり−ド３０２を残
した。半田メッキ外部引き出しり一部３０２を電極とし
、Ａ。
Ａ′の部分をテープで被覆してマスクし、半田メッキ浴
中で半田層２１２，２１３，２１４を形成した。半田の
組成としては、ｐｂ−８ｎ系、ｐｂ−８ｎ−Ａｇ系、あ
るいはｐｂ、ｓｎ の２層メッキ、さらにｐｂとｐｂ−
８ｎ半田の２層メッキが優れている。
中で半田層２１２，２１３，２１４を形成した。半田の
組成としては、ｐｂ−８ｎ系、ｐｂ−８ｎ−Ａｇ系、あ
るいはｐｂ、ｓｎ の２層メッキ、さらにｐｂとｐｂ−
８ｎ半田の２層メッキが優れている。
ＧＴＯ？イリスタ基体２００と複合電極材２１７との接
続は、次のように行なわ扛る。すなわちまずＧＴＯサイ
リスク基体２００を、加熱した支持基体上に置く。次に
ゲート金属電極２０８、カンード金属電極２０９の上方
にスプロケット孔３０３の送りで運ばれてきた複合電極
テープ３００のゲート電極金属箔２０６、カンード電極
金属箔２０７’ｋＧＴＯサイリスタ基体の電極２０８，
２０９と位置合せし、半田層２１４にエリ接続される。
続は、次のように行なわ扛る。すなわちまずＧＴＯサイ
リスク基体２００を、加熱した支持基体上に置く。次に
ゲート金属電極２０８、カンード金属電極２０９の上方
にスプロケット孔３０３の送りで運ばれてきた複合電極
テープ３００のゲート電極金属箔２０６、カンード電極
金属箔２０７’ｋＧＴＯサイリスタ基体の電極２０８，
２０９と位置合せし、半田層２１４にエリ接続される。
連続して複数個のＧ Ｔ’ ０サイリスタ基体２００が
接着された複合電極テープ３００は、１箇のＧＴＯサイ
リスタ基体２００毎に切り離した。ＧＴＯサイリスタ基
体２００と一体となった複合電極材２１７は、ゲート電
極支持板２１１、カンード電極支持板２１０と位置合わ
せした後、半田層２１２゜２１３で接続する。
接着された複合電極テープ３００は、１箇のＧＴＯサイ
リスタ基体２００毎に切り離した。ＧＴＯサイリスタ基
体２００と一体となった複合電極材２１７は、ゲート電
極支持板２１１、カンード電極支持板２１０と位置合わ
せした後、半田層２１２゜２１３で接続する。
本発明の一実施例によれば次の効果がある。
＜１） 複合電極材が可撓性を有しているので、特別
な形状に成型した部材を使用する必要がなく、半導体装
置を生産性良く製造できる。
な形状に成型した部材を使用する必要がなく、半導体装
置を生産性良く製造できる。
（２）複合電極材のゲート電極金属箔およびカンード電
極金属箔と、ＧＴＯサイリスタ基体の外周部が近接しな
いため、ゲート電極金属箔およびカンード電極金属箔と
Ｇ Ｔ、 ０サイリスタ基体との間で放電等を起こすこ
とがなく、半導体装置の信頼性が向上する。
極金属箔と、ＧＴＯサイリスタ基体の外周部が近接しな
いため、ゲート電極金属箔およびカンード電極金属箔と
Ｇ Ｔ、 ０サイリスタ基体との間で放電等を起こすこ
とがなく、半導体装置の信頼性が向上する。
第４図は、本発明の一実施例の半導体素子をパッケージ
に組み込んだ例であり、（ｂ）は（ａ）でのＡ−Ｘ断面
である。半導体装置取付は用のｐ ｅ −Ｎ ｉ系の金
属板４０１と銅のヒートシンク兼アノード電極板４０２
を溶接加工して一体構造とし、アノード電極板４０２の
上にＭＯ、、ＳるいはＷ製の金属ディスク４０３が半田
層４０４を介して接合されている。金属ディスク４０３
の上面には、上面にゲート電極メタライズ層４０５とカ
ンード電極メタライズ層４０６が形成され、下面に全面
がＷ′１ ・。
に組み込んだ例であり、（ｂ）は（ａ）でのＡ−Ｘ断面
である。半導体装置取付は用のｐ ｅ −Ｎ ｉ系の金
属板４０１と銅のヒートシンク兼アノード電極板４０２
を溶接加工して一体構造とし、アノード電極板４０２の
上にＭＯ、、ＳるいはＷ製の金属ディスク４０３が半田
層４０４を介して接合されている。金属ディスク４０３
の上面には、上面にゲート電極メタライズ層４０５とカ
ンード電極メタライズ層４０６が形成され、下面に全面
がＷ′１ ・。
たけＭＯ等でメタライズされたセラミック製の絶縁基板
４０７、およびＧＴＯサイリスタ基体２００のアノード
電極がそれぞれ半田層４０８を介して接続される。銅線
に銀メツキ加工したゲート電極リード４０９、カンード
電極リード４１０が、半円層を介してそれぞれゲート電
極メタライズ層４０５とカンード電極メタライズ層４０
６に接続されている。
４０７、およびＧＴＯサイリスタ基体２００のアノード
電極がそれぞれ半田層４０８を介して接続される。銅線
に銀メツキ加工したゲート電極リード４０９、カンード
電極リード４１０が、半円層を介してそれぞれゲート電
極メタライズ層４０５とカンード電極メタライズ層４０
６に接続されている。
第５図は、本発明の一実施例の半導体素子を第４図と異
なるパッケージに組み込んだ例である。
なるパッケージに組み込んだ例である。
第５図Φ）はＣａ）のＡ−４断面を示す。図において両
面にＮｉなとの電解メッキ加工した銅のヒートシンク板
５０１に、ＷまたはＭＯでメタライズしたアルミナ等の
セラミック製絶縁基板５０２を半田層５０３ｔｌ−介し
て一体化し、絶縁基板５０２の上面のメタライズ領域に
、Ｎｉメッキで両面を被覆した銅板などを用いたゲート
電極板５０４、カンード電極板５０５、および金属ディ
スク５０６が、それぞれ半田層５０７，５０８，５０９
を介して接続されている。金属ディスク５０６の上には
、シリコン基体と熱膨張係数が近く、熱伝導率が比較的
良好なＷまたはＭＯの第２の金属ディスク５１６が半田
層５１１を介して接続されている。
面にＮｉなとの電解メッキ加工した銅のヒートシンク板
５０１に、ＷまたはＭＯでメタライズしたアルミナ等の
セラミック製絶縁基板５０２を半田層５０３ｔｌ−介し
て一体化し、絶縁基板５０２の上面のメタライズ領域に
、Ｎｉメッキで両面を被覆した銅板などを用いたゲート
電極板５０４、カンード電極板５０５、および金属ディ
スク５０６が、それぞれ半田層５０７，５０８，５０９
を介して接続されている。金属ディスク５０６の上には
、シリコン基体と熱膨張係数が近く、熱伝導率が比較的
良好なＷまたはＭＯの第２の金属ディスク５１６が半田
層５１１を介して接続されている。
上述の実施例では、ＧＴＯサイリスタを用いたが、ダイ
オード、トランジスタ、サイリスタのいずれの半導体装
置に適用できることはいうまでも ・ない。また、複
合電極テープの樹脂部分は半導体装置完成後残存してい
ても、していなくとも良い。
オード、トランジスタ、サイリスタのいずれの半導体装
置に適用できることはいうまでも ・ない。また、複
合電極テープの樹脂部分は半導体装置完成後残存してい
ても、していなくとも良い。
本発明によれば、
（１）半導体基体から電気的に有効に電極リードをとり
出すことができ、かつ半導体基体から外部電極端子への
接続が容易で、半導体装置の製造を容易にすることがで
きる。
出すことができ、かつ半導体基体から外部電極端子への
接続が容易で、半導体装置の製造を容易にすることがで
きる。
（２）電気的な接続不良がなく、信頼性の高い半導体装
置が得られる。
置が得られる。
（３）短絡事故あるいは放電事故の恐れのない半導体装
置が簡単に得られるという効果がある。
置が簡単に得られるという効果がある。
ケ
第１図は本発明の従来例、第２図ないし第１図は本発明
の実施例を示す図である。 ２００・・・サイリスタ基体、２０５・・・キャリヤテ
ープ、２１７・・・複合電極材、３００・・・複合電極
テー愼３図 第５図
の実施例を示す図である。 ２００・・・サイリスタ基体、２０５・・・キャリヤテ
ープ、２１７・・・複合電極材、３００・・・複合電極
テー愼３図 第５図
Claims (1)
- １、少なくとも１つの主表面を有する半導体基体と、半
導体基体の一生表面に形成された所定の電極膜と、上記
電極膜に接続され電極膜と略同形の部分と、この部分と
一体でありこの部分から上記電極膜の外方へ延びる外部
引出部分とからなる金属箔と、上記金属箔の外部引出部
分の端部に接続された電極端子とを具備し、上記金属箔
が接続された半導体基体の電極膜面よりも、上記金属箔
が接続された電極端子面の方が高くされたことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56134123A JPS5835953A (ja) | 1981-08-28 | 1981-08-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56134123A JPS5835953A (ja) | 1981-08-28 | 1981-08-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5835953A true JPS5835953A (ja) | 1983-03-02 |
Family
ID=15120995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56134123A Pending JPS5835953A (ja) | 1981-08-28 | 1981-08-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5835953A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5506425A (en) * | 1993-03-31 | 1996-04-09 | Siemens Components, Inc. | Semiconductor device and lead frame combination |
| KR100261959B1 (ko) * | 1996-02-01 | 2000-07-15 | 포만 제프리 엘 | 전자 패키지 및 그의 제조 방법과 정보 처리 시스템 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5341177A (en) * | 1976-09-28 | 1978-04-14 | Nec Corp | Mounting method of electronic parts |
| JPS5366371A (en) * | 1977-10-20 | 1978-06-13 | Fujitsu Ltd | Manufacture for semiconductor device |
-
1981
- 1981-08-28 JP JP56134123A patent/JPS5835953A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5341177A (en) * | 1976-09-28 | 1978-04-14 | Nec Corp | Mounting method of electronic parts |
| JPS5366371A (en) * | 1977-10-20 | 1978-06-13 | Fujitsu Ltd | Manufacture for semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5506425A (en) * | 1993-03-31 | 1996-04-09 | Siemens Components, Inc. | Semiconductor device and lead frame combination |
| KR100261959B1 (ko) * | 1996-02-01 | 2000-07-15 | 포만 제프리 엘 | 전자 패키지 및 그의 제조 방법과 정보 처리 시스템 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5596231A (en) | High power dissipation plastic encapsulated package for integrated circuit die | |
| JP3768158B2 (ja) | 半導体デバイス | |
| US5073521A (en) | Method for housing a tape-bonded electronic device and the package employed | |
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| US6002165A (en) | Multilayered lead frame for semiconductor packages | |
| JPH10223672A (ja) | 半導体装置 | |
| JPH0936186A (ja) | パワー半導体モジュール及びその実装方法 | |
| EP0051459B1 (en) | A semiconductor device having electrodes and conducting members bonded to the electrodes, and a method of manufacturing the same | |
| CN108346587A (zh) | 芯片封装器件及封装方法 | |
| KR20120073302A (ko) | 회로 장치 및 그의 제조 방법 | |
| JPS6050354B2 (ja) | 樹脂封止型半導体装置 | |
| JPH04127564A (ja) | リードフレームの製造方法 | |
| JP2003218306A (ja) | 半導体装置およびその製造方法 | |
| JP2740977B2 (ja) | 半導体装置 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JPH11154717A (ja) | 半導体装置 | |
| JP2879629B2 (ja) | リードフレームおよびその製造方法 | |
| JPH09307019A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JP3147189B2 (ja) | リードフレームおよびその製造方法 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| JPH07326708A (ja) | マルチチップモジュール半導体装置 | |
| JPH075642Y2 (ja) | 固定部材付集積回路パッケージ | |
| JP3403221B2 (ja) | 配線基板付リードフレーム | |
| JPS595977Y2 (ja) | 集積回路の塔載装置 | |
| JP3434918B2 (ja) | 半導体装置 |