JPS5835973A - 埋込ゲ−ト型ゲ−トタ−ンオフサイリスタ - Google Patents
埋込ゲ−ト型ゲ−トタ−ンオフサイリスタInfo
- Publication number
- JPS5835973A JPS5835973A JP56135142A JP13514281A JPS5835973A JP S5835973 A JPS5835973 A JP S5835973A JP 56135142 A JP56135142 A JP 56135142A JP 13514281 A JP13514281 A JP 13514281A JP S5835973 A JPS5835973 A JP S5835973A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- layer
- buried
- thyristor
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/192—Base regions of thyristors
- H10D62/206—Cathode base regions of thyristors
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は埋込ゲート型ゲートターンオフ（ＧＴＯ）サイ
リスタ構造に関する。
リスタ構造に関する。
埋込ゲート型ＧＴＯサイリスタは、第１図に示す通常の
表面ゲート型に対して、第２図に示すように、Ｐ鵞ベー
ス層中にエピタキシャル成長法を利用して埋込形成され
たｐ、 Ｉ！ｉ ＩＩ Ｍ不純物層を分散的に設け、該
ｐｔ層をゲート層とする。第１図番こ示す表面ゲート型
ＧＴＯサイリスタはオフ特性改善のために、カソードＸ
が短柵状の幅の狭い構造にしてＮ２エミツタ層が分割さ
れるのに対して、埋込ゲート型（）ＴｏサイリスタはＰ
２埋込ゲート層上に全面にＮ１エミツタ層が形成される
。これは、Ｓ込ゲート型ＧＴＯサイリスタは、２Ｅ電流
がゲートスリットＳを流れ、Ｐ１＋埋込ゲート部がサイ
リスタ動作しないことを利用したものである。このため
、埋込ゲ−ト型ＧＴＯサイリスタはゲート・カソード間
短絡発生が少なくなってその製造を容易にするなどの利
点もある。
表面ゲート型に対して、第２図に示すように、Ｐ鵞ベー
ス層中にエピタキシャル成長法を利用して埋込形成され
たｐ、 Ｉ！ｉ ＩＩ Ｍ不純物層を分散的に設け、該
ｐｔ層をゲート層とする。第１図番こ示す表面ゲート型
ＧＴＯサイリスタはオフ特性改善のために、カソードＸ
が短柵状の幅の狭い構造にしてＮ２エミツタ層が分割さ
れるのに対して、埋込ゲート型（）ＴｏサイリスタはＰ
２埋込ゲート層上に全面にＮ１エミツタ層が形成される
。これは、Ｓ込ゲート型ＧＴＯサイリスタは、２Ｅ電流
がゲートスリットＳを流れ、Ｐ１＋埋込ゲート部がサイ
リスタ動作しないことを利用したものである。このため
、埋込ゲ−ト型ＧＴＯサイリスタはゲート・カソード間
短絡発生が少なくなってその製造を容易にするなどの利
点もある。
しかし、埋込ゲート型ＧＴＯサイリスタは、Ｐｔ埋込ゲ
ート相当分がせイリスタ動作しないことから。
ート相当分がせイリスタ動作しないことから。
第３図に示すようにオンゲート電流工ｇｔのうちＰ！城
連込ゲートらサイリスタ動作しない部分のＮ、エミツタ
層へ流れる電流分工ｔｌはターンオン動作に寄与しない
こと、即ちオンゲート電流工ｇｔが必要以上−こ大きく
なり、生電流工りとの比になるターンオン利得を下げる
ことになる。この工ｇ ｔ ／を減少させるために、Ｐ
、埋込ゲート面積を減らすことはそのＰ１＋１＋層削除
はサイリスタとして動作するためにターンオフ失敗を起
し易くする〇 本発明は、上記事情に鑑みてなされたもので、き出すに
必要な範囲に抑えて等価的に余分のＰｔ層を削除するよ
うカソードＮ１層を分割又はｐｉ層中央部を形成せずに
それに対向するアノード１３層を削除した分割構造にす
ることにより、オンゲート電流を低減しだ埋込ゲート型
ＧＴＯサイリスタを提供することを目的とする。
連込ゲートらサイリスタ動作しない部分のＮ、エミツタ
層へ流れる電流分工ｔｌはターンオン動作に寄与しない
こと、即ちオンゲート電流工ｇｔが必要以上−こ大きく
なり、生電流工りとの比になるターンオン利得を下げる
ことになる。この工ｇ ｔ ／を減少させるために、Ｐ
、埋込ゲート面積を減らすことはそのＰ１＋１＋層削除
はサイリスタとして動作するためにターンオフ失敗を起
し易くする〇 本発明は、上記事情に鑑みてなされたもので、き出すに
必要な範囲に抑えて等価的に余分のＰｔ層を削除するよ
うカソードＮ１層を分割又はｐｉ層中央部を形成せずに
それに対向するアノード１３層を削除した分割構造にす
ることにより、オンゲート電流を低減しだ埋込ゲート型
ＧＴＯサイリスタを提供することを目的とする。
第４図は本発明の一笑施例を示す。同図が第３図と異な
る部分は、Ｐ−埋込ゲート層はその面積をオフゲート電
流を引き田すに必要な範囲にして無効のオンゲート電流
が流れる中央部（斜線部分）にはＰｔ層を形成せず、こ
の中央部立下にはＰ、エミツタ層を形成せずにＮ１ベー
ス層として残してアノード電極ムによってショートする
構造にある。
る部分は、Ｐ−埋込ゲート層はその面積をオフゲート電
流を引き田すに必要な範囲にして無効のオンゲート電流
が流れる中央部（斜線部分）にはＰｔ層を形成せず、こ
の中央部立下にはＰ、エミツタ層を形成せずにＮ１ベー
ス層として残してアノード電極ムによってショートする
構造にある。
この構造において、Ｐ２ｆｉ込ゲート層の抵抗はＰ。
ベース抵抗に比して遥かに小さいためＰ１＋層削除によ
りオンゲート電流の電流密度が増加する。これに加えて
、オンゲート電流の無効分も減少するタメオ′ケート電
流工ｇｔを低減することができる。
りオンゲート電流の電流密度が増加する。これに加えて
、オンゲート電流の無効分も減少するタメオ′ケート電
流工ｇｔを低減することができる。
さらに、？鵞１１込ゲート層を埋込形成するには通常エ
ビータキシャル成長を利用するが、１２層の面積減少は
オートドーピング減少効果を有してこれによる工ｇｔ低
減を一層効果的にする。なお、Ｐ−埋込ゲート層の削除
部分直下は２１１４７７層が形成されずにトランジス、
夕としてのみ動作し、素子のターンオフに際しても誤っ
たサイリスタ動作を起すことがない。
ビータキシャル成長を利用するが、１２層の面積減少は
オートドーピング減少効果を有してこれによる工ｇｔ低
減を一層効果的にする。なお、Ｐ−埋込ゲート層の削除
部分直下は２１１４７７層が形成されずにトランジス、
夕としてのみ動作し、素子のターンオフに際しても誤っ
たサイリスタ動作を起すことがない。
本実施例１こおいては、オンゲート電流工ｇｔの減少率
を第３図のそれに対して約６０％を低減できた。
を第３図のそれに対して約６０％を低減できた。
第５図は本発明の他の実施例を示す。同図が第３図と異
なる部分は、２３層のうちオンゲート電流無効分になる
中央部に対向するＮ！エミッタ層を形成せずにＰｔ一層
として残し、カンードエミツタのショートとならないよ
うに８１酸化膜などの絶縁膜によりカソード１極にとＰ
ｌ−ベース層を分離した点にある。
なる部分は、２３層のうちオンゲート電流無効分になる
中央部に対向するＮ！エミッタ層を形成せずにＰｔ一層
として残し、カンードエミツタのショートとならないよ
うに８１酸化膜などの絶縁膜によりカソード１極にとＰ
ｌ−ベース層を分離した点にある。
この構造により、オンゲート電流無効分は低減し、ゲー
トスリット周囲付近でのオンゲート電流密度が増加し、
換言すればオンゲート電流工、、ヲ少なくしてターンオ
ンできる。また、Ｎ、エミッタの度合を逆バイアスして
素子のターンオフを起させル際に、Ｎ１エミッタショー
トによる漏れ電流増大を防止する。
トスリット周囲付近でのオンゲート電流密度が増加し、
換言すればオンゲート電流工、、ヲ少なくしてターンオ
ンできる。また、Ｎ、エミッタの度合を逆バイアスして
素子のターンオフを起させル際に、Ｎ１エミッタショー
トによる漏れ電流増大を防止する。
本実施例においては、オンゲート電流工ｇｔの減少率を
餉３図のそれに対して約７０％を低減できこのように本
発明においては ｐ：埋込ゲートのうちサイリスタ動作
に寄与しない部分からＮ、エミツタ層へ流れる電流を低
減する構造とするため。
餉３図のそれに対して約７０％を低減できこのように本
発明においては ｐ：埋込ゲートのうちサイリスタ動作
に寄与しない部分からＮ、エミツタ層へ流れる電流を低
減する構造とするため。
オンゲート電流の無効分を低減してターンオン利得を上
げることができる。
げることができる。
第１図は従来の表面ゲート型ＧＴＯサイリスタ構造図（
ａ）と一部斜面図（ｂ）、第２図は従来の種違ゲート型
ＧＴＯサイリスタ構造図（Ｌ）と一部斜面図（ｂ）、第
３図は従来の埋込ゲートｆｉ ＧＴＯサイリスタにおけ
るオンゲート電流を説明するための図、第４図は本発明
の一実施例を示す構造図、第５図は本発明の他の実施例
を示す構造−である。 Ａ・・・アノード電極、Ｋ・・カンード電極、Ｇ用ゲー
ト電極、Ｐ１＋・・・埋込ゲート層。 第１図（ａ） 第２図（ａ） 第２図（ｂ）
ａ）と一部斜面図（ｂ）、第２図は従来の種違ゲート型
ＧＴＯサイリスタ構造図（Ｌ）と一部斜面図（ｂ）、第
３図は従来の埋込ゲートｆｉ ＧＴＯサイリスタにおけ
るオンゲート電流を説明するための図、第４図は本発明
の一実施例を示す構造図、第５図は本発明の他の実施例
を示す構造−である。 Ａ・・・アノード電極、Ｋ・・カンード電極、Ｇ用ゲー
ト電極、Ｐ１＋・・・埋込ゲート層。 第１図（ａ） 第２図（ａ） 第２図（ｂ）
Claims (1)
- ！ｔｌｉｓｌ’ｔ Ｎ鵞の４層構造にしてＰ、ベース層
中に高スタにおいて、上記ゲート層はサイリスタ動作に
寄与しない中央部分からＮ、エミツタ層に流れる電流を
低減するよう該中央部分基こ対向するカソードＭ８層を
分割構造に又は該中央部分を形成せずに該中央部分に対
向するアノード１１層を削除した分割構造にしたことを
特徴とする埋込ゲート型ゲートターンオフ豐イリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56135142A JPS5835973A (ja) | 1981-08-28 | 1981-08-28 | 埋込ゲ−ト型ゲ−トタ−ンオフサイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56135142A JPS5835973A (ja) | 1981-08-28 | 1981-08-28 | 埋込ゲ−ト型ゲ−トタ−ンオフサイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5835973A true JPS5835973A (ja) | 1983-03-02 |
| JPS6364908B2 JPS6364908B2 (ja) | 1988-12-14 |
Family
ID=15144781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56135142A Granted JPS5835973A (ja) | 1981-08-28 | 1981-08-28 | 埋込ゲ−ト型ゲ−トタ−ンオフサイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5835973A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60152063A (ja) * | 1984-01-20 | 1985-08-10 | Toyo Electric Mfg Co Ltd | 静電誘導サイリスタ |
| US4651188A (en) * | 1984-05-29 | 1987-03-17 | Kabushiki Kaisha Meidensha | Semiconductor device with specifically oriented control layer |
| US5591991A (en) * | 1993-07-28 | 1997-01-07 | Ngk Insulators, Ltd. | Semiconductor device and method of manufacturing the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5552249B2 (ja) * | 2009-03-27 | 2014-07-16 | 新電元工業株式会社 | ３端子サイリスタ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5117680A (en) * | 1974-08-05 | 1976-02-12 | Hitachi Ltd | Geeto taan ofu sairisuta |
| JPS5428579A (en) * | 1977-08-05 | 1979-03-03 | Hitachi Ltd | Field effect switching element |
| JPS54131886A (en) * | 1978-04-04 | 1979-10-13 | Meidensha Electric Mfg Co Ltd | High-speed switching thyristor |
-
1981
- 1981-08-28 JP JP56135142A patent/JPS5835973A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5117680A (en) * | 1974-08-05 | 1976-02-12 | Hitachi Ltd | Geeto taan ofu sairisuta |
| JPS5428579A (en) * | 1977-08-05 | 1979-03-03 | Hitachi Ltd | Field effect switching element |
| JPS54131886A (en) * | 1978-04-04 | 1979-10-13 | Meidensha Electric Mfg Co Ltd | High-speed switching thyristor |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60152063A (ja) * | 1984-01-20 | 1985-08-10 | Toyo Electric Mfg Co Ltd | 静電誘導サイリスタ |
| US4651188A (en) * | 1984-05-29 | 1987-03-17 | Kabushiki Kaisha Meidensha | Semiconductor device with specifically oriented control layer |
| US5591991A (en) * | 1993-07-28 | 1997-01-07 | Ngk Insulators, Ltd. | Semiconductor device and method of manufacturing the same |
| US5739044A (en) * | 1993-07-28 | 1998-04-14 | Ngk Insulators, Ltd. | Method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6364908B2 (ja) | 1988-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4620211A (en) | Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices | |
| US5151762A (en) | Semiconductor device, fabricating method thereof and flash control device using the semiconductor device | |
| US5091766A (en) | Thyristor with first and second independent control electrodes | |
| JPS62115765A (ja) | 半導体装置 | |
| US5719413A (en) | Gateless thyristor combining high and low density regions of emitter shorts | |
| JPS5835973A (ja) | 埋込ゲ−ト型ゲ−トタ−ンオフサイリスタ | |
| US5194394A (en) | Thyristor and method of manufacturing the same | |
| JPS5967670A (ja) | 半導体装置 | |
| JPS6384164A (ja) | 縦形ｍｏｓｆｅｔ | |
| US4110634A (en) | Gate circuit | |
| JPS61158175A (ja) | プレ−ナ型トランジスタ装置 | |
| JPS6331943B2 (ja) | ||
| JPS625346B2 (ja) | ||
| JPS60119776A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPS6112071A (ja) | 半導体装置 | |
| JP3342944B2 (ja) | 横型高耐圧半導体素子 | |
| JPH0685437B2 (ja) | 両方向性２端子サイリスタ | |
| JPH05160409A (ja) | 半導体装置 | |
| JPH01235272A (ja) | 半導体装置 | |
| JPH03105925A (ja) | 半導体装置 | |
| EP0202038A1 (en) | Bipolar transistor | |
| JPS63224361A (ja) | 埋込ゲ−ト形ｇｔｏサイリスタ | |
| JPH0521783A (ja) | 絶縁ゲートサイリスタおよびその製造方法 | |
| JPH05129317A (ja) | Ｖ−ｐｎｐトランジスタ | |
| JPS63150969A (ja) | 伝導度変調型たて型ｍｏｓｆｅｔ |