JPS5836361B2 - 電気制御装置 - Google Patents

Description

【発明の詳細な説明】 本発明は周波数アナログ実際値信号および周波数アナロ
グ所望値信号から補正信号を取出す制御装置に関するも
のである。

この種の制御装置においては、一般に制御対象の出力端
子から取出され例えば温度を表わす実際値信号を所望値
と比較し、この差から補正信号を取出し、この補正信号
により例えば加熱装置を再調整し、温度が所望値に近似
するようにする。

制御対象の出力端子から生じる実際値を測定し、これを
伝送する為には種々の方法を用いることができる。

測定値を伝送する為には測定値を周波数アナログ量で表
わすのが極めて好適である。

その理由は、例えば化学処理とすることのできる制御対
象と電気的な制御装置との間の物理的距離が極めて長く
、伝送線が妨害の影響を極めて受けやす《なる惧れがあ
る為である。

測定値を周波数アナログ量で伝送する場合には、このよ
うな妨害を比較的容易に除去することができる。

アナログ実際値および所望値からアナログ補正信号を取
出す電気的制御装置は一般に既知である。

しかし既知の制御装置は周波数アナログ信号を容易に処
理することができず、かかる周波数アナログ信号をまず
最初に連続的なアナログ信号に変換する必要がある。

この為に精度が劣下し、装置の価格が増大する。

従って、可能な限りデジタル制御装置を用いるのが一層
有効となっている。

１ ９ ７ ２年に発行された文献「エレクトロテクニ
シエンーツァイトシュリフト（Ｅｌｅｃｔｒｏｔｅｃｈ
ｎ−ｉｓｈｅｎ Ｚｅｉｔｅｃｈｒｉｆｔ）Ｊ Ｂ編第
２４巻第１３号第３２８〜３３０頁に、実際値信号のパ
ルスと所望値信号のパルスとを対で順次に直接比較する
装置が記載されている。

この場合不足或は過剰パルスが制御誤差として求まり、
これが計数器に蓄積され積分成分を形戒する。

また比例或分を形成する為に、パルス幅を調整しうる出
力パルスを発生させる。

これら２つの信号成分をアナログ的に加算し、出力信号
もアナログ的な準連続信号として得られるようにしてい
る。

かかる既知の装置の場合、特に、信号が更新される繰返
し周波数が低く、所望値信号が制御装置に影響を及ぼす
という欠点がある。

更に、多額の基本価格を必要とする為、上述した既知の
装置は別の１個の制御回路を制御するのに適していない
。

ドイツ国特許第１ ２９７３６６号明細書には、連続的
なアナログ信号に変換することなく周波数アナログ実際
値信号を直接処理する制御装置が記載されている。

しかしこの場合、計数器に対する復号回路を、対応する
計数値が出力信号を生ぜしめる値に設定することにより
所望値を形或する。

またかかる既知の制御装置は主に、比例制御対象に最も
好適に使用しうるように設計されており、かかる制御装
置は大型の計数器を必要とするとともに複雑な構成とな
る。

更に、上述した２種類の既知の制御装置の場合、Ｐ（比
例）或分およびこのＰ成分と■（積分）成成との組合せ
が制御装置の出力信号に得られるようにする点に関する
問題が生じる。

またはスイッチング信号を直接処理することができ、そ
の方が好適であるが、これらの制御装置の出力信号は準
アナログ信号となっている。

本発明の目的は、殆んどあらゆる制御対象に適用でき、
使用条件に容易に適用でき、極めて簡単に設計できるよ
うにした周波数アナログ信号を直接処理する電気的制御
装置を提供せんとするにある。

本発明は、制御系に対する補正信号を取出す電気制御装
置において、該電気制御装置が、制御系のパラメータの
所望値に関連する周波数を有する第１基準パルス列を発
生する手段と、制御系に応答し該制御系のパラメータの
実際値によって決まる周波数を有する第２パルス列を発
生する手段と、 第３基準搬送パルス列を発生する手段と、前記の第１，
第２および第３パルス列に応答し、第１および第２パル
ス列を互いに減算してこれら第１および第２パルス列の
差周波数の差パルス列を生ぜしめる手段およびこの差パ
ルス列を前記の第３パルス列に加算してこの差パルス列
と第３基準搬送パルス列との和の周波数を有する第４パ
ルス列を生ぜしめる手段を有する混合段と、順方向計数
入力端子および逆方向計数入力端子を有する２ピット可
逆計数器と、 前記の第４パルス列を前記の可逆計数器の一方の計数入
力端子に供給する第１結合手段と、前記の第３基準搬送
パルス列を前記の可逆計数器の他方の計数入力端子に供
給する第２結合手段と を具え、前記の可逆形数器がこれに供給される第３およ
び第４パルス列に応答し、これら第３および第４パルス
列間の移相量の関数としてパルス幅変調されたパルスの
制御パルス列をこの可逆計数器の出力端子に生ぜしめる
ようにしたことを特徴とする。

前記の制御パルス列（制御信号）は既知の種々の方法の
一つにより容易にアナログ補正信号に変換することがで
きる。

しかし、本発明による解決法の場合には、低域通過フィ
ルタを容易に用いることができる。

その理由は制御信号の周波数は搬送パルス列の周波数の
みに依存し、設定値或は制御誤差には依存しない為であ
る。

このことは既知の装置に比べて著しい利点ともなる。

従って本発明は実際値パルスと所望値パルスとを位相比
較する原理に基づいて威したものである。

このような位相比較により一般に周波数制御誤差の積分
値を生じる為、周波数として表わしつるすべての制御量
、すなわち積分的に制御すべきすべての制御量に対し上
述した原理を容易に用いることができる。

搬送周波数を実際値信号と所望値信号との差周波数に重
畳し、これにより得られた周波数を実際の搬送周波数と
比較することにより、パルス幅変調された信号が得られ
、そのサンプリング速度１は搬送周波数に相当し、この
信号のパルス幅は制御誤差にのみ依存する。

これが為、搬送パルスを可変発振器により発生させ、搬
送パルス列の周波数を特定の条件に最適に適合しうるよ
うにするのが好適である。

サンプリング速度が、周波数として表わされる制御量に
依存して著しく変化すると、測定値が零の際にサンプリ
ング周波数も零となってしまうという問題が生じる惧れ
がある。

本発明の一例では、実際値信号と所望値信号とが零信号
値（ライフーゼロ（ｌｉｆｅ−ｚｅｒｏ）成分）で同一
の有限周波数を有するようにすることにより、上述した
問題を無くすことができる。

所望値信号と実際値信号との差の形戒処理および搬送パ
ルス列の加算処理はパルス補間によって出力パルス列を
発生する重畳段において合成することもでき、この場合
の回路としては種々のものが知られている。

しかし、このようにして得た出カパルス列のパルス間隔
は等間隔でない為、パルス減少器を直列に接続し、分周
率に応じてパルス間隔を改善するようにするのが有効で
ある。

これが為、同一の分周率を有する分周器を搬送パルス列
に対しても設ける必要がある。

搬送パルス列を計数器において位相比較する以前に可制
御パルス駆動段に通し、このパルス駆動段により制御誤
差すなわち所望値信号と実際値信号との間の差に応じて
搬送パルス列を位相変調するようにすれば本発明による
回路配置を比例或分形或用に容易に拡張することができ
る。

前記のパルス駆動段は例えば単安定マルチバイブレータ
とし、そのパルス時間を、周波数一電圧変換器により実
際値信号および所望値信号の周波数間の差から取出した
電圧により制御しうるようにすることができる。

このことは他の方法で、例えばパルス平均化により或は
サンプリングおよび保持回路を用いたパルス間隔測定に
よって行なうこともできる。

周波数一電圧変換器の周波数一電圧変換率およびパルス
駆動段のトリガ感度により比例成分の大きさを決める。

積分成分は、所望値信号および実際値信号の各々を同一
の分周率を有する可変分周器に通すことにより変えるこ
とができる。

電気的な制御装置に従属制御ループを設け、制御対象の
中間点における他の実際値信号に対する上記従属制御ル
ープの補正信号を制御信号から取出す必要がある場合に
は以下のような問題が生じる。

制御信号はパルス幅変調されたスイッチング信号である
為、所望値としてのこのスイッチング信号を他の実際値
信号と適切に合成することができず、特にこの他の実際
値信号も周波数アナログ信号である場合に合或すること
ができない。

この問題は、パルス幅変調されたスイッチング信号をア
ナログ信号に変換し、このアナログ信号と他のアナログ
実際値信号とで従属制御ループを形成しうるようにする
ことにより解決できるが、このようにすると精度が悪く
なり、制御対象の均一性を損なう惧れがある。

これが為、本発明の他の例によれば、他の周波数アナロ
グ実際値信号を制御対称の中間点から得る従属制御回路
の場合に、前記２ビット可逆計数器の第２段から生じる
パルス幅変調された制御信号の各パルスの持続時間中に
、一方の計数方向に対する入力端子に基準パルス列が、
他方の計数方向に対する入力端子に他の実際値信号が連
続的にそれぞれ供給される他の可逆計数器を設け、制御
信号の各パルスの開始時に前記他の可逆計数器の内容を
記憶させ、前記他の可逆計数器を選択可能値に設定し、
記憶した計数内容を制御器に供給することにより補正信
号を発生せしめるようにする。

前記の他の周波数アナログ実際値信号も零信号値（ライ
フゼロ戒分）において有限周波数によって表われ、制御
信号の各パルスの開始時に前記他の計数器がリセットさ
れうる選択可能値が前記有限周波数と、場合によって分
周された搬送パルス列の周期に等しい制御信号の周期と
の積となるようにするのが好ましい。

計数内容は他の手段で、例えばデジタルレジスタに記憶
させることができ、このデジタルレジスタにはデジタル
ーアナログ変換器を接続し、この変換器の出力信号をア
ナログ制御器に供給するようにすることができる。

しかし、計数内容を純粋のデジタル制御器で処理するこ
ともできる。

前記の他の実際値信号がアナログ形態である場合には、
本発明の他の例によれば、パルス幅変調された制御信号
の各パルス時に、パルス持続時間が前記実際値信号に相
当する実際値パルスを発生するアナログ変換器と、前記
実際値パルスのパルス持続時間と前記制御信号のパルス
持続時間とを比較し、これらパルス持続時間の差に等し
いパルス持続時間を有するパルス列を発生する比較段と
を設け、前記パルス列を制御器に供給することにより補
正信号を発生させるようにすることができる。

この場合、比較段の出力端子にサンプリングおよび保持
回路を接続し、この回路により前記の出力端子に生じる
パルス列をアナログ信号に変換し、このアナログ信号を
アナログ制御器に供給するようにするのが好適である。

図面につき本発明を説明する。

第１図は周波数アナログ信号に対する本発明制御装置の
一例を示すブロック線図である。

第１図においては、制御すべき処理を、例えば妨害量Ｚ
によって妨害される二次の制御対象１によって表わす。

変換器３においては、所望値が最初からこの所望値のパ
ルス列の形態で得られていない場合に、この所望値を、
所望値信号Ｓ，を表わす周波数ｆ８のパルス列に変換す
る。

変換器５においては、制御量を、実際値信号Ｓｉを表わ
す周波数ｆｉのバルス例に変換する。

制御すべき量又は例えば、ひずみ計測定ブリッジによっ
て調波発振器を直接駆動する際の或は振動している弦ま
たはばねが非共振状態となる際の力或は圧力を測定する
場合、或はタービン羽根車ピックアップによる流れの測
定を行なう場合、或は駆動装置制御を行なう場合等にお
けるように、周波数アナログ信号として測定点に予め得
られる。

上述した２つの周波数アナログ信号を分周器７に供給し
、この分周器７により２つのパルス列の周波数を同じ値
ｋで分周し、積分成分を決定しうるようにする。

積分成分を調整しうるようにする必要がある場合には、
・分局器７の除数ｋを調整しうるようにする必要がある
。

このことは、分周器を可調整モジュール、例えばプリセ
ットしうるデイケード（ ｄｅ ｃａｄｅ ）と、機械
的な連結法（半田付或はプラグ連結）によって固定され
、レンジ選択をする固定整定のアドオン（ａｄｄｏｎ％
ジュールとを以って構成することにより達成するのが好
適である。

分周されたパルス列ｓ／８およびｓ／ ，を混合段９に
供給し、これらパルス列を互に減算し、その差を搬送パ
ルス列ｓＴｒに加える。

この混合段９は略略等間隔のパルス分布を有する出力パ
ルス列を発生するようにする必要がある。

このことは本質的に困難な問題である為、パルス補間法
やバルスゲート法を加算や減算に用いるのが好適である
。

等パルス間隔にある３つの入力信号を上記の方法で加算
或は減算する場合、出力パルス列のパルス間隔の差は、
これと周波数が同じでパルス間隔が等しい理想的な出力
パルス列に対して最大２周期となるが、この差は出力パ
ルス列ｓｅを値Ｚで分周することによりＩＡに減少する
為、このパルス間隔差は殆んど問題とならなくなる。

この分周は分周器１３で行なう。

搬送パルス列Ｓ。

ｒも、後の位相比較の為の同一レベルを得る為に同じ値
Ｚで分周する。

この分周を分周器１５で行なう。

分周した搬送パルス列ｓＴ／ｒをパルス駆動段１７にお
いて位相変調し、Ｐ或はＰＤ制御成分を形成する。

好適には、このパルス駆動段１７を単安定マルチバイブ
レークとし、これを分周された搬送パルス列ｓ ’ｒ’
ｒの各パルスによって周期的にトリガし、そのパルス時
間を、変換器１９によって所望値信号ｓ８ の周波数
ｆ８と実際値信号８ｉの周波数ｆｉとの差から取出した
電圧によって制御する。

これら周波数ｆ８およびｆｉは、混合段９においてパル
ス補間により加算或は減算するのは必要とするように上
述した例では比較的高くする為、周波数差を電圧に変換
することは低域通過フィルタを用いたパルス平均化によ
って容易に行なうことができる。

出力パルス列を等パルス間隔にする改善を行なうのに分
周を行なう必要のない異なる周波数混合処理を混合段９
において行なう場合には、低周波レベルを用いることが
できる。

この場合変換器１９はサンプリングー保持回路によって
パルス間隔測定の原理に応じて作動するようにすること
ができる。

パルス駆動段１７のパルス偏移が制御電圧に比例し、こ
の制御電圧が実際値信号と所望値信号との周波数差に比
例すると、純枠なＰ成分が得られる。

例えば簡単な微分回路網によって行なうことのできる追
加の微分によりＰＤ作動を得ることができる。

例えばパルスの後縁から取出すことのできるパルス駆動
源１７からの位相変調搬送波パルス列ｓ′ｖＴｒと、分
周器１３により分周された出力パルス列ｓ／，とを周波
数および位相比較器２１に供給する。

この比較器２１はあふれが抑止される２ビット可逆計数
器、すなわち計数器が各入力に相当する最終状態に達す
るとこの各入力がゲートによって抑止される２段可逆計
数器を以って構成する。

この比較器２１の出力信号は計数器の第２段の１個の出
力端子から取出すパルス幅スイッチング信号ＰＢＭであ
り、このパルス幅は前記の２つの周波数間の位相ずれに
よって決まる。

このことを第２図の時間線図につき説明する。

一番上の時間軸ａには分周した搬送パルス列ｓ′Ｔｒを
トリガ点のみによって示す。

時間軸ｂおよびＣについても同様である。

分周した搬送パルス列は周期Ｔを有する。

時間軸ｂにはパルス駆動段１７によって移相された搬送
パルス列Ｓ’ｖＴｒを示し、このパルス列は、制御誤差
がない場合すなわち制御対象が妨害されない場合には、
開始点で２分の１周期（ｖ２）だけ移相される。

この移相はいずれの側の制御誤差にも対処しうるように
する為に必要なことである。

時間軸Ｃには分局器１３の出力信号、すなわち分周され
た出力パルス列ｓ／．を示す。

時間軸ｂおよびＣに示す２つのパルス列は位相弁別器と
して作用する計数器２１に供給され、一方のパルス列は
一方の計数方向に対する計数入力端子に供給され、他方
のパルス列は他方の計数方向に対する計数入力端子に供
給される。

これが為、２つのパルス列によって計数器を２つの平均
計数状態間で切換え、従って第２計数段の出力端子に時
間軸ｄにプロットした信号ＰＢＭが現われる。

制御された状態ではこの信号ＰＢＭのパルス幅はＴｅで
あり、このパルス幅は補正素子２３の作動が制御状態を
維持するのに必要な幅である。

瞬時２において制御回路が妨害されるものとすると、制
御量の実際値は所望値からずれる。

これが為、所望値の周波数ｆ８と実際値の周波数ｆ，と
の間に差が生じ、この差により変換器１９の出力端子に
電圧を生ぜしめ、従ってパルス駆動段１７における搬送
パルス列の移相量を第２図の時間軸ｂに示すように時間
△Ｔｖだけ変化させる。

更に、混合段９においては前記の周波数差により時間軸
Ｃに示すように搬送パルス列に対する出力パルス列の移
相量を増大させる。

これが為、位相弁別器２１の出力信号ＰＢＭのパルス持
続時間が時間軸ｄに示すように増大する。

このパル又持続時間中の比例成分を斜線を付して示す。

上述したところから明らかなように、出力信号ＰＢＭの
平均値は、位相差△ψが零から２πに増大すると零から
最大値まで直線的に増大する。

位相差が零よりも小さくなるか或は２πを越えると、す
なわち追加のパルスが一方の或は他方のパルス列に得ら
れると、位相弁別器はねレ抑止の為に一定値の零或は１
を生じる。

これが為゛、第３図に示すように独特な飽和特性が得ら
れる。

上述したところから明らかなように出力信号ＰＢＭにお
けるパルスの周波数は分周した搬送パルス列ｓ′Ｔｒの
周波数に等しくなる。

これが為、搬送パルス列８Ｔｒを可変搬送周波数発生器
１１により発生させ、出力信号ＰＢＭの周波数が一般の
条件に対して最適としうるようにする。

補正素子２３を列えばスイッチとする場合には、搬送周
波数発生器１１を比較的低い周波数に設定し、出力信号
ＰＢＭを補正素子２３に直接供給しつるようにする。

連続的に作動する補正素子の場合には、高い搬送パルス
周波数を用いるのが一層有効であり、従って出力信号Ｐ
ＢＭを簡単な低域通過フィルタを経て補正素子に供給す
るのが一層有効である。

搬送パルス列の周波数が変化しても、分周率Ｚおよびｋ
が一定の場合に測定範囲に相当する変換器５０周波数掃
引にのみ依存する制御装置の積分時間に影響を及ぼさず
、しかも比例成分にも影響を及ぼさない。

従って、パルス駆動段１７によって生じる移相を平衡状
態にする必要があるだけである。

第４図は従属の制御ループを有する制御装置を示す。

制御すべき処理を制御対象３１によって示す。

この制御対象３１は２つの副制御対象より成る。

制御対象の出力すなわち制御量Ｘを変換器５に供給し、
この変換器５により制御量Ｘをこの制御量に相当する周
波数ｆｉを有するパルス信号８ｉに変換する。

この信号Ｓｉと周波数アナログ所望値信号ｓ８とを制御
装置３３に供給し、この制御装置３３によりパルス幅変
調した出力信号ＰＢＭを発生させる。

この制御装置３３は第１図に示すものとすることができ
る。

更に、他の制御量Ｘ１を制御対象３１の中間点、すなわ
ち２つの副制御対象間の点から取出し、変換器３９にお
いてこの制御量Ｘ１を当該制御量に相当する周波数ｆｉ
ｔを有すｂ仇ヌ状の実際値信号ａｉｌに変換する。

この実際値信号Ｓｉｌを計数器３５の一方の計数方向、
本例の場合逆計数方向用の計数入力端子に供給し、基準
入力として用いる制御信号ＰＢＭのパルス持続時間中、
パルス発生器３７から生じる基準パルス列ｓｒを順方向
用の計数入力端子に供給する。

制御信号ＰＢＭの各パルスの開始時に導線３４における
信号が計数器３５の内容をレジスタ４１に転送し、この
計数器３５を選択可能値に設定する。

上述した作動順序を第５図の時間線図につき説明する。

時間軸ａには制御電圧ＰＢＭの一例をプロットした。

この制御電圧のパルス持続時間は制御対象３１が妨害を
受ける為に連続的に増大する。

時間軸ｂには計数器３５の状態をプロットした。

明瞭の為に、このプロットは２つの計数方向に対し各別
に行なった。

制御信号ＰＢＭのパルス持続時間Ｔｅ中計数器３５は基
準パルス信号ｓｒの周波数ｆｒによって与えられた一定
速度で順方向に計数し、これと同時に制御信号ＰＢＭの
全周期Ｔ中他の実際値信号Ｓｉｌの周波数ｆｉｌで負方
向に計数する。

第５図の時間線図の第１部分中、すなわち妨害が何らか
の影響を及ぼす前には、計数値は制御信号の新たなパル
スが開始し始める際に正確に零となる。

その理由は両計数方向において同じ数のパルスが計数さ
れる為である。

制御信号のパルス幅が増大すると、計数器３５は正方向
に一層長い時間の間計数する為、周期Ｔの終了時には正
の計数値が残り、この正の計数値がレジスタ４１に転送
される。

時間軸Ｃにはレジスタ４１の内容をアナログ形態で示す
。

このレジスタ４１の内容は例えばこのレジスタ４１の後
段に設けた通常のデジタルーアナログ変換器４３の出力
端子にアナログ形態で得ることができる。

このアナログ信号により比例区分および積分区分を有す
る通常のアナログ制御器４５を駆動し、これら比例区分
および積分区分の出力信号を加算して補正素子４７を制
御する。

この従属制御ループの場合には、零信号値に対する追加
の実際値Ｘ１を実際値信号Ｓｉｌの有限周波数ｆｉｌに
よって表わすのも有効である。

その理由は、さもなげれば零信号値で周波数も零となり
、サンプリング定理が《ずれる為である。

計数器３５を前記の周波数成分と制御信号ＰＢＭの周期
との積に等しい値にリセットすることにより、前述した
ライフゼロ（ｌｉｆｅ−ｚｅｒｏ） ｅ，分を相殺しう
る。

上述したところではデジタルーアナログ変換器４３によ
るアナログ変換およびアナログ制御器４５による他の処
理を一例につき説明したが、レジスタ４１或は計数器３
５の出力信号をデジタル的に処理して補正素子４７を駆
動するようにすることもできる。

第６図は従属制御ループの他の例を示す。

制御対象３１の中間点から取出した実際値信号Ｘ１を変
換器５１に供給し、この変換器５１からパルスの持続時
間が実際値信号Ｘ１の大きさに相当するパルス信号ｐを
発生させる。

比較器５３においては、このパルス信号ｐを、制御装置
３３において変換器５から供給された周波数アナログ制
御量Ｘと所望値信号ｓ８とから取出したパルス幅変調し
た制御信号ＰＢＭと比較する。

本例の場合も制御装置３３を第１図の型のものとするこ
とができる。

パルス信号ｐを制御信号ＰＢＭと直接比較しうるように
する為には、変換器５１を制御信号の各パルスによって
導線３６を経てトリガする必要がある。

測定信号をパルス幅変調されたパルス信号に変換する方
法は一般に周波数アナログパルス信号に変換する方法と
はわずかに異なる。

周波数アナログパルス信号に変換する場合には、測定値
によって充電されたコンデンサが、その電圧値が一定の
プリセット限界値に達した際に放電するようにする。

パルス幅変換の場合には、ある時間隔中に測定値によっ
て形成されたコンデンサの電荷がトリガ信号によって所
定通りに放電されるようにする。

パルス信号ｐと制御信号ＰＢＭとをパルス幅比較するの
は簡単である。

その理由は双方のパルスが各パルス毎に同じ瞬時に開始
する為である。

これが為、比較器５３を数個のデジタル素子を用いて構
成することができる。

次に、比較器５３のパルス幅変調された出力信号ＰＢを
アナログ変換器５５に供給し、この変換器で変換したア
ナログ信号を例えば積分および比例回路を有する通常の
アナログ制御器４５に供給し、これら積分および比例回
路の信号を加算して補正素子４７を駆動する。

この第６図に示す回路の作動を第７図に示す時間線図に
つき説明する。

時間軸ａは制御信号ＰＢＭの一例を示し、そのパルス持
続時間Ｔ。

は妨害によって増大している。

時間軸ｂはパルス信号ｐを示し、このパルス信号ｐは制
御信号ＢＰＭのパルスと同時に開始し、そのパルス幅は
他の実際値Ｘ１に相当し、この他の実際値もある遅延時
間後に増大する。

時間軸Ｃは比較器５３の出力信号ＰＢを示し、そのパル
ス幅は２つの入力信号のパルス幅の差に等しく、最初は
増大し後に減少する。

時間軸ｄは、パルス幅変調されたパルス信号ＰＢを鋸歯
状波を用いたサンプリングによりアナログ信号に変換す
るアナログ変換器５５の出力信号を示す。

このアナログ変換の為には、鋸歯状波をパルスの開始時
に発生せしめ、パルスの終端で到達した鋸歯状波の振幅
値を保持回路に記憶させる。

この方法によれば例えば低域通過フィルタを用いた場合
に生じる遅延を無くすことができる。

【図面の簡単な説明】

第１図は周波数アナログ信号に対する本発明制御装置の
一例を示すブロック線図、第２図は第１図の制御装置の
作動を説明する為の時間線図、第３図は第１図の制御装
置の制御特性を示す線図、第４図は他の周波数アナログ
実際値信号に対する従属制御ループを有する制御装置の
一例を示すブロック線図、第５図は第４図の制御装置の
作動を説明する為の時間線図、第６図はパルス幅変調し
た他の実際値信号に対する従属制御ループを有する制御
装置の一例を示すブロック線図、第Ｔ図は第６図の制御
装置の作動を説明する為の時間線図である。 １・・・制御対象、３，５・・・変換器、７・・・分周
器、９・・・混合段、１１・・・可変搬送周波数発生器
、１３，１５・・・分周器、１７・・・パルス駆動段、
１９・・・変換器、２１・・・周波数および位相比較器
、２３・・・補正素子、３１・・・制御対象、３３・・
・制御装置、３５・・・計数器、３Ｔ・・・パルス発生
器、３９・・・変換器、４１・・・レジスタ、４３・・
・デジタルーアナログ変換器、４５・・・アナログ制御
器、４７・・・補正素子、５１・・・変換器、５３・・
・比較器、５５・・・アナログ変換器。

Claims (1)

1. 【特許請求の範囲】 １ 制御系に対する補正信号を取出す電気制御装置にお
   いて、該電気制御装置が、 制御系のパラメータの所望値に関連する周波数を有する
   第１基準パルス列を発生する手段と、制御系に応答し該
   制御系のパラメータの実際値によって決まる周波数を有
   する第２パルス列を発生する手段と、 第３基準搬送パルス列を発生する手段と、前記の第１，
   第２および第３パルス列に応答し、第１および第２パル
   ス列を互いに減算してこれら第１および第２パルス列の
   差周波数の差パルス列を生せしめる手段およびこの差パ
   ルス列を前記の第３パルス列に加算してこの差パルス列
   と御３基準搬送パルス列との和の周波数を有する第４パ
   ルス列を生せしめる手段を有する混合段と、順方向計数
   入力端子および逆方向計数入力端子を有する２ビット可
   逆計数器と、 前記の第４パルス列を前記の可逆計数器の一方の計数入
   力端子に供給する第１結合手都と、前記の第３基準搬送
   パルス列を前記の可逆計数器の他方の計数入力端子に供
   給する第２結合手段と を具え、前記の可逆形数器がこれに供給される第３およ
   び第４パルス列に応答し、これら第３および第４パルス
   列間の移相量の関数としてパルス幅変調されたパルスの
   制御パルス列をこの可逆計数器の出力端子に生ぜしめる
   ようにしたことを特徴とする電気制御装置。 ２ 特許請求の範囲１記載の電気制御装置において、こ
   の電気制御装置が更に、 制御系に応登し、制御系の他のパラメータの実際値によ
   って決まる周波数を有する第５パルス列を生じる第２手
   段と、 前記の第５パルス列が供給されるように結合された１つ
   の計数入力端子を有する第２可逆計数器と、 他の基準パルス源と、 前記の制御パルス列によって制御され、前記の他の基準
   パルス源を前記の第２可逆計数器の第２計数入力端子に
   選択的に供給するようにする手段と、 前記の第２可逆計数器の出力に応答し、制御系に対する
   補正信号を生じる制御手段とを具えたことを特徴とする
   電気制御装置。 ３ 特許請求の範囲１記載の電気制御装置において、こ
   の電気制御装置が更に、 制御系に応答し、制御系の他のパラメータによって決ま
   るパルス幅を有する第５パルス列を生じる第２手段と、 前記の第５パルス列およびパルス幅変調された制御パル
   ス列がそれぞれ供給されるように結合された第１および
   第２人力端子を有し、これら第１および第２人力端子に
   供給されたパルス列の幅によって決まるパルス幅を有す
   る出力パルス列を生じる比較器と、 この比較器の出力に応答し、制御系に対する補正信号を
   生じる制御手段と を具えたことを特徴とする電気制御装置。