JPS5837229U - 論理回路 - Google Patents
論理回路Info
- Publication number
- JPS5837229U JPS5837229U JP13009381U JP13009381U JPS5837229U JP S5837229 U JPS5837229 U JP S5837229U JP 13009381 U JP13009381 U JP 13009381U JP 13009381 U JP13009381 U JP 13009381U JP S5837229 U JPS5837229 U JP S5837229U
- Authority
- JP
- Japan
- Prior art keywords
- flop
- flip
- signal
- inhibit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来例、第２図はそれを説明するための信号波
形、第３図は本考案の一実施例、第４図はそれを説明す
るための信号波形、第５図は本考案の他の実施例である
。 ６１〜Ｇ７・・・ゲート。
形、第３図は本考案の一実施例、第４図はそれを説明す
るための信号波形、第５図は本考案の他の実施例である
。 ６１〜Ｇ７・・・ゲート。
Claims (1)
- 第１のフリップ・フロップと、該第１の７リツプ・フロ
ップの入力側に於いて、該第１のフリップ・７０ツブを
セット及びリセットする入力信号を入力する入力端子と
、該入力信号が変化しても゛前記第１のフリップ・フロ
ップの状態を保持するように該入力信号を禁止する禁止
信号を入力する入力端子と、該禁止動作をする禁止ゲー
トと、前記第１のフリップ・フロップと同−論理構成さ
れた第２のフリップ・フロップとを有し、前記セット及
びリセット入力信号と、前記禁止信号の変化点で第１の
フリップ・フロップが第２のフリップ・フロップの状態
を保持する信号を出力することを利用して安定に動作さ
せるようにしたことを特徴とする論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13009381U JPS5837229U (ja) | 1981-09-01 | 1981-09-01 | 論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13009381U JPS5837229U (ja) | 1981-09-01 | 1981-09-01 | 論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5837229U true JPS5837229U (ja) | 1983-03-10 |
Family
ID=29923742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13009381U Pending JPS5837229U (ja) | 1981-09-01 | 1981-09-01 | 論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5837229U (ja) |
-
1981
- 1981-09-01 JP JP13009381U patent/JPS5837229U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59118036U (ja) | デ−タ入力回路 | |
| JPS61334U (ja) | トライステ−トゲ−ト素子チツプ | |
| JPS5996610U (ja) | バス異常検出回路 | |
| JPS591235U (ja) | 信号入力回路 | |
| JPS60644U (ja) | デ−タ入力回路 | |
| JPS6119860U (ja) | 外部信号計数装置 | |
| JPS6034615U (ja) | 安定化電圧回路 | |
| JPS5897800U (ja) | メモリ装置 | |
| JPS5827777U (ja) | 遅延時間測定回路 | |
| JPS59189336U (ja) | 入力回路 | |
| JPS5899939U (ja) | 半導体論理回路 | |
| JPS5846193U (ja) | 論理入力回路 | |
| JPS59189335U (ja) | オ−トクリア回路 | |
| JPS59174741U (ja) | デイジタル集積回路 | |
| JPS5816564U (ja) | ヒステリシス回路 | |
| JPS59119734U (ja) | 静止形継電器の出力回路 | |
| JPS60109133U (ja) | 半導体集積回路 | |
| JPS58107633U (ja) | 出力回路 | |
| JPS58161335U (ja) | 単安定マルチバイブレ−タ | |
| JPS5811330U (ja) | 波形整形回路 | |
| JPS6010334U (ja) | 誤操作防止確認回路 | |
| JPS58149822U (ja) | フリツプ・フロツプ回路 | |
| JPS5882039U (ja) | 位相比較回路 | |
| JPS5893046U (ja) | 半導体論理回路 | |
| JPS59119644U (ja) | ゲ−トアレ−ｉｃ |