JPS5838721B2 - ガゾウシヨリホウホウ - Google Patents

Description

【発明の詳細な説明】 本発明は２次元の２値化パターンＰｉｊの位置および面
積を非常に高速に、かつ能率よく計算する方法を提供す
るものである。

すなわち、第１図のような２値化された入力画像Ｐｉｊ
の面積Ａを求める場合、１絵素の大きさが既知であると
き、Ａを構成する絵素数Ｎを数えることにより面積Ａを
求めることができる。

したがって、一般的にはＰｉｊの位置Ｐを人手によって
指示し、そののちＰｉｊを一度計算機などに入力し、適
当な処理を加えてＰｉｊの面積を求める方法が採用され
ている。

しかし上記のような方法では、画像の位置決定および画
像の計算機への入力に多くの時間を要するため、テレビ
ジョン（以下、ＴＶと略記する。

）信号などの高速信号に追随してＰｉｊの位置および面
積を求めることは不可能である。

本発明は、上記のような欠点を有することなく簡単な回
路構成でＴＶ信号に追随可能な高速位置決定および高速
面積計算方法を提供することを目的とする。

すなわち、本発明では第１図に示したように、面積およ
び位置を求めたい２値化パターンＰｔｂが面積計算マス
クに到来したとき、まず最初に、ｉ軸およびｊ軸の両方
向への射影パターンＸｊ、Ｙｉを求める。

次に、この面積計算マスクでは、あらかじめ上下、左右
の中心線（第１図の例では斜線を施した部分で、ｉ−４
、ｊ＝４のライン）が決められているので、上記の射影
パターンＸｊ、Ｙｉをこの中心線で２分し、２分された
上半分と下半分、および左半分と右半分の各長さをチェ
ックする。

続いて、上半分の長さと下半分の長さとが等しく、かつ
左半分の長さと右半分の長さとが等しいという２つの条
件が満たされているかどうかをチェックする。

最後に、到来パターンＰｉｊは一定周期で時々刻刻移動
しているので、上記の長さが等しいという条件が同一時
刻に満たされているかどうかをチェックし、それらの各
条件が満たされた瞬間をもって、Ｐｉｊがマスク上の中
心に到来したものとして、Ｐｉｊの面積を算出する。

以下、本発明の原理を詳細に説明する。

ここで、第１図に示すようなｍＸｎ（同図では−例とし
て、７×７の場合を示す）絵素の２値化された入力画像
Ｐｉｊを一時記憶するｍＸｎの２次元シフトレジスタが
あり、そのタロツク信号は例えばＴＶ信号Ｖｓ等に同期
しているものとする。

また１絵素の大きさａは、既知またはあらかじめ決定し
ておくものとする。

上記の一時メモリを使って２値化された入力画像Ｐｉｊ
の位置および面積を計算するには、まず、２次元図形Ｐ
ｉｊの中心Ｃを求める必要がある。

今、伺らかの方法によりその中心Ｃが求まったとすると
、その時の位置情報、たとえばｉおよびｊ方向のカウン
タ出力などでＰｉｊの位置が決定され、またその時のＡ
を構成する絵素数Ｎの値でもってＰｉｊの面積を求める
ことができる。

よって本発明では、前記の２次元図形の中心Ｃを求める
ため、まず第１図に示したようにｉおよびｊ方向の同一
ライン上にある２値化された入力画像Ｐｉｊの各絵素の
論理和信号 となる。

したがって、Ｐｉｊの中心Ｃが（ｉＣｔＪＣ）にきたと
き、（３）式のＸｓ、Ｙｓは第２図に示すように必ずＯ
か１となる。

（この場合、（４）式のＸｓ、Ｙｓを用いるとＯか−１
となるが、どちらでも同じであるので、以下（３）式を
用いて説明する。

）また上記の場合、ＸｊおよびＹｉの中心点の論理和信
号Ｘｃ。

Ｙｃは必ず１である。

したがって、Ｐｉ」の中心到来信号Ｖｃは、となる。

このＶｃ信号が１のときのｉおよびｊ方向のカウンタの
カウント数をそれぞれ、ｉｏ、ｊｏとし、Ａを構成する
絵素数ＮをＮａとすると、Ｐｉｊの位置Ｐおよび面積Ａ
は、 ただし、ａ：１絵素が対応する対象物の面積となる。

ここで面積を求めるにあたって、Ａを構成する絵素数を
全て加算してもよいが、それでは回路構成が複雑となる
おそれがある。

また対象とする画像によっては、大略の面積がわかれば
よいこともある。

よって本発明では、■ｃ＝１のときの絵素数を第２図の
ハツチングで示したようにＮａ′とし、を用いることに
する。

したがってＰｉｊの面積は、 Ａ’＝ ａｘＮａ’ｘ（１＋α） α：対象図形により定まる定数 Ａ′：疑似面積 となる。

なおαは対象とする図形によって、予じめ統計的に設定
する。

すなわち、面積が既知の標準パターンを用い、あらかじ
め較正曲線を作成することによって真の面積が求められ
る。

ここで、αは上記の較正曲線より求まる補正係数である
。

以下、本発明の一実施例について説明する。

なお以下の説明では簡単化のため、ｍ Ｘ ｎ ＝ ３
Ｘ ３とする。

もちろん、このｍ、ｎは３以上の整数であれば任意に設
定できるが、さらには、対象とする図形を完全におおう
ことができる広さを持つようにすればよい。

第３図は本発明の一実施例を示すブロック図である。

同図において、１は入力画像、２はＴＶカメラ等の走査
型光電変換器、３はＡ／Ｄ変換器、４は入力画像の位置
決定および面積計算を行なう演算回路、５はクロック信
号や各種の定数などを与える制御回路である。

なお入力画像１（Ｐｉｊ）７）濃淡情報は、ＴＶカメラ
等の走査型光電変換器２とＡ／Ｄ変換器３により（”０
７１ ”１″）の２値化信号１１に変換される。

第４図は第３図の演算回路の一詳細図で、２０はメモリ
回路、２１は位置決定および面積決定回路、２２は画像
の中心決定回路である。

また入力信号１１は２値化された入力画像信号、１３は
制御回路５からのクロック信号で、例えば４．２５ Ｍ
Ｈｚに選ばれている。

次に、メモリ回路２０の一詳細図を第５図に示す。

５０〜５２は例えば各々２５６ビツトのシフトレジスタ
で、ＴＶカメラ等の走査型光電変換器２の一走査線上の
映像信号を一時記憶する。

したがって、この３個のシフトレジスタにより３×３の
メモリを構成している。

また５３〜５８は（１）式の論理和信号Ｘ１〜Ｘ３．￥
１〜￥３を求める論理和回路である。

すなわち各論理和回路の出力信号となる。

また当然のことながら、Ｘｃ＝Ｘ２．ＹＣ−Ｙ２である
。

なお５９は（８）式のＮ２２を計算する加算器である。

次に、画像の中心決定回路２２の一詳細図を第６図に示
す。

６０．６１は（２）式のＸｒおよびＹｌを求める加算回
路である。

これら２つの加算回路６０．６１の出カフ０，７１は Ｘｒ＝Ｘ２＋Ｘ３ （出カフ１） ￥ｌ＝￥２＋￥３ （出カフ０） となる。

また、ｍ＝ｎ＝３より、ＸｌおよびＹＵ！Ｉま、Ｘ１＝
Ｘ１ （出力３７） Ｙｕ＝￥１ （出力３４） となる。

なお６３．６４は演算器で、（３）式の減算を行ない、
ＸｓおよびＹｓがｎ Ｏｎかｎ １ｕのとき、その出力
信号７３．７４を１′”とするよう構成しである。

また６２．６５は論理積回路である。各論理積回路６２
，６５の出カフ２，４０は、Ｘｃ■Ｙｃ
（出カフ２） 画像の中心到来信号Ｖｃ （出力４０）となる。

なお、論理積回路６２．６５は１個の論理回路とするこ
ともできる。

この場合、入力３５と３８および７３と７４は論理回路
たとえば６５に加えられ、出力４０が送出される。

さらに、前記のようにｍｘｎが３×３のときは第５図の
論理和回路５３，５８の出力３４．３７は、当然第６図
の演算器６３．６４にそれぞれ入力するが、ｍｘｎが３
×３でなく、それ以上の場合、加算回路はさらに２個増
加する。

最後に、画像の位置決定回路および面積決定回路の詳細
図を第７図に示す。

同図の８０は、前記（９）式の演算すなわちＰｉｊの面
積Ａを求める定数倍器である。

この定数倍器は入力信号３０１つまりＮａ’にａ×（１
＋α）をかけるのであるが、この定数はもちろんあらか
じめ設定しておく。

また８１，８２はカウンタで、８１はｊ方向の、８２は
ｉ方向の各位置情報を決定する。

入力信号１２１４はＴＶカメラ等の走査型光電変換手段
２からの水平駆動信号ＨＤおよび垂直駆動信号■９であ
る。

ここで、カウンタ８１はクロック信号１３のクロック数
をカウントし、ＨＤ信号１２によりリセットされる。

すなわち画像信号の一走査線上の絵素の数をカウントす
ることにより、ｊ方向の位置を決定する。

一方、カウンタ８２はＨＤ信号をカウントし、■９信号
１４によりリセットされる。

すなわち画像信号の走査線の数をカウントすることによ
りｉ方向の位置を決定する。

８３〜８５はゲート回路で、■ｃ信号４０により制御さ
れる。

すなわち、入力画像Ｐｉｊの中心絵素Ｃが検出されたと
きゲートを開き、Ｐｉｊの位置および面積に関する情報
を出力する。

なお、ｍｘｎが３×３以外の場合についても、以上に記
載した詳細かつ明確な実施例から、簡単に本発明を適用
できることは明らかである。

以上述べたように、本発明を用いることにより、きわめ
て簡単な回路構成であって、２値化された２次元パター
ンの位置および面積を非常に高速に求めることが可能と
なり、画像処理方法として大きな効果を有するものであ
る。

【図面の簡単な説明】

第１図第２図は本発明の原理説明図、第３図は本発明の
実施例の構成を示す説明図、第４図は本発明の画像の位
置決定および面積計算を行なう演算回路の構成を示すブ
ロック図、第５図は本発明のメモリ回路のブロック図、
第６図は本発明の画像の中心決定回路のブロック図、第
７図は本発明の位置決定および面積決定回路のブロック
図である０ １：入力画像、２：走査型光電変換器、３：Ａ／Ｄ変換
器、４：演算回路、５：制御回路、１１：２値化信号、
１２：水平駆動信号（ＨＤ）、１３：クロック信号、１
４：垂直駆動信号（ＶＤ）、２０：メモリ回路、２１：
位置および面積決定回路、２２：画像中心位置決定回路
、５０，５１，５２：シフトレジスタ、５３〜５８：論
理和回路、６０，６１：加算回路、６２．６５：論理積
回路、６３，６４：演算器、８０：定数倍器、８１，８
２：カウンタ、８３〜８５：ゲート回路。

Claims (1)

【特許請求の範囲】
1. １ 所定画像を２値化して２値化映像を得る工程と、該
   ２値化映像のＸ方向およびＹ方向への投影パターンを得
   る工程と、該投影パターンの２値化パターンを得る工程
   と、該投影パターンを得る範囲のＸ方向およびＹ方向の
   中心線を基準とし、投影２値化パターンのＸ方向および
   Ｙ方向のそれぞれの半分のパターンを求める工程と、各
   方向の半分のパターンの長さが相等しく、かつ上記中心
   線上に上記投影パターンが同時に存在することを検出す
   る工程と、この工程からの出力により、上記画像が存在
   しているとして位置情報を出力する工程とからなること
   を特徴とする画像処理方法。