JPS5840673A - 装置試験方法 - Google Patents
装置試験方法Info
- Publication number
- JPS5840673A JPS5840673A JP56139421A JP13942181A JPS5840673A JP S5840673 A JPS5840673 A JP S5840673A JP 56139421 A JP56139421 A JP 56139421A JP 13942181 A JP13942181 A JP 13942181A JP S5840673 A JPS5840673 A JP S5840673A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- test
- digital
- binary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、入力されるアナログ信号をディジタル処理す
る装置において、装置の正常性を容易に確認できる試験
方法に関するものである。
る装置において、装置の正常性を容易に確認できる試験
方法に関するものである。
従来、アナログ人力信号をディジタル処理する装置の動
作の正常性を確認する試験方法として。
作の正常性を確認する試験方法として。
アナログ処理部とディジタル処理部を分離し゛て試験を
行う方法が知られている。こ＼で、アナログ処理部の試
験方法の例としては、アナログ入力信号に対するアナロ
グ処理部出力信号の波形観測。
行う方法が知られている。こ＼で、アナログ処理部の試
験方法の例としては、アナログ入力信号に対するアナロ
グ処理部出力信号の波形観測。
あるいは歪率測定等があり、ディンタル処理部の試験方
法の例としてはディジタルバタン照合法がある。しかし
、従来のこの種の試験方法は、アナログ処理部とディジ
タル処理部を分離して行うことから、試験が煩雑である
という欠点があった。
法の例としてはディジタルバタン照合法がある。しかし
、従来のこの種の試験方法は、アナログ処理部とディジ
タル処理部を分離して行うことから、試験が煩雑である
という欠点があった。
また、アナログ処理部の試験では試験結果の良否を一意
に判定する基準の設定が困難であるという問題があった
。
に判定する基準の設定が困難であるという問題があった
。
上記の試験方法の他Ｃ二、アナログ処理部とディジタル
処理部を分離しない試験方法として、該装置で行われる
処理と逆の処理を行う回路を該装置、′！′出力端子に
継続接続し、該装置への入力アナログ信号と該逆回路よ
りの出力アナログ信号との比較を波形観測、周波数測定
、レベル測定等により行う方法がある。しかし、この試
験方法においても、アナログ信号相互の比較であるため
、試験結果の良否を一意に判定する基準の設定が困難で
あるという問題がある。
処理部を分離しない試験方法として、該装置で行われる
処理と逆の処理を行う回路を該装置、′！′出力端子に
継続接続し、該装置への入力アナログ信号と該逆回路よ
りの出力アナログ信号との比較を波形観測、周波数測定
、レベル測定等により行う方法がある。しかし、この試
験方法においても、アナログ信号相互の比較であるため
、試験結果の良否を一意に判定する基準の設定が困難で
あるという問題がある。
本発明は上記従来の問題点を解決すべくなされたもので
、ｒＯｊ、Ｉｌｌの２値の試験用ディジタルバタンを、
一旦、アナログ信号に変換して被試験装置のア与ｉグ入
力端子に入力し、その結果 −得られる被試験装置のデ
ィジタル出力信号とＬ紀元の試験用ディジタルパタンを
照合することにより、該装置の正常性を簡易に、確認す
る方法を与えることにある。以下、アナログファクシミ
リ信号をディジタル処理する装置（ファクシミリ信号処
理装置）に杖して実施した、場合を例にして、本発明の
内容を詳細己説明する。
、ｒＯｊ、Ｉｌｌの２値の試験用ディジタルバタンを、
一旦、アナログ信号に変換して被試験装置のア与ｉグ入
力端子に入力し、その結果 −得られる被試験装置のデ
ィジタル出力信号とＬ紀元の試験用ディジタルパタンを
照合することにより、該装置の正常性を簡易に、確認す
る方法を与えることにある。以下、アナログファクシミ
リ信号をディジタル処理する装置（ファクシミリ信号処
理装置）に杖して実施した、場合を例にして、本発明の
内容を詳細己説明する。
図は本発明の一実施例であって、１はバタン照合試験装
置、２はファクシミリ信号処理装置（被試験装置）であ
る。このバタン照合試験装置ｌとファクシミリ信号処理
装置２の間は接続コード７゜１８で接続される。
置、２はファクシミリ信号処理装置（被試験装置）であ
る。このバタン照合試験装置ｌとファクシミリ信号処理
装置２の間は接続コード７゜１８で接続される。
バタン照合試験装置１内のバタン発生回路３は、ｒｏｊ
、ｒｌＪの２値により゛構成される試験用ディジタルバ
タン信号を作成する回路で、該・々タン発生回路３で作
られる２値デイジタル・；タン信号は、バイポーラ信号
化回路４で３値化され（「１」を交互に正レベルと負レ
ベルに割当て、「０」は零レベルに割当てる）、変調回
路５において、ファクシミリ信号処理装置２とインタフ
ェースするため変調を行った後、出力端子６および接続
コード７を介して、ファクシミリ信号処理装置２の入力
端子８に入力される。この変調を受けたバタン信号は復
調回路９で復調され、全波整流回路１０．２値化回路１
１を通ること）：より、元のディジタルバタンと相似の
２値化アナログ信褥となり、サンプリング回路１２にお
いて、サンプリングクロック発生回路１３からのサンプ
リングクロックによりサンプリングされ、元の２値ディ
ジタルパタン信号となる。この信号はラインメモリ回路
１４を介して、モディファイドハフマン符号化回路１５
で符号化さ、れ、バッファメモリ回路１６に一旦蓄積さ
れた後、出力端子１７、接続コード１８を介して、バタ
ン照合試験装置１の入力端子１９に入力される。このモ
ディファイドハフマン符号化されたディジタルパタン信
号は、パンツアメモリ回路加に一旦蓄積された後、モデ
ィファイトノ・フマン復号回路２】で復号される。
、ｒｌＪの２値により゛構成される試験用ディジタルバ
タン信号を作成する回路で、該・々タン発生回路３で作
られる２値デイジタル・；タン信号は、バイポーラ信号
化回路４で３値化され（「１」を交互に正レベルと負レ
ベルに割当て、「０」は零レベルに割当てる）、変調回
路５において、ファクシミリ信号処理装置２とインタフ
ェースするため変調を行った後、出力端子６および接続
コード７を介して、ファクシミリ信号処理装置２の入力
端子８に入力される。この変調を受けたバタン信号は復
調回路９で復調され、全波整流回路１０．２値化回路１
１を通ること）：より、元のディジタルバタンと相似の
２値化アナログ信褥となり、サンプリング回路１２にお
いて、サンプリングクロック発生回路１３からのサンプ
リングクロックによりサンプリングされ、元の２値ディ
ジタルパタン信号となる。この信号はラインメモリ回路
１４を介して、モディファイドハフマン符号化回路１５
で符号化さ、れ、バッファメモリ回路１６に一旦蓄積さ
れた後、出力端子１７、接続コード１８を介して、バタ
ン照合試験装置１の入力端子１９に入力される。このモ
ディファイドハフマン符号化されたディジタルパタン信
号は、パンツアメモリ回路加に一旦蓄積された後、モデ
ィファイトノ・フマン復号回路２】で復号される。
バタン照合回路ｎでは、この復号された２値ディジタル
バタン信号とバタン発生回路３で作られたディジタルパ
タン信号とのバタン照合を行い、試験結果の良否の判定
を行う。
バタン信号とバタン発生回路３で作られたディジタルパ
タン信号とのバタン照合を行い、試験結果の良否の判定
を行う。
なお１図示の実施例では、バタン照合試験装置２におい
て、モディファイトノ１フマン復号を行った後、ディジ
タルバタン信号との照合を行うとしたが、バタン照合結
果の７良否の判定基準の選び方５二よっては、復号を行
わない′１まで、入力されたディジタルパタン信号をモ
ディファイトノ・フマン符号化して得られるバタン信号
とのノ（タン照合による方法でも試験が可能である。
て、モディファイトノ１フマン復号を行った後、ディジ
タルバタン信号との照合を行うとしたが、バタン照合結
果の７良否の判定基準の選び方５二よっては、復号を行
わない′１まで、入力されたディジタルパタン信号をモ
ディファイトノ・フマン符号化して得られるバタン信号
とのノ（タン照合による方法でも試験が可能である。
上記から本試験の場合：二は、入力されるディジタルバ
タンそのもので照合試験することも、被試験装置で行わ
れる処理を受けた形の・；タンで照合試験することも可
能なことは明らかである。
タンそのもので照合試験することも、被試験装置で行わ
れる処理を受けた形の・；タンで照合試験することも可
能なことは明らかである。
以上、アナログファクシミリ信号をディジタ処理する装
置を例として、本発明のディジタルバタン照合による装
置試験方法を説明したが、他のアナログ信号をディジタ
ル処理する装置（二おいても、同様に試験が可能である
ことは明らかである。
置を例として、本発明のディジタルバタン照合による装
置試験方法を説明したが、他のアナログ信号をディジタ
ル処理する装置（二おいても、同様に試験が可能である
ことは明らかである。
以上説明したように、本発明によれば、アナロ°グ入力
信号をディジタル・処理する装置の正常動作を確認する
試験において、該装置のアナログ処理部とディジタル処
理部を分離することなく一括して試験を行うこと、およ
び試験結果の良否の判定はディジタルパタン信号を用い
たバタン照合）：より行うことから、試験が簡易となる
こと、試験結果の良否を一意に補完する基準が設定でき
ること等の利点がある。
信号をディジタル・処理する装置の正常動作を確認する
試験において、該装置のアナログ処理部とディジタル処
理部を分離することなく一括して試験を行うこと、およ
び試験結果の良否の判定はディジタルパタン信号を用い
たバタン照合）：より行うことから、試験が簡易となる
こと、試験結果の良否を一意に補完する基準が設定でき
ること等の利点がある。
図は本発明の一実施例のブロック図である。
１・・・バタン照合試験装置、 ２・・・ファクシミリ
信号処理装置＜Ｗ試験装置）、 ３・・・バタン発生回
路、 ４・・・バイポーラ信号化回路、 ５・・・変調
回路、 ６・・・出力端子、 ７・・・接続コード、８
・・・入力端子、 ９・・・復調回路、 １０・・・全
波整流回路、 １１・・・２値化回路、 １２・・・サ
ンプリング回路、 １３・・・サンプリングクロック発
生回路、１・１ ラインメモリ回路、 １５ モデ・
ｆファイドパフマン符号化回路、 １６・バッファメモ
リ回路、 １７・・出力端子、 １８・・接続コード、
１９入力端子、 加・・バッファメモリ回路、 ２１
・・モディファイドハフマン復号回路、 ２２・・・バ
タン照合回路８ 代理人 弁理士 鈴 木 誠
信号処理装置＜Ｗ試験装置）、 ３・・・バタン発生回
路、 ４・・・バイポーラ信号化回路、 ５・・・変調
回路、 ６・・・出力端子、 ７・・・接続コード、８
・・・入力端子、 ９・・・復調回路、 １０・・・全
波整流回路、 １１・・・２値化回路、 １２・・・サ
ンプリング回路、 １３・・・サンプリングクロック発
生回路、１・１ ラインメモリ回路、 １５ モデ・
ｆファイドパフマン符号化回路、 １６・バッファメモ
リ回路、 １７・・出力端子、 １８・・接続コード、
１９入力端子、 加・・バッファメモリ回路、 ２１
・・モディファイドハフマン復号回路、 ２２・・・バ
タン照合回路８ 代理人 弁理士 鈴 木 誠
Claims (1)
- １、 アナログ信号をディジタル処理する装置の動作の
正常性を確認する試験方法において、試験用の２値ディ
ジタルバタン信号を作成し、このディンタルバタン信号
をアナログ信号Ｃ二変換して被試験装置に入力し、該被
試験装置で処理を受けたディジタル出力信号と前記作成
したディジタルバタン信号を照合して被試験装置の正常
性を確認することを特徴とする装置試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56139421A JPS5840673A (ja) | 1981-09-04 | 1981-09-04 | 装置試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56139421A JPS5840673A (ja) | 1981-09-04 | 1981-09-04 | 装置試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5840673A true JPS5840673A (ja) | 1983-03-09 |
Family
ID=15244810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56139421A Pending JPS5840673A (ja) | 1981-09-04 | 1981-09-04 | 装置試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5840673A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114184187A (zh) * | 2021-11-19 | 2022-03-15 | 西安航天精密机电研究所 | 一种提高光纤陀螺用数字解调电路调试效率的装置与方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5046464A (ja) * | 1973-08-31 | 1975-04-25 | ||
| JPS5056838A (ja) * | 1973-09-14 | 1975-05-17 |
-
1981
- 1981-09-04 JP JP56139421A patent/JPS5840673A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5046464A (ja) * | 1973-08-31 | 1975-04-25 | ||
| JPS5056838A (ja) * | 1973-09-14 | 1975-05-17 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114184187A (zh) * | 2021-11-19 | 2022-03-15 | 西安航天精密机电研究所 | 一种提高光纤陀螺用数字解调电路调试效率的装置与方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6559757B1 (en) | Data communication over power lines | |
| US7043219B2 (en) | System and method for radio signal reconstruction using signal processor | |
| DE3669633D1 (de) | Signalisierungsdetektion. | |
| JPS5840673A (ja) | 装置試験方法 | |
| EP0506750A4 (en) | Data error detection in data communications | |
| US8280334B2 (en) | System and method for radio signal reconstruction using signal processor | |
| US3372375A (en) | Error detection system | |
| CA1178665A (en) | Method and apparatus for converting binary information into a high density single-side band signal | |
| KR970076246A (ko) | 유사도 함수를 이용한 전자지도 정밀도 검증방법 | |
| EP0145605B1 (en) | Analog signal verification circuit | |
| JPS5964917A (ja) | ２値化方式 | |
| JP2875467B2 (ja) | 同期加算装置 | |
| CN119007735A (zh) | 基于fpga的航空音频编解码系统及编解码方法 | |
| JP2521469B2 (ja) | ディジタル移動通信装置 | |
| CN109194370B (zh) | 高频rfid射频信号监听系统及方法 | |
| JPS60147892A (ja) | 文字認識装置 | |
| JPH01151332A (ja) | ディジタル制御信号判別装置 | |
| JPS631238A (ja) | デイジタル伝送方式 | |
| JP3998637B2 (ja) | 雑音排除情報伝送方法 | |
| JPS59208948A (ja) | デ−タ伝送同期検出方式 | |
| JP2680858B2 (ja) | レベル検出回路 | |
| JPS58164308A (ja) | ２値化回路 | |
| JPH07212133A (ja) | 狭帯域角度変調方式及び狭帯域角度復調方式 | |
| JP2751271B2 (ja) | ディジタル送受信装置 | |
| JPS6129246A (ja) | 光通信装置 |