JPS5840706B2 - 電子走査形超音波偏向装置 - Google Patents

Description

【発明の詳細な説明】 本発明は超音波ビームを電子的に走査させるための超音
波偏向装置に関するものである。

従来から、超音波ビームの偏向には、アレイ状に配置し
た複数個（Ｎ個、Ｎは整数）の超音波振動子（送受波器
）のそれぞれの振動子Ｃ以下「エレメント」という）に
時間差を与えて超音波ビームを偏向させる方法が用いら
れている（例えば、Ｕｌｔｒａｓｏｎｉｃｓ、Ｊｕｌｙ
ｘ’ ６８ 、 Ｐ、 １５３〜参照）Ｃ第１図は上
記従来の超音波偏向装置の要部構成を示す図である。

図において、１ 、２ 、３ 、 曲・・Ｎはエレメン
トの番号であり、１３は加算器、１４は出力端子、ｉｓ
〔１ｓ−ｉ、１ｓ−２，・・・・・・１５−（Ｎ−１）
”］は可変遅延回路、１６Ｃ１６−２゜１６−３ 、・
・・・・・ｌ６−Ｎ）は補償用遅延回路である。

相隣り合うエレメント間に挿入された（Ｎ−１）個の可
変遅延回路１５の遅延時間を加算器１３で順次加算し、
等価的に各エレメントに異なる遅延時間を与えるように
して、超音波ビームの偏向を行なう（以後「差分方式」
と呼ぶ）よう構成されている。

この従来の差分方式は制御が複雑で、従って装置が複雑
化する問題点があった。

上記制御を簡略化するため、本願の発明者等は先に特願
昭５０−１３５０８２号（％公昭５６−４２２９３号）
「超音波振動子制御方法及びその装置」として、量子化
差分法を用いた制御法を提案した。

この方法の原理は、偏向角θに指向性を持たせるときの
相隣り合うエレメント間の理想的な遅延時間をτθとし
、このτθを遅延時間τ０で量子化し、エレメントｌに
与える量子化遅延時間τｉを〔〕は小数点以下切捨を表
わす。

ついで、量子化遅延時間の相隣るエレメント間の差分値
τｉ＋１−τ１（ｉ＝０．１，２．・・・・・・、Ｎ−
１）を求め（以後、量子化差分値と呼ぶ）、上記可変遅
延回路に与える方法である。

この量子化差分法の最も好適な形態は、上記量子化差分
値をτθくτ。

の偏向角度範囲内で求め、量子化差分コード（全て０．
１信号で表わされる。

［とし、これをメモリに蓄積しておくととｋよって遅延
時間制御を行なう方法である。

受波の制御としては、上記量子化差分コードを上記可変
遅延回路のタップ端子選択信号として用いる。

なお。τθ〉τ０ の角度範囲においては本発明の実施
例中テ述べることにする。

上記量子化差分法は従来の差分方式に比べ回路構成が簡
略なため特に受波偏向方式として有効である。

しかし、この量子化差分法は従来の差分方式（第１図）
と同様に、相隣り合うエレメント間の遅延時間を順次加
算する方法であるので原理的に次の欠点がある。

すなわち、 第１に１個の可変遅延回路１５［１５−１゜１５−２
、・・・・・・１５−（Ｎ−１） ’）の遅延時間毎の
振幅変動が（Ｎ−１）乗（Ｎはエレメント数）されるの
で受波偏向方式の性能劣化を生ずる。

例えば１個の可変遅延回路が例えば５係の振幅減少があ
るとＮ＝１６で（０，９５）１６Ｘ １００＝４４係に
減少する。

これは見かけ上、各受波信号を重み付けして加算してい
ることになるが、重みが１００〜約７０係では受波方式
の指向特性に影響ないが、７０％以下となると主ビーム
の半値幅を増大させるため分解能を劣化させる。

第２に普通の差分方式同様、可変遅延手段釦よび加算器
の固定遅延時間が順次加算されるため零方向の偏向角を
得るためには補償用遅延回路１６−２ 、１６−３ 、
・・・・・・１６−Ｎが必要となることである。

その補償用遅延時間ＣＴｉ （ｉ＝２ ＊ ３ ｍ・・
・・・・Ｎ）は ただし ｔｌ：可変遅延回路の固定遅延時間ｔ２：加算
器の固定遅延時間 である。

なか、ｔ２の係数が（ｉ ２）となっているのは、接
続されている加算器は含１ず、その前段重での加算器の
遅延時間であるからである。

すなわち、ＣＴｉは加算器の手前での遅延時間を補正す
ればよい。

例えばｔ１＝５ ｎｓ 、 ｉ２＝ Ｉｏｎｓで、エレ
メント数Ｎ＝３０のとき、最大の補償用遅延時間はＣＴ
３ｏ＝４２５ ｎＳである。

したがって量子化差分法により受波回路な構成するため
には、比較的大きな遅延量を有する補償用遅延回路が必
要となる。

これらの点を考慮して本発明にお・いては、量子化差分
法をさらに効果的に活用するようにしたもので、複数個
並列に配置された受波回路に量子化差分値による遅延時
間制御を適用し、受波偏向装置の特性の向上をはかるこ
とを目的とするものである。

以下本発明を図面を用いて説明する。

第２図は本発明の一実施例の構成を示す図である。

図において、前出のものと同一符号のものは同一または
均等部分を示すものとする。

１１は補償用増幅器、１８は整相用の可変遅延回路であ
る。

説明を簡単にするためにエレメント数Ｎを偶数とし、並
列の列数りを２とする。

図かられかるように・本発明ｃ′嬬内向装置奇数番目０
“′ト。

個−（Ｍ個）と、偶数番目のニレメン七−個（Ｍ個）が
それぞれ群をなし、各群に属する隣接エレメント相互間
に可変遅延回路１５（第１の可変遅延手段）を介在させ
てカスケード接続し、上記各群のそれぞれの出力な整相
用の可変遅延回路１８（第２の可変遅延手段）を介在さ
せて並列接続し、それぞれの終端出力を位相合わせ後に
加算する構戊にしたものである。

そして、一方のエレメントの群の可変遅延回路（１５−
１，１５−３，・・・・・・）と他方のエレメントの群
の可変遅延回路（１５−２、１５−４、・・・・・・）
とは同一の量子化差分コードにより制御される。

１６−３〜１６−Ｎは補償用遅延回路であり、１６−１
と１６（ｉ＋１）（ｉ＝３〜（Ｎ−１））とは同一遅延
時間であり、１６−Ｎの遅延時間は従来の方式（第１図
）の場合に比しじでよい。

１８は他の（整相用）可変遅延回路であり偏向角θにお
ける遅延時間τを τ＝−ｓｉｎθ （２）′■ ことで ｄ：振動子間隔 となるように制御する。

このような構成によれば、−個（Ｍ個）の可変遅延回路
（１５−１，１５−３，・・・・・・）の加算出力と、
−個（Ｍ個）の可変遅延回路（１５−２。

１５−４ 、・・・・・・）の加算出力とが可変遅延回
路１８により位相合わせされ出力されることがわかる。

従って、振幅変動は従来（Ｎ−１）乗されていたものが
（Ｎ−１）／Ｌ乗Ｃ但し本実施例ではＬ＝２）に軽減さ
れる利点がある。

第３図は第２図の可変遅延回路１５（第１の可変遅延手
段）の−例を示している。

メモリ２９には、先に述べた量子化差分コードが各偏向
角について記憶されている。

そして、発振器２６の発振パルスをカウンタ２８でカウ
ントし、その内容によって所定の角度に対応した量子化
差分コードが読み出され、個々の可変遅延回路の遅延時
間制御信号となる。

前記第２図の可変遅延回路１５は最大遅延時間が例えば
４００ ｎｓの８タツプ付ＬＣ遅延線２３と、インピー
ダンス整合用抵抗２１，２２゜８ケの切換回路２４、及
びシフトレジスタ２５で構成される。

上記構成で、捷ず所定の角度に対応した量子化差分コー
ドがシフトレジスタ２５にプリセットされる。

こののちシリアルインプット端子ＲＩをＯにしてτθ／
τ０ （小数点以下切捨）ケのクロックパルスを端子Ｃ
Ｐに加える。

このτθ／τ０については、カウンタ２８の所定ビット
以上の内容をカウンタ２７へ供給し、カウンタ２７のシ
リアルアウトプットを端子ＣＰに入力すればよい。

このようにして得たシフトレジスタ２５の各出力により
切換回路２４を制御する。

このような構成をとることによって、第２図の１５−１
と１５−２．１５−３と１５−４ 、・・・・・・１５
−（Ｎ−１）と１５−Ｎはそれぞれ同一の量子化差分コ
ード（同一の制御信号）で制御できることになる。

第４図は第２図の可変遅延回路１８（第２の可変遅延手
段）の−例であり３３−１は最大遅延時間が例えば５０
ｎｓの１０タツプ付ＬＣ遅延線、３３−２は最大遅延
時間が例えば１５０ ｎｓの３タツプ付ＬＣ遅延線、３
４−１および３４−２はそれぞれ１０ケおよび４ケの切
換回路、３１−１゜３１−２．３２−１および３２−２
インピ一ダンス整合用抵抗、３５−１および３５−２は
２進１０進変換器（ＢＣＤ ｔｏ Ｄｅｃｉｍａｌデ
コーダ）、３６−１および３６−２はＢＣＤカウンタ、
３７は信号入力端子、３８は信号出力端子、３９はＢＣ
Ｄカウンタ３６−１の入力端子、４０はリセット端子で
ある。

かかる構成とすれば、あらかじめＢＣＤカウンタ３６−
１．３６−２を端子４０から入力する制御信号でリセッ
トした後、端子３９からの制御信号により、ＢＣＤカウ
ンタはカウンタアップし、２進１０進変換器（ＢＣＤ
ｔｏ Ｄｅｃｉｍａｌデコーダ）３５−１．３５−２
により１０進変換され、切換回路３４−１．３４−２の
それぞれにつき一つのゲイトがＯＮ状態となる。

端子３７より入力した信号は整合用抵抗３１−１により
振幅−となり、０ｎ５ 可変遅延回路３３−１により ＝５ｎｓステッ０ プの遅延後、切換回路３４−１を経て次段の整合用抵抗
３１−２に入力する。

同様にして整合用抵抗３１−２の入力信号は振幅が−と
なり、可変遅延５０ｎｓ 回路３３−２により ＝ ５０ ｎｓステップの遅
延後、切換回路３４−２を経て出力端子３８に出力する
。

ここで振幅は−となるがその後に４倍アンプをおくこと
により補正できる。

このようにすれば制御信号により４０ステツプの遅延時
間が可能である。

に分割後、位相合わせにより加算すればよい。

なお本実施例では一つ飛びのエレメント間の可変遅延時
間を制御したが、アレイ状に配置されたＬＸＭ個（Ｌ、
Ｍは整数）のエレメントのうちＬ−１個（’Ｌ＝３．４
，５．・・・・・・）飛びのＭ個のエレメントを同一量
子化差分コードで制御した後、位相合わせにより加算し
ても有効であることは明らかである。

このとき同一量子化差分コードで制御されるＬ個の群の
それぞれの出力はエレメント間隔ｄと偏向角θによりＣ
２）１式の遅延時間、たけ遅延しているので位相合わせ
の方式として第５図ａの差分方式がある。

すなわち５０−１〜５〇−りは同一量子化差分コードで
制御されるＬ個の群。

５１−１〜５ｌ−（Ｌ−１）は可変遅延回路で上述の遅
延時間τとなるように一個の制御信号で制御される。

５２は加算器、５３は出力端子である。また第５図すに
示すように並列方式により制御してもよいことは明らか
である。

ここで５４−１〜５４−（Ｌ−１）は可変遅延回路、５
５は加算器である。

この場合、位相合わせ用の遅延時間τ。は各々、例えば
第４図の回路を用いて構成する必要がある。

以上説明したように本発明の偏向装置では、エレメント
（Ｎ）を群（Ｌ）に分は並列構成にして量子化差分法を
効果的に適用することにより、従来方式で可変遅延回路
の遅延時間毎の振幅変動が（Ｎ−１）乗されてしたもの
を（Ｎ−１）／Ｌに軽減できる。

また、補償用遅延回路の遅延時間が従来方式に比し１／
Ｌとなるので、遅延回路の周波数特性の向上、低コスト
化が可能になる。

さらに、量子化差分コードにより可変遅延回路を制御す
る時の制御信号が並列にした分（すなわち１／Ｌ）だけ
簡単になる利点がある。

また、回路調整の労力が大幅に削減される利点がある。

【図面の簡単な説明】

第１図は従来の超音波偏向装置の要部構成説明図、第２
図は本発明の電子走査形超音波偏向装置の要部構成説明
図、第３図及び第４図はそれぞれ本発明に係る第１及び
第２の可変遅延回路の構成説明図、第５図は本発明に釦
ける群分けされたそれぞれの出力の位相合わせ方法説明
図で、同図ａは差分方式、ｂは並列方式を示す。 １．２，３．・・・・・・Ｎ・・・・・・エレメントの
番号、１１・・・・・・補償用増幅器、１３・・・・・
・加算器、１４・・・・・・出力端子、１５［１５−１
，１５−２，・・・・・・１５−（Ｎ−１））・・・・
・・可変遅延回路、１６［１６−２，１６−３，・・・
・・・１６−Ｎ〕・・・・・・補償用遅延回路、１８・
・・・・・可変遅延回路。

Claims (1)

【特許請求の範囲】
1. １ アレイ状に配置されたＬＸＭ（Ｌ、Ｍは２以上の正
   整数）個のエレメントからなるアレイ形超音波振動子に
   所定偏向角の指向性を持たせるため、前記エレメントに
   所定の遅延時間を与えて励振もしくは受信するに際し、
   隣接エレメント間の量子化した遅延時間の差を前記全エ
   レメント間で演算した量子化差分値で前記エレメントの
   遅延時間を制御する電子走査形超音波偏向装置において
   、前記ＬＸＭ個のエレメントを（Ｌ−１）個飛びにＭ個
   選択してＬ群に分割し、各々の群内の隣接エレメント間
   に当該群内で前記量子化差分値により制御される第４の
   可変遅延手段と固定遅延時間を補償する補償遅延手段と
   を各々介在させてカスケード接続し、ニレメン）Ｍ個の
   受信信号を整相した後、前記各群のそれぞれの出力を整
   相する第２の可変遅延手段を介在させて並列接続し、Ｌ
   ＸＭ個のエレメントの全受信信号を整相するよう構成し
   たことを特徴とする電子走査形超音波偏向装置。