JPS5840769B2 - 乱数発生装置 - Google Patents

Description

【発明の詳細な説明】 本発明は乱数発生装置、特に乱数を発生させるためのデ
ータを保持していて、乱数が必要な時に該データに基き
所定の演算を行ない乱数を発生させ、該演算結果のデー
タを次の乱数発生のためのデータとして保持しておくよ
うな乱数発生装置に関するものである。

以下に、本発明の最適実施例である、保持したデータを
２乗して、その結果の中央を再びデータとして保持して
おくような乱数発生装置について本発明を説明するが、
本発明がこのような２乗演算を施すものだけに限られず
、一般に所定演算を、保持したデータに対し行なうもの
にも適用可能なのは勿論である。

近年の情報処理装置の発達に伴ない、種々の目的、保守
、性能試験などのために、乱数が必要とされている。

乱数を得るためには、水晶の発振や、円周率の計算など
を用いる方法もあるが、それらは構５或が困難であった
り、極めて多数の乱数を得るには計算が複雑となるとい
う欠点があった。

最も手軽に用いられる乱数は第１図のようにして得られ
る。

第１図は、従来の乱数発生を示す概念図である。

図において、１は乱数発生装置、２は乱数、３は乱数発
生装置１内に格納されている初期値Ｘ（乱数を作り出す
ためのデータ）、４はデータＸから乱数を取出す回路で
ある。

動作とじ駄、乱数を得る時には、データＸに対して伺ら
かの演算（多くは２乗して、その中央を取り出す）を行
なってあらたなＸとし、この数Ｘから乱数２を回路４を
用いて取り出し、かつ該数Ｘを次の乱数を得るための初
期値Ｘとするようにしている。

しかしながら、このような初期値を用いるものは、簡単
に乱数を得れるという利点は有するが、非常に多くの乱
数を用いた場合、下に示すごとく同じＸが出現してし１
う。

一度同じＸが現れると、以後は全く同じ計算を繰り返し
てしまうので、それは最早乱数とは呼べない。

今、乱数を作り出すためのデータをＸとし、それがｎビ
ットで構成されているものとする゛。

乱数をつくるためのデータＸは、有限個の状態しかとり
えない。

したがって十分回数を多く乱数発生をくり返せば、Ｘの
状態に同じものが現われる。

Ｘの状態を更新する演算が一定なので、以前に現われた
Ｘの状態が一度再現されると、それ以後Ｘの状態の列は
くり返しになる。

これからつくられる乱数の列もくり返しになる。

第２図は従来例を説明するための図である。

図において、連続して発生させた乱数の列をＲ１。

Ｒ２・・・・・・Ｒｋ、・・・・・・と表わし、乱数を
作るためのデータＸの列をＸｌ、Ｘ２．・・・・・・Ｘ
ｋ、・・・・・・と表わし、Ｘｋ＋ｌＸｋに演算ｇをほ
どこした結果であり、ＲｋはＸｋに演算ｆをほどこした
結果である。

即ち、データＸは有限個のビットの状態で表現されてい
る。

そのビット数をｎとすると、データＸのとりうる状態は
２ｎ個しかない。

したがって連続して２ｎ個より多い乱数を発生させたと
き、Ｘの状態の列 の中には同一のものが２つ以上前まれている。

いま、たとえば の４個が同一とすると、 となり、Ｘの状態はＸ１１．Ｘ、、＋ｉ・・・・・・Ｘ
１２−１のくり返しになる。

したがって乱数もＲ１１゜Ｒ１１＋１・・・・・・Ｒ１
２−１のくり返しになる。

よって、本願発明の目的は、多数の乱数を発生させても
、上記の如く繰り返しが生じない、かつ・それを簡単な
回路で実現し得る乱数発生装置を提供することである。

この目的は乱数を作成するためのデータを格納する格納
部、該格納部に接続され、該格納部の内容に対して演算
を行なう演算回路部、該演算回路部の出力の一部又は全
部を上記格納部へ格納するような乱数発生装置において
、時刻情報が格納される時刻情報手段を少なくとも備え
、上記格納部の内容に対して演算を行ない、その結果を
再び該格納部へ格納する処理の一部に刻時列情報手段の
内容との演算処理を含ませたことによって達成される。

第３図は、本発明の実施例である。

図において、５は一語長の乱数を得るためのデータを格
納する格納部である。

データレジスタ、６はデータレジスタ５の内容を２乗す
る演算回路である２乗回路、７は２乗回路の出力のうち
の中央の一語長を抽出する抽出回路、８は時刻情報と抽
出回路の出力の排他的論理和演算を行なう排他的オア回
路、９は時刻情報の格納されている時刻情報手段である
時刻レジスタ、１（Ｈｚ２乗回路６の出力を保持する
出力レジスタ、１１は乱数を作る基となるデータＸから
１０進数を作り出し、その１０の位を乱数Ｒとして出力
する変換回路１・２は演算回路部である。

次に動作を説明する。

乱数が必要なときには、レジスタ５の内容Ｘを２乗回路
６で２乗し、その結果は出力レジスタ１０に格納される
。

そのうちの中央の一語長が抽出回路７により出力され、
その出力は時刻レジスタ９の内容と共に排他的オア回路
８に与えられる。

排他的オア回路８の出力はデータレジスタ５に格納され
、このデータレジスタ５の内容は変換回路１１により、
１０進数に変換され、その１０の位が１０進数で表現さ
れた乱数として出力される。

本願発明では、時刻情報を用いて、乱数を作り出すため
のデータを作るようにしているので、従来の如く該デー
タが繰り返されることによる乱数の繰り返しは無くなる
。

更に、上記時刻情報は、通常の情報処理システムには存
在しており、新たに設ける必要もない。

例え、新たにこの時刻情報を得るためのハードウェアを
追加したとしても、時刻的には正確さは全く必要ないか
ら、クロックで歩進するカウンタを用いればよく、ごく
わずかのハードウェア付加で済む。

尚、本願発明の実施例は乱数を発生させるためデータを
レジスタに格納しておく例を用いて説明したが、格納部
として主記憶装置の格納〕場所の１つを用い、２乗回路
として通常の計算機の演算回路を用い、抽出回路として
論理的に（プログラムによる制御などで）行ない、時刻
情報も主記憶装置の１格納場所にあるものを用いたり、
外部に設置された時計等を用いてもよいのは勿論である
。

【図面の簡単な説明】 第１図は従来の乱数発生の概要を示す図、第２図は従来
の乱数発生の過程を示す図、第３図は本発明の実施例で
ある。 図において、５は格納部であるレジスタ、６は２乗回路
、７は抽出回路、８は排他的オア回路、９は時刻情報を
格納する時刻レジスタ、 演算回、路部である。 １２は

Claims (1)

1. 【特許請求の範囲】 １ 乱数を作成するためのデータを格納する格納部、該
   格納部に接続され、該格納部の内容に対して演算を行な
   う演算回路部、該演算回路部の出力の一部又は全部を上
   記格納部へ格納するような乱数発生装置において、時刻
   情報が格能される時刻情報手段を少なくとも備え、上記
   格納部の内容に対して演算を行ない、その結果を再び該
   格納部へ格納する処理の一部に該時刻情報手段の内容と
   の演算処理を含ませたことを特徴とする乱数発生装置０ ２ 上記格納部の内容に対し、上記時刻情報手段の内容
   の排他的論理和演算を行なう排他的オア回路を設けたこ
   とを特徴とする特許請求の範囲第１項記載の乱数発生装
   置。 ３ 上記格納部に接続された演算回路部に、該格納部の
   内容を２乗する２乗回路、該２乗回路の出力のうち中央
   の所定長を抽出する抽出回路、該抽出回路の出力と時刻
   情報手段の内容との排他的論理和演算を行なう排他的オ
   ア回路とを備えたことを特徴とする特許請求の範囲第２
   項記載の乱数発生装置。