JPS5840928A - 電流変換ジヨセフソン回路 - Google Patents
電流変換ジヨセフソン回路Info
- Publication number
- JPS5840928A JPS5840928A JP56138574A JP13857481A JPS5840928A JP S5840928 A JPS5840928 A JP S5840928A JP 56138574 A JP56138574 A JP 56138574A JP 13857481 A JP13857481 A JP 13857481A JP S5840928 A JPS5840928 A JP S5840928A
- Authority
- JP
- Japan
- Prior art keywords
- current
- gate
- circuit
- signal
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1954—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は正、負の方向を有する信号電流を、０゜１の信
号電流、即ち信号の有無、に変換するのに好適なジョセ
フソン素子を用いた回路に関する。
号電流、即ち信号の有無、に変換するのに好適なジョセ
フソン素子を用いた回路に関する。
ジョセフソン素子を用い、直流電源駆動の論理回路のひ
とつであるバッフル回路（Ａ、 Ｆ、Ｈｅｂｅｒｄ ；
ＩＥＥｇ、Ｔｒａｎ、Ｍａｇ、ＭＡＧ−１５，４０８（
１９７９））は第１図のごとく、ゲート電流源１０１（
ト）、１０２０＃ ジョセフソンゲート（単一接合ある
いは５Ｑ−ＵＩＤから成る）１０３，１０４、抵抗１０
５゜ｉ０６およびインダクタンス（出力線）１０９から
構成される。
とつであるバッフル回路（Ａ、 Ｆ、Ｈｅｂｅｒｄ ；
ＩＥＥｇ、Ｔｒａｎ、Ｍａｇ、ＭＡＧ−１５，４０８（
１９７９））は第１図のごとく、ゲート電流源１０１（
ト）、１０２０＃ ジョセフソンゲート（単一接合ある
いは５Ｑ−ＵＩＤから成る）１０３，１０４、抵抗１０
５゜ｉ０６およびインダクタンス（出力線）１０９から
構成される。
入力信号線１０７．１０８に相補（１０７が１の時１０
８は０．１０７がＯの時ｉｏｓは１）の入力信号電流を
入力する場合を考える。入力信号線１０７が１．１０８
が００時にはゲート１０３は電圧状態、１０４は零電圧
状態でおバグート′ｔ＊Ｉｔは抵抗１０５、インダクタ
ンス１０９、ゲート１０４を通って流れる。逆に１０７
が０．１０８が１の場合には、ゲート１０３が零電圧状
態、１０４が電圧状態にスイッチし、ゲート電流１１は
ゲートｉｏａ、インダクタンス１０９、抵抗１０６を通
って流れる。
８は０．１０７がＯの時ｉｏｓは１）の入力信号電流を
入力する場合を考える。入力信号線１０７が１．１０８
が００時にはゲート１０３は電圧状態、１０４は零電圧
状態でおバグート′ｔ＊Ｉｔは抵抗１０５、インダクタ
ンス１０９、ゲート１０４を通って流れる。逆に１０７
が０．１０８が１の場合には、ゲート１０３が零電圧状
態、１０４が電圧状態にスイッチし、ゲート電流１１は
ゲートｉｏａ、インダクタンス１０９、抵抗１０６を通
って流れる。
したがって、インダクタンス１′０９を流れる・−流、
すなわち出力信号（ｆｉは入力信号線１０７が１の場合
には矢印１１Ｇ、１０８が１の時には矢印１１１の方向
に流れることにな夛、このノーツフル回路で論理回路を
構成した場合にその信号電流は正、負で常に電流が流れ
ている。しかしながら、論理回路を構成する場合、０．
１の電流出力（例えばＯの時電流が零で、１の時一定の
一流値を示す出力）の方が置い易いことから、ノ・ツフ
ル回路の如くに正、負の信号を０．１の信号に変換する
ことが望まれる。
すなわち出力信号（ｆｉは入力信号線１０７が１の場合
には矢印１１Ｇ、１０８が１の時には矢印１１１の方向
に流れることにな夛、このノーツフル回路で論理回路を
構成した場合にその信号電流は正、負で常に電流が流れ
ている。しかしながら、論理回路を構成する場合、０．
１の電流出力（例えばＯの時電流が零で、１の時一定の
一流値を示す出力）の方が置い易いことから、ノ・ツフ
ル回路の如くに正、負の信号を０．１の信号に変換する
ことが望まれる。
本発明の目的は、正、負の信号電流を０．１に変換する
直流電源駆動ジョセ７ノン回路を提供することにある。
直流電源駆動ジョセ７ノン回路を提供することにある。
以下、実施例で本発明を説明する。第２図に本発明の回
路構成を示す。電流注入形インターフェロメータ２０１
，２０２にそれぞれ抵抗２０３゜２０４を通して入力信
号が入力できるように給線し、さらにゲート成流工、は
インダクタンス２０５゜２０６を通して２０１．２０２
に供給される。第３図に電流注入形インターフェロメー
タ２０１゜２０２のしきい値特性を示す。このとき、原
点をふくむ２つの曲線に囲まれた領域では、零電圧状態
をとり、この領域外では電圧状態をとる。
路構成を示す。電流注入形インターフェロメータ２０１
，２０２にそれぞれ抵抗２０３゜２０４を通して入力信
号が入力できるように給線し、さらにゲート成流工、は
インダクタンス２０５゜２０６を通して２０１．２０２
に供給される。第３図に電流注入形インターフェロメー
タ２０１゜２０２のしきい値特性を示す。このとき、原
点をふくむ２つの曲線に囲まれた領域では、零電圧状態
をとり、この領域外では電圧状態をとる。
第２、第３図を用いて本発明の詳細な説明する。
入力信号がＯの場合、ゲート電１５！Ｉｇはインダクタ
ンス２０５，２０６を通シ等分に分流し、シ流注入形イ
ンターフエロメー゛夕２０１，２０２に流れ込む（動作
点は第３図の１，２）。この状態で正の入力１８号が供
給（１１０）されると、ゲート２０１は電圧状態（第３
図３）にスイッチし、２０２は零電圧状態（４）のまま
でおる。そうすると、ゲートに流Ｉｆ、入力電流Ｉ’ｍ
とも大部分ゲート２０２に流れるが、その状態において
も２０２は零電圧状態にある（第３図の５）。
ンス２０５，２０６を通シ等分に分流し、シ流注入形イ
ンターフエロメー゛夕２０１，２０２に流れ込む（動作
点は第３図の１，２）。この状態で正の入力１８号が供
給（１１０）されると、ゲート２０１は電圧状態（第３
図３）にスイッチし、２０２は零電圧状態（４）のまま
でおる。そうすると、ゲートに流Ｉｆ、入力電流Ｉ’ｍ
とも大部分ゲート２０２に流れるが、その状態において
も２０２は零電圧状態にある（第３図の５）。
同様にして、入力信号端子が負（１１１）になった場合
にはゲートｆｌｌ流工、はゲート２０１側だけに流れる
。
にはゲートｆｌｌ流工、はゲート２０１側だけに流れる
。
したがって、入力１言号鑞流が正、負で与えられるとゲ
ート電流Ｉ、は２０１あるいは２０２側だけに流れ、イ
ンダクタンス２０５．２０６を出力線とするとその出力
電流は０か１になることが分る。
ート電流Ｉ、は２０１あるいは２０２側だけに流れ、イ
ンダクタンス２０５．２０６を出力線とするとその出力
電流は０か１になることが分る。
また、本発明の回路は第２図の入力信号端子２０７に複
数の入力信号線を接続すると、その入力信号の＋、−の
多いほうによって上述の動作が行なわれる。すなわちｍ
ａｊｏｒ口ｙ論理回路とじて用いることができる。
数の入力信号線を接続すると、その入力信号の＋、−の
多いほうによって上述の動作が行なわれる。すなわちｍ
ａｊｏｒ口ｙ論理回路とじて用いることができる。
なお、直列接続した電流注入形インター７エロメータに
公知の”ダンピング抵抗を挿入することは任意である。
公知の”ダンピング抵抗を挿入することは任意である。
本発明によれば、正、負の信号電流を０，１の信号電流
に変換でき、新しい機能をもつ回路を提供でき、その効
果は大きい。
に変換でき、新しい機能をもつ回路を提供でき、その効
果は大きい。
第１図は従来例を示す図、第２図は本発明の実施例を示
す図、第３図は本発明に用いた電流注入形インターフェ
ロメータのしきい値特性を示す図である。 ２０１．２０２・・・逸流注入形インター７エロメータ
、２０５．２０６・・・出力線（インダクタンス）。 代理人 弁理士 薄田利幸 第 １ 図
す図、第３図は本発明に用いた電流注入形インターフェ
ロメータのしきい値特性を示す図である。 ２０１．２０２・・・逸流注入形インター７エロメータ
、２０５．２０６・・・出力線（インダクタンス）。 代理人 弁理士 薄田利幸 第 １ 図
Claims (1)
- ジョセフソン素子を用いた２個の電流注入形インターフ
ェロメータを直列に接続し、その中間点を接地し、かつ
直列接続体の他端にゲート−流を供給するための２つの
配線を設けてこの配線を出力端とし、上記２個の電流注
入形インター７エロメータに正負の入力信号゛電流を印
加することを特徴とする電流変換ジョセフソン回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138574A JPS5840928A (ja) | 1981-09-04 | 1981-09-04 | 電流変換ジヨセフソン回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138574A JPS5840928A (ja) | 1981-09-04 | 1981-09-04 | 電流変換ジヨセフソン回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5840928A true JPS5840928A (ja) | 1983-03-10 |
Family
ID=15225308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56138574A Pending JPS5840928A (ja) | 1981-09-04 | 1981-09-04 | 電流変換ジヨセフソン回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5840928A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5287057A (en) * | 1991-03-19 | 1994-02-15 | Fujitsu Limited | Superconducting circuit having a rectifier for converting a bipolar signal to a unipolar signal |
-
1981
- 1981-09-04 JP JP56138574A patent/JPS5840928A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5287057A (en) * | 1991-03-19 | 1994-02-15 | Fujitsu Limited | Superconducting circuit having a rectifier for converting a bipolar signal to a unipolar signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890009068A (ko) | 레벨변환회로 | |
| US4032800A (en) | Logic level conversion system | |
| JPS5840928A (ja) | 電流変換ジヨセフソン回路 | |
| JP3288259B2 (ja) | ３値信号入力回路 | |
| JPS61127226A (ja) | エミツタ結合ロジツク回路 | |
| JPS59108430A (ja) | ２値−３値変換回路 | |
| JPH021610A (ja) | 電圧レベル変換器 | |
| JP2607538B2 (ja) | 加算回路 | |
| JP2760017B2 (ja) | 論理回路 | |
| JPS635297Y2 (ja) | ||
| JPS6333755B2 (ja) | ||
| JPS6072037U (ja) | シユミツト回路 | |
| JPH023328B2 (ja) | ||
| JPS5942639U (ja) | コンパレ−タ | |
| JPS6123414A (ja) | Ｅｃｌ−ｔｔｌレベル変換回路 | |
| JPS58114238A (ja) | 全加算器 | |
| JPS58158523U (ja) | 高周波電力増幅器 | |
| JPS58219818A (ja) | Ｄ−ａ変換回路 | |
| JPS619020A (ja) | Ａ／ｄ変換回路 | |
| JPH01104567U (ja) | ||
| JPS59129210U (ja) | トランジスタ回路 | |
| JPH0422320B2 (ja) | ||
| JPS63280515A (ja) | 論理回路 | |
| JPS59103420A (ja) | ラツチ回路 | |
| JPS59161920A (ja) | 論理回路 |