JPS5841693B2 - テレビジヨンジユゾウキ ノ ザツオンジヨキヨソウチ - Google Patents
テレビジヨンジユゾウキ ノ ザツオンジヨキヨソウチInfo
- Publication number
- JPS5841693B2 JPS5841693B2 JP743028A JP302874A JPS5841693B2 JP S5841693 B2 JPS5841693 B2 JP S5841693B2 JP 743028 A JP743028 A JP 743028A JP 302874 A JP302874 A JP 302874A JP S5841693 B2 JPS5841693 B2 JP S5841693B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- resistor
- emitter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Picture Signal Circuits (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
この発明はテレビジョン受像機の雑音除去装置に関する
。
。
最近のテレビジョン受像機は各回路が集積回路化されて
いるが、映像中間周波増幅回路とこれに続く映像検波回
路は集積回路内で直結されている。
いるが、映像中間周波増幅回路とこれに続く映像検波回
路は集積回路内で直結されている。
ところがこのような回路構成では、映像中間周波増幅回
路で発生した雑音(映像中間周波数よりも低い周波数成
分)は映像検波回路にもそのまま伝わり、検波後のSN
比が著しく悪くなる。
路で発生した雑音(映像中間周波数よりも低い周波数成
分)は映像検波回路にもそのまま伝わり、検波後のSN
比が著しく悪くなる。
又、直結にしないで両回路間にフィルタを挿入接続すれ
ば、映像中間周波増幅回路出力用と検波入力用の2本の
ピンを設けなげればならない。
ば、映像中間周波増幅回路出力用と検波入力用の2本の
ピンを設けなげればならない。
この発明は上記事情に鑑みなされたもので、集積回路で
も雑音(映像中間周波数よりも低い周波数成分)を十分
に除去することができ検波後のSN比を著しく改善した
テレビジョン受像機の雑音除去装置を提供することを目
的とする。
も雑音(映像中間周波数よりも低い周波数成分)を十分
に除去することができ検波後のSN比を著しく改善した
テレビジョン受像機の雑音除去装置を提供することを目
的とする。
以下1図面を参照してこの発明の詳細な説明する。
先ずブロック線図を示すと第1図に示すようになり、テ
レビジョン受像機における映像中間周波増幅回路1の出
力側には映像検波回路2が接続され、この映像検波回路
2に並列に・・イカットフィルタ3と前記映像検波回路
3と低周波的に等価な回路4が直列に設けられ、各回路
2,4の各出力がそれぞれ差動増幅器5に加えられるよ
うになっている。
レビジョン受像機における映像中間周波増幅回路1の出
力側には映像検波回路2が接続され、この映像検波回路
2に並列に・・イカットフィルタ3と前記映像検波回路
3と低周波的に等価な回路4が直列に設けられ、各回路
2,4の各出力がそれぞれ差動増幅器5に加えられるよ
うになっている。
この差動増幅器5で雑音(映像中間周波数よりも低い周
波数成分)は相殺除去され、信号のみ力映像増幅回路6
に供給される。
波数成分)は相殺除去され、信号のみ力映像増幅回路6
に供給される。
尚、前記回路4と映像中間周波増幅回路10間には、比
較及びループバイアス回路7が接続されている。
較及びループバイアス回路7が接続されている。
このような雑音除去装置の具体的回路例は第2図に示す
ようになり、第1図と同一箇所は同一符号で示す。
ようになり、第1図と同一箇所は同一符号で示す。
即ち、入力端子8はコイルL、とコンデンサC5を直列
に介して接地されると共にトランジスタQ1のベースに
接続される。
に介して接地されると共にトランジスタQ1のベースに
接続される。
このトランジスタQ、のコレクタは抵抗R1を介して+
V直流電源に接続され、エミッタは抵抗R2を介して接
地されると共にトランジスタQ2のベースに接続される
。
V直流電源に接続され、エミッタは抵抗R2を介して接
地されると共にトランジスタQ2のベースに接続される
。
このトランジスタQ2 のエミッタは抵抗R4を介して
接地され、コレクタは抵抗R3を介して+V直流電源に
接続されると共に、ハイカットフィルタ3を形成すると
ころの抵抗R5とコンデンサC4を直列に介して接地さ
れ、更にトランジスタQ3のベースにも接続される。
接地され、コレクタは抵抗R3を介して+V直流電源に
接続されると共に、ハイカットフィルタ3を形成すると
ころの抵抗R5とコンデンサC4を直列に介して接地さ
れ、更にトランジスタQ3のベースにも接続される。
このトランジスタQ3のコレクタは前記+V直流電源に
接続され、エミッタは抵抗R6とコンデンサC1を並列
に介して接地されると共に抵抗R7を介してトランジス
タQ4 のベースに接続される。
接続され、エミッタは抵抗R6とコンデンサC1を並列
に介して接地されると共に抵抗R7を介してトランジス
タQ4 のベースに接続される。
このトランジスタQ4のベースはコンデンサC2を介し
て接地され、コレクタは抵抗R8を介して一ト■直流電
源に接続され、エミッタは抵抗R9を介して接地される
と共に差動増幅器を構成するトランジスタQ5 のベー
スに接続されている。
て接地され、コレクタは抵抗R8を介して一ト■直流電
源に接続され、エミッタは抵抗R9を介して接地される
と共に差動増幅器を構成するトランジスタQ5 のベー
スに接続されている。
このトランジスタQ5のコレクタは前記+V直流電源に
接続され、エミッタは抵抗R2o、R11を直列に介し
てトランジスタQ6のエミッタに接続される。
接続され、エミッタは抵抗R2o、R11を直列に介し
てトランジスタQ6のエミッタに接続される。
前記抵抗RIOとR11の接続点はトランジスタQ7及
びQ8 の各コレクタに接続され、このトランジスタQ
8 のエミッタは抵抗R12を介して接地されベースは
前記トランジスタQ7のエミッタに接続される。
びQ8 の各コレクタに接続され、このトランジスタQ
8 のエミッタは抵抗R12を介して接地されベースは
前記トランジスタQ7のエミッタに接続される。
又、トランジスタQ7 のベースは抵抗R14を介して
前記+V直流電源に接続されると共に抵抗R15を介し
てトランジスタQ、のコレクタとベースに接続され、こ
のQ9のエミッタはトランジスタQ、。
前記+V直流電源に接続されると共に抵抗R15を介し
てトランジスタQ、のコレクタとベースに接続され、こ
のQ9のエミッタはトランジスタQ、。
のベースとコレクタに接続され、このトランジスタQ1
oのエミッタは接地されている。
oのエミッタは接地されている。
一方、前記トランジスタQ6のコレクタは抵抗R13を
介して前記十V直流電源に接続されると共にトランジス
タQ11のベースに接続され、このトランジスタQ、1
のエミッタはコンデンサC3を介して前記+V直流電源
に接続されると共に抵抗R17を介して可変抵抗R18
の一端に接続され、この可変抵抗R18の他端が前記ト
ランジスタQ、tのエミッタに接続されると共にトラン
ジスタQ12のコレクタに接続されている。
介して前記十V直流電源に接続されると共にトランジス
タQ11のベースに接続され、このトランジスタQ、1
のエミッタはコンデンサC3を介して前記+V直流電源
に接続されると共に抵抗R17を介して可変抵抗R18
の一端に接続され、この可変抵抗R18の他端が前記ト
ランジスタQ、tのエミッタに接続されると共にトラン
ジスタQ12のコレクタに接続されている。
このトランジスタQ12のベースは前記トランジスタQ
1.のコレクタに接続されると共に抵抗R36を介して
エミッタに接続され、このエミッタは抵抗R19を介し
て接地されると共にトランジスタQ13のベースに接続
される。
1.のコレクタに接続されると共に抵抗R36を介して
エミッタに接続され、このエミッタは抵抗R19を介し
て接地されると共にトランジスタQ13のベースに接続
される。
このトランジスタQssのコレクタは抵抗R20を介し
て前記+V直流電源に接続され、エミッタは抵抗R2、
を介して接地されると共に出力端子9に接続されている
。
て前記+V直流電源に接続され、エミッタは抵抗R2、
を介して接地されると共に出力端子9に接続されている
。
さて動作時には、入力端子8から信号かトランジスタQ
1 のベースに加えられ、トランジスタQ1.Q2によ
り増幅される。
1 のベースに加えられ、トランジスタQ1.Q2によ
り増幅される。
そして増幅された信号はトランジスタQ3、抵抗R6、
コンデンサC1で検波される。
コンデンサC1で検波される。
更に抵抗R7、コンデンサC2からなる・・イカットフ
ィルタでIF信号成分が除去され、エミッタフォロアの
トランジスタQ4を経て差動増幅器のトランジスタQ5
のベースへ供給される。
ィルタでIF信号成分が除去され、エミッタフォロアの
トランジスタQ4を経て差動増幅器のトランジスタQ5
のベースへ供給される。
一方、上記のようにトランジスタQ1.Q2により増幅
された信号の一部は抵抗R5、コンデンサC4からなる
ハイカットフィルタ3に加えられ信号成分が除去されて
映像中間周波数より低い周波数成分だけになり、トラン
ジスタQa’のベースに送られる。
された信号の一部は抵抗R5、コンデンサC4からなる
ハイカットフィルタ3に加えられ信号成分が除去されて
映像中間周波数より低い周波数成分だけになり、トラン
ジスタQa’のベースに送られる。
そしてトランジスタQ3′、Q4′、抵抗R6/〜R9
/からなる回路4は低周波についてみるとトランジスタ
Q3=Qい抵抗R6−R9等からなる映像検波回路2と
等価である。
/からなる回路4は低周波についてみるとトランジスタ
Q3=Qい抵抗R6−R9等からなる映像検波回路2と
等価である。
今、映像中間周波増幅回路1で発生する雑音、即ちトラ
ンジスタQ2 のコレクタに現われる雑音は映像検波回
路2もこの回路2と低周波的に等価な回路4も同じよう
に通過する。
ンジスタQ2 のコレクタに現われる雑音は映像検波回
路2もこの回路2と低周波的に等価な回路4も同じよう
に通過する。
従ってトランジスタQ4のエミッタとトランジスタQ4
’のエミッタでは同じ出力として現われる。
’のエミッタでは同じ出力として現われる。
そしてトランジスタQ4のエミッタでは検波出力と雑音
の和が出力となり(第3図C参照)、トランジスタQ4
’では雑音だけが出力となって現われる(第3図す参照
)。
の和が出力となり(第3図C参照)、トランジスタQ4
’では雑音だけが出力となって現われる(第3図す参照
)。
勿論無信号時のトランジスタQ4のエミッタとトランジ
スタQ4’のエミッタは対称な回路だから同電位である
。
スタQ4’のエミッタは対称な回路だから同電位である
。
今、トランジスタQ4 のエミッタの出力とトランジス
タQ4’のエミッタの出力がそれぞれ差動増幅器を構成
するトランジスタQ5 、Qaの各ベースに入ると、雑
音は同相入力だから出力側つまりトランジスタQ6 の
コレクタには現われない。
タQ4’のエミッタの出力がそれぞれ差動増幅器を構成
するトランジスタQ5 、Qaの各ベースに入ると、雑
音は同相入力だから出力側つまりトランジスタQ6 の
コレクタには現われない。
一方、検波出力は差動入力として加えられ、出力として
トランジスタQ6 のコレクタに現われる(第3図C参
照)。
トランジスタQ6 のコレクタに現われる(第3図C参
照)。
この出力はトランジスタQll s Q12により増幅
されエミッタフォロアのトランジスタQ13を経て出力
端子9から取出される。
されエミッタフォロアのトランジスタQ13を経て出力
端子9から取出される。
尚、可変抵抗R18は無信号レベル調整用の可変抵抗で
ある。
ある。
又、トランジスタQ14 s Q15は比較回路で抵抗
R26S R27の中点のバイアス電圧とトランジスタ
Q4’の電圧の差電圧を増幅し、トランジスタQ、6゜
Q17で増幅及びレベルシフトを行なってトランジスタ
Q1 のベースに負帰還をかげている。
R26S R27の中点のバイアス電圧とトランジスタ
Q4’の電圧の差電圧を増幅し、トランジスタQ、6゜
Q17で増幅及びレベルシフトを行なってトランジスタ
Q1 のベースに負帰還をかげている。
従ってトランジスタQ4’の電圧は抵抗R269R27
の中点の電圧と殆ど等しく保たれ、無信号時のトランジ
スタQ4の電圧もこれと等しく保たれる。
の中点の電圧と殆ど等しく保たれ、無信号時のトランジ
スタQ4の電圧もこれと等しく保たれる。
この発明の雑音除去装置は上記説明及び図示のように構
成されているので、雑音は除去されこの結果検波後のS
N比が著しく向上する。
成されているので、雑音は除去されこの結果検波後のS
N比が著しく向上する。
又、比較及びループバイアス回路Tにより安定なループ
バイアスがかけられるという利点もある。
バイアスがかけられるという利点もある。
以上説明したようにこの発明によれば、実用的価値大な
るテレビジョン受像機の雑音除去装置を提供することが
できる。
るテレビジョン受像機の雑音除去装置を提供することが
できる。
第1図はこの発明によるテレビジョン受像機の雑音除去
装置を示すブロック線図、第2図は同じく具体的な回路
を示す回路構成図、第3図はこの発明の装置における各
部の信号を示す波形図である。 1・・・・・侠像中間周波増幅回路、2・・・・・侠像
検波回路、3・・・・−・ハイカットフィルタ、4・・
・・・鉄像検波回路と低周波的に等価な回路、5・・・
・−・差動増幅器。
装置を示すブロック線図、第2図は同じく具体的な回路
を示す回路構成図、第3図はこの発明の装置における各
部の信号を示す波形図である。 1・・・・・侠像中間周波増幅回路、2・・・・・侠像
検波回路、3・・・・−・ハイカットフィルタ、4・・
・・・鉄像検波回路と低周波的に等価な回路、5・・・
・−・差動増幅器。
Claims (1)
- 1 映像中間周波増幅回路の出力側に映像検波回路を接
続し、この映像検波回路に並列に・・イガットフィルタ
及び前記映像検波回路と低周波的に等価な回路を直列に
設け、該回路と前記映像検波回路の各出力を差動増幅器
に加えて雑音を相殺除去するようにしたことを特徴とす
るテレビジョン受像機の雑音除去装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP743028A JPS5841693B2 (ja) | 1973-12-22 | 1973-12-22 | テレビジヨンジユゾウキ ノ ザツオンジヨキヨソウチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP743028A JPS5841693B2 (ja) | 1973-12-22 | 1973-12-22 | テレビジヨンジユゾウキ ノ ザツオンジヨキヨソウチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5094820A JPS5094820A (ja) | 1975-07-28 |
| JPS5841693B2 true JPS5841693B2 (ja) | 1983-09-13 |
Family
ID=11545850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP743028A Expired JPS5841693B2 (ja) | 1973-12-22 | 1973-12-22 | テレビジヨンジユゾウキ ノ ザツオンジヨキヨソウチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5841693B2 (ja) |
-
1973
- 1973-12-22 JP JP743028A patent/JPS5841693B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5094820A (ja) | 1975-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4406990A (en) | Direct coupled DC amplification circuit | |
| RU94029890A (ru) | Комбинация детектора и частотноизбирательного фильтра | |
| CA1084598A (en) | Amplifying circuit | |
| CN107786221A (zh) | 一种低噪声放大电路及接收机 | |
| US4479093A (en) | Amplifier having high common mode rejection | |
| JPS5841693B2 (ja) | テレビジヨンジユゾウキ ノ ザツオンジヨキヨソウチ | |
| JP2661607B2 (ja) | 差動出力を有する差動増幅器 | |
| US3733559A (en) | Differential amplifier | |
| US4823094A (en) | Dual-band high-fidelity amplifier | |
| JP3479334B2 (ja) | ステレオとデュアル音声信号認識用回路 | |
| JPH073929B2 (ja) | Am検波回路 | |
| JPS5848810Y2 (ja) | ドウキケンパカイロ | |
| JPS5925425B2 (ja) | テレビジヨン受像機の雑音除去装置 | |
| US3497818A (en) | Circuit for centering pcm zero level | |
| JPH0310244B2 (ja) | ||
| US3267387A (en) | Temperature and frequency stable amplifier | |
| JPS6334343Y2 (ja) | ||
| JPH0753299Y2 (ja) | 電力増幅回路 | |
| JPS6318169Y2 (ja) | ||
| JPS5819006A (ja) | 中間周波増幅回路 | |
| JPH0145173Y2 (ja) | ||
| JPS5911283B2 (ja) | 映像中間周波信号同期検波回路 | |
| KR900003542Y1 (ko) | 재생 휘도 신호의 잡음 제거회로 | |
| JPH0220165B2 (ja) | ||
| US3550026A (en) | Active filter circuit |