JPS5841704B2 - ダイコ−ドフゴウデンソウホウシキ - Google Patents
ダイコ−ドフゴウデンソウホウシキInfo
- Publication number
- JPS5841704B2 JPS5841704B2 JP50116685A JP11668575A JPS5841704B2 JP S5841704 B2 JPS5841704 B2 JP S5841704B2 JP 50116685 A JP50116685 A JP 50116685A JP 11668575 A JP11668575 A JP 11668575A JP S5841704 B2 JPS5841704 B2 JP S5841704B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- dicode
- text
- gate
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
この発明は、非同期の関係におかれた送信側と受信側と
の間で、伝送すべきテキストの前後にスタートパルスお
よびストップパルスを挿入した調歩同期方式にもとづい
てデータ伝送おこなう伝送方式に関するものである。
の間で、伝送すべきテキストの前後にスタートパルスお
よびストップパルスを挿入した調歩同期方式にもとづい
てデータ伝送おこなう伝送方式に関するものである。
従来のデータ伝送においては、周波数変調あるいは位相
変調などの変調方式が多く用いられてきた。
変調などの変調方式が多く用いられてきた。
この変調方式は、(1)相対的な周波数帯域幅が狭(な
り、(2)直流成分がなくなる。
り、(2)直流成分がなくなる。
(3)ノイズに強い。
などの利点を有する。
一方、伝送路上の周波数が伝送速度に比べて高くなる。
伝送路上の周波数が高いということは、線路における減
衰を大きくするという欠点をもたらす。
衰を大きくするという欠点をもたらす。
また最近では、データ伝送方式として、複流方式を用い
たPCM伝送が用いられるようになっている。
たPCM伝送が用いられるようになっている。
PCM伝送方式は、前記の変調方式の(1)、(2)、
(3)の条件を満足するとともに、理論上、情報伝送
能力が最も高い優れた方式であるとされている。
(3)の条件を満足するとともに、理論上、情報伝送
能力が最も高い優れた方式であるとされている。
したがって非同期形の調歩同期方式によるデータ伝送に
おいても、周波数変調や位相変調を用いずに、PCM符
号を応用することが考えられる。
おいても、周波数変調や位相変調を用いずに、PCM符
号を応用することが考えられる。
しかしながらPCM符号は、はじめからPCM符号化を
意図している場合には簡単につくることができるが、非
同期に発生してきたNRZ信号をPCM符号化する場合
には、回路構成が複雑になる。
意図している場合には簡単につくることができるが、非
同期に発生してきたNRZ信号をPCM符号化する場合
には、回路構成が複雑になる。
一方、複流方式でPCM符号と同じ性質を持たせること
のできる符号として、ダイコード符号がある。
のできる符号として、ダイコード符号がある。
このダイコード符号では、非同期に発生するNRZ信号
を符号化することはきわめて簡単にできるが、調歩同期
方式によるデータ伝送に適用した場合、ノイズによる誤
動作に対して充分な対策を講じることが困難であること
から、上述のような長所があるにもかかわらず、ダイコ
ード符号によるデータ伝送は余り実用化されていない。
を符号化することはきわめて簡単にできるが、調歩同期
方式によるデータ伝送に適用した場合、ノイズによる誤
動作に対して充分な対策を講じることが困難であること
から、上述のような長所があるにもかかわらず、ダイコ
ード符号によるデータ伝送は余り実用化されていない。
この発明の目的は、ノイズによる誤動作を効果的に防止
することができるダイコード符号伝送方式を提供するこ
とである。
することができるダイコード符号伝送方式を提供するこ
とである。
調歩同期方式では、第1図aに示すように、キャラクタ
の終わりはストップビット「1」であり、キャラクタの
始りはスタートビット「0」である。
の終わりはストップビット「1」であり、キャラクタの
始りはスタートビット「0」である。
そしてこの「l」→「0」の変化をもって同期がとられ
る。
る。
ダイコード符号化伝送方式では、「0」→「1」もしく
は「1」→「0」の変化があったときだけ負電位、変化
がなげればゼロ電位となるような単流波形をバイポーラ
方式に変換したものが伝送される。
は「1」→「0」の変化があったときだけ負電位、変化
がなげればゼロ電位となるような単流波形をバイポーラ
方式に変換したものが伝送される。
したがって第1図aの単流波形は、簡略化のためにデー
タ部分を区で省略して示せば、第1図すのように、デー
タ部分の前端に負パルス、後端に正パルスを有する波形
となる。
タ部分を区で省略して示せば、第1図すのように、デー
タ部分の前端に負パルス、後端に正パルスを有する波形
となる。
ここで、あるテキストと後続のテキストとの間でストッ
プビット「1」が続き、そしてこの間にノイズが発生し
てこれが負パルスと誤って受信された場合には、ストッ
プビットは反転してしまう。
プビット「1」が続き、そしてこの間にノイズが発生し
てこれが負パルスと誤って受信された場合には、ストッ
プビットは反転してしまう。
すなわち瞬間的なノイズが、長時間にわたる誤りになる
可能性があり、ダイコード符号によるデータ伝送は、ノ
イズに対しては弱いという性質を持つ。
可能性があり、ダイコード符号によるデータ伝送は、ノ
イズに対しては弱いという性質を持つ。
この発明によれば、隣接するテキスト間におけるノイズ
による誤動作は効果的に防止される。
による誤動作は効果的に防止される。
すなわち第2図に示すように、各テキストの送信に先立
って、1個の正パルスがリセットパルスとして送出され
る。
って、1個の正パルスがリセットパルスとして送出され
る。
なお第2図においても、ダイコード符号化されたデータ
部分は凶で省略して示す。
部分は凶で省略して示す。
このリセットパルスは、たとえ受信側の状態カノイズに
よって「0」に反転していたとしても、受信側の状態を
テキストの受信の前に必らず「1」にするように作用し
、これによりテキストは正常に誤りなく受信される。
よって「0」に反転していたとしても、受信側の状態を
テキストの受信の前に必らず「1」にするように作用し
、これによりテキストは正常に誤りなく受信される。
なおこのリセットパルスは、テキストの送信開始時より
もあまり長くない時間内に送出されればよく、またその
幅は、ダイコード符号のパルス幅と必らずしも同一でな
くてもよい。
もあまり長くない時間内に送出されればよく、またその
幅は、ダイコード符号のパルス幅と必らずしも同一でな
くてもよい。
第3図は、この発明の方式にしたがって伝送を行う場合
の送信側の回路構成を示す。
の送信側の回路構成を示す。
送信すべきデータはデータ発生元1で作成され、キャラ
クタ単位のパラレル信号として送信器2に供給される。
クタ単位のパラレル信号として送信器2に供給される。
送信器2は、受入れたパラレル信号をシリアル変換し、
通常の調歩同期方式にしたがってスタートビットおよび
ストップビット、ならびに誤り制御信号などの必要な信
号とともに一つのテキストを作成してこれを符号化回路
3に送出する。
通常の調歩同期方式にしたがってスタートビットおよび
ストップビット、ならびに誤り制御信号などの必要な信
号とともに一つのテキストを作成してこれを符号化回路
3に送出する。
またデータ発生元1は、先頭キャラクタの送出と同時に
リセットパルスを発生し、このリセットパルスはORゲ
ート4を経て正パルス用の伝送路L1に送出される。
リセットパルスを発生し、このリセットパルスはORゲ
ート4を経て正パルス用の伝送路L1に送出される。
送信器2内ではその信号処理に応じた遅延が伴うので、
スタートビットの直前に、リセットパルスが送出される
ことになる。
スタートビットの直前に、リセットパルスが送出される
ことになる。
符号化回路3は、送信器2から受入れた単流波形のシリ
アル信号のレベルに「1」→「0」または「0」→「1
」の変化があったときだけパルスを発生させることによ
って符号化するもので、その単流符号化出力が通常のバ
イポーラ変換回路(図示せず)で変換されることにより
、第2図に示したようなダイコード符号となる。
アル信号のレベルに「1」→「0」または「0」→「1
」の変化があったときだけパルスを発生させることによ
って符号化するもので、その単流符号化出力が通常のバ
イポーラ変換回路(図示せず)で変換されることにより
、第2図に示したようなダイコード符号となる。
すなわち符号化回路3は、送信器2からの信号に所定の
遅延を与えるように動作するシフトレジスタ5を有し、
このシフトレジスタ5から、クロックパルスによって定
められたタイミングで発生する出力Aと、この出力Aに
対して所定の遅延量を有する出力Bとが取出される。
遅延を与えるように動作するシフトレジスタ5を有し、
このシフトレジスタ5から、クロックパルスによって定
められたタイミングで発生する出力Aと、この出力Aに
対して所定の遅延量を有する出力Bとが取出される。
このうち出力Aは、第1のANDゲート6にそのまま、
また第2のANDゲート7にインバータ8を介してそれ
供給される。
また第2のANDゲート7にインバータ8を介してそれ
供給される。
そして出力Bは、第2のANDゲートIにそのまま、ま
た第1のANDゲート6にインバータ9を介してそれぞ
れ導かれる。
た第1のANDゲート6にインバータ9を介してそれぞ
れ導かれる。
したがって第1のANDゲート6の出力端には、出力A
のレベルが「H」で、出力BのレベルがrLlの間だけ
「H」レベルになるような信号が、また第2のANDゲ
ート7の出力端には、出力へのレベルがILJで出力B
のレベルがrHJの間だけrHJレベルになるような信
号がそれぞれ現われる。
のレベルが「H」で、出力BのレベルがrLlの間だけ
「H」レベルになるような信号が、また第2のANDゲ
ート7の出力端には、出力へのレベルがILJで出力B
のレベルがrHJの間だけrHJレベルになるような信
号がそれぞれ現われる。
なおANDゲート6の出力は、前述のORゲート4を経
て外部に送出される。
て外部に送出される。
各部の信号波形の一例を第4図に示す。
なおダイコード符号のノイズによる誤動作は、本発明が
適用されるストップビットの連続する期間だけでなく、
テキストの途中においても発生する。
適用されるストップビットの連続する期間だけでなく、
テキストの途中においても発生する。
このテキストの途中における誤り発生は、ダイコード符
号の性質からバースト誤りとなる確率が高い。
号の性質からバースト誤りとなる確率が高い。
しかしこれは2連送照合などの公知の方式を適用するこ
とにより解決される。
とにより解決される。
以上に説明したようにこの発明によれば、テキストの送
出に先立ってリセットパルスが送出され、受信側の状態
を強制的にリセットするので、ノイズによる伝送誤りの
発生を確実に防止することができ、ダイコード符号によ
る伝送の実用化を可能にする。
出に先立ってリセットパルスが送出され、受信側の状態
を強制的にリセットするので、ノイズによる伝送誤りの
発生を確実に防止することができ、ダイコード符号によ
る伝送の実用化を可能にする。
第1図aおよびbは通常の調歩同期方式にもとづく信号
のフォーマットの一例を示すグラフ、第2図はこの発明
の方式にもとづく信号のフォーマットの一例を示すグラ
フ、第3図はこの発明の方式にしたがって伝送をおこな
う場合の送信側の構或を示すブロック図、第4図は第3
図の各部の信号波形を示すグラフである。 3・・・・・・符号化回路、4・・・・・・ORゲート
、6゜・・・・・・ANDゲート、8,9・・・・・・
インバータ。
のフォーマットの一例を示すグラフ、第2図はこの発明
の方式にもとづく信号のフォーマットの一例を示すグラ
フ、第3図はこの発明の方式にしたがって伝送をおこな
う場合の送信側の構或を示すブロック図、第4図は第3
図の各部の信号波形を示すグラフである。 3・・・・・・符号化回路、4・・・・・・ORゲート
、6゜・・・・・・ANDゲート、8,9・・・・・・
インバータ。
Claims (1)
- 1 非同期形の調歩同期方式によるデータ伝送において
、伝送データをダイコード符号化し、テキストの前端お
よび後端に相互に符号を異にするスタートビットおよび
ストップビットを挿入するとともに、上記スタートビッ
トの直前に、上記ストップビットと同一符号のリセット
パルスを送信側より送出し、ついで前記テキストの送信
を行うことを特徴とするダイコード符号伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50116685A JPS5841704B2 (ja) | 1975-09-26 | 1975-09-26 | ダイコ−ドフゴウデンソウホウシキ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50116685A JPS5841704B2 (ja) | 1975-09-26 | 1975-09-26 | ダイコ−ドフゴウデンソウホウシキ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5240907A JPS5240907A (en) | 1977-03-30 |
| JPS5841704B2 true JPS5841704B2 (ja) | 1983-09-13 |
Family
ID=14693325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50116685A Expired JPS5841704B2 (ja) | 1975-09-26 | 1975-09-26 | ダイコ−ドフゴウデンソウホウシキ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5841704B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6121710U (ja) * | 1984-07-13 | 1986-02-07 | ブラザー工業株式会社 | ハンガ−コンベア |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0750863Y2 (ja) * | 1988-06-13 | 1995-11-15 | キヤノン株式会社 | 小型直流モータ |
-
1975
- 1975-09-26 JP JP50116685A patent/JPS5841704B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6121710U (ja) * | 1984-07-13 | 1986-02-07 | ブラザー工業株式会社 | ハンガ−コンベア |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5240907A (en) | 1977-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4267595A (en) | AMI Decoder apparatus | |
| US4542420A (en) | Manchester decoder | |
| GB1578635A (en) | Dc free encoding for data transmission system | |
| US3602828A (en) | Self-clocking detection system | |
| USRE31311E (en) | DC Free encoding for data transmission system | |
| EP0090019B1 (en) | Multiple source clock encoded communications error detection circuit | |
| US5127023A (en) | Retiming decoder/encoder | |
| US4292626A (en) | Manchester decoder | |
| US4325053A (en) | Method and a circuit for decoding a C.M.I. encoded binary signal | |
| EP0066620B1 (en) | Circuit for clock recovery | |
| JP2812665B2 (ja) | 通信網のデータ衝突検出回路および検出方法 | |
| US4503472A (en) | Bipolar time modulated encoder/decoder system | |
| JPS5841704B2 (ja) | ダイコ−ドフゴウデンソウホウシキ | |
| US5245635A (en) | Clock recovery circuit for Manchester encoded data | |
| US4928289A (en) | Apparatus and method for binary data transmission | |
| US5469430A (en) | Method and devices for simultaneous transmission of two heterochronous binary signals on the same transmission medium | |
| US4809301A (en) | Detection apparatus for bi-phase signals | |
| JP2752654B2 (ja) | スクランブル化符号のデータ伝送方式 | |
| US4230903A (en) | Data transmission system | |
| JPH05509448A (ja) | 2進信号のバンド幅の制限方法および装置 | |
| JPH0265318A (ja) | 信号送受信装置 | |
| JPH0779339B2 (ja) | スタ−トビツト検出回路 | |
| JP2558119B2 (ja) | 送受信回路 | |
| JPS6313580B2 (ja) | ||
| JPH0328862B2 (ja) |