JPS5842652B2 - 自動周波数調整装置 - Google Patents

Description

【発明の詳細な説明】 この発明は、各チャンネルに対応する同調電圧をディジ
タル信号としてメモリに記憶させ、選局時にそのディジ
タル信号を読出してアナログ信号に変換し、電子同調チ
ューナに印加して所定のチャンネルを選局するように構
成されたテレビジョン受像機等の電子選局装置に適用さ
れるチューナの同調ずれを自動的に補正するための自動
周波数調整（以下ＡＦＴと呼ぶ）装置に関する。

従来、テレビジョン受像機等の電子機器においては、電
子同調チューナに印加する同調電圧を、ポテンショメー
タで各チャンネル毎にプリセットし、このポテンショメ
ータをスイッチで切換えて所定のチャンネルを選局する
ようにした電子選局装置が使用されているが、最近その
ポテンショメータを不要にしたディジタル方式の電子選
局装置も開発されてきている。

すなわち各チャンネルの同調電圧に対応するディジタル
信号をそれぞれメモリに記憶させておき、選局時に所定
のディジタル信号を読出して、アナログ信号に変換して
電子同調チューナに印加するようにしたもので、第１図
にそのブロック図を示す。

第１図に示す電子選局装置では、メモリに記憶させたデ
ィジタル信号をデユーティ−の変化するパルス電圧に変
換し、このパルス電圧をローパスフィルタを通して直流
電圧化して同調電圧を得るようにしたものである。

すなわち高い周波数のクロック信号ＣＫ１をカウントす
る高速カウンタ１２と、その高周波クロック信号ＣＫ１
を所定数分周したクロック信号ＣＫ２をカウントする低
速カウンタ１３とが設けられている。

低速カウンタ１３の出力はゲート１４を介してレジスタ
１６へ移され、レジスタ１６の出力がコンパレータ１８
において高速カウンタ１２の出力と比較される。

高速カウンタ１２はその所定カウント値（例えば初期値
）がゲート１９によって検出され、そのゲート１９の出
力がラッチ２０にセット信号として加えられる。

さらにこのラッチ２０にリセット信号としてコンパレー
タ１８の一致出力が加えられ、その結果ラッチ２０の出
力としてパルス信号が得られるが、それはセット信号と
してのゲート１９の出力タイミングが決定されているた
め一定周期で、かつリセット信号のタイミングによって
デユーティの変化するパルス信号となる。

リセット信号は前述のように、コンパレータ１８の一致
出力であり、低速カウンタ１３の出力に応じてそのタイ
ミングが変化する。

すなわち、クロック信号、ＣＫ２は高速カウンタ１２が
例えば１回フルカウントする毎に１個の割合で発生する
ようにクロック信号ＣＫ１を分周したもので、低速カウ
ンタ１３がこのクロック信号ＣＫ２をカウントするたび
にコンパレータ１８の一致信号はクロック信号ＣＫ１１
個分のタイミングで変化していく。

また低速カウンタ１３のカウント値が変化しない限り一
致信号のタイミングは変化しない。

したがってランチ２０の出力としてデユーティ−可変の
パルス信号が得られ、これをローパスフィルタ２２を通
して直流電圧に変換したものを同調電圧と５”（使うこ
とができる。

実際の選局動作は次のとおりである。

クロック信号発生回路１５からのクロック信号ＣＫ２が
ゲート２３を介して低速カウンタ１３に加えられること
によって電子同調チューナ４１に印加されている同調電
圧が変化していく。

所定のチャンネルが受信されると、これが信号処理回路
４２で処理されＡＦＴ信号発生回路４３からは、映像中
間周波数を中心周波数とする８字特性のＡＦＴ信号が出
力され、これがＡＦＴ判定回路４４で判定され停止信号
が出力されて、ゲート２３が閉じられ、低速カウンタ１
３が停止する。

それによってそのチャンネルが受信され続ける。

そのときの低速カウンタ１３の出力をゲート１４を切換
えてメモリ１７の所定のアドレスに記憶させておく。

再びゲート２３を開いて低速カウンタ１３を動作させ他
のチャンネルが受信されたところでその低速力ランク１
３の出力をメモリ１７の他のアドレスに記憶させるよう
にして、以後すべてのチャンネルについて低速カウンタ
１３の各出力をメモリ、１７のそれぞれのアドレスに記
憶させておけば、以後の選局操作はメモリ１７のそのチ
ャンネルに対応する記憶内容をゲート１４を介してレジ
スタ１６に移すだけで完了する。

なおＡＦＴ判定回路４４は８字特性を有するＡＦＴ信号
から、同調周波数が「正方向にずれている」 「負方向
にずれている」および「中心周波数に一致している」と
いう３つの状態を判定してそれぞれの信号を出力する回
路で、例えば本件出願人の出願になる特願昭５２−１６
１１号に明示した回路が適用できる。

以上のように同調電圧に対応するディジタル信号がメモ
リに記憶され、選局時にこのディジタル信号が読出され
てデユーティ−の変化するパルス信号に変換され、さら
に直流電圧に変換されて所定のチャンネルが受信される
が、このような選局装置においても、同調電圧すなわち
同調周波数のずれを補正するＡＦＴ装置が必要となる。

第１図に示す装置では同調電圧の調整もすべてディジタ
ル的に行なっていて微調用のパルス信号を作り、これを
、ラッチ２０の出力であるパルス信号（粗調用パルス信
号）に加え、あるいは減らして同調型。

圧を調整している。

すなわち微調用パルスも粗調用パルスと同様に高速カウ
ンタ３１の例えば初期状態をゲート３２で検出してラッ
チ３３をセットし、低速カウンタ３４の出力と、高速カ
ウンタ３１の出力の一致をコンパレータ３５で検出して
ラッチ３３をリセットスるようにして得ている。

ＡＦＴ動作は次のようにしてなされる。

高速カウンタ３１にはクロック信号発生回路１５からの
クロック信号ＣＫ３をカウントし続けるが、同調がとれ
ている場合にはＡＦＴ判定回路４４からの信号によって
ゲート３６が閉じられており低速カウンタ３４にはクロ
ック信号ＣＫ、は加わらず、微調用パルスは発生しない
。

同調がずれるとＡＦＴ信号が発生し、ＡＦＴ判定回路４
４で、同調がどちら側へずれたかが判定され、判定信号
が出力される。

この信号によってゲート３６が開き、低速カウンタ３４
がクロック信号ＣＫ４のカウントを開始する。

それによってラッチ３３かう微調用パルス信号が出力さ
れ、これが加減算マトリクス２１に加えられる。

同調電圧が減少する方向吟ずれた場合には、判定係号に
よってラッチ２０の出力である微調用パルス信号に微胛
用パルスが加え合わされるように加減算マトリクス２１
が制御され、両パルス信号が加え合わされて、ローパス
フィルタ２２に加えられ同調電圧が補正される。

同調電圧が増加し続は再び同調がとれると、ＡＦＴ判定
回路４４から信号が出力されゲート３６が閉じる。

次に同調電圧が増加する方向にずれるとＡＦＴ判定回路
４４がこれを判定し低速カウンタ３４はダウンカウンタ
になり、微調用パルスのデユーティ−が減少し、同調電
圧が減少していく。

低速カウンタ３４が初期状態になっても依然として判定
信号が出力されていると、初期状態がゲート３７で検出
され、低速カウンタ３４はアップカウンタに切換えられ
、同時に加減算制御回路３８によって加減算マ） ＩＪ
クス回路２１は減算を行なうように制御され、同調電圧
が減少され続け、同調がとれたところで低速カウンタ３
４は停止する。

再び同調電圧が減少する方向にずれると低速カウンタ３
４がダウンカウンタになり、初期状態になったところで
加減算マトリクス回路２１が加算を行なうように制御さ
れ、低速カウンタ３４はアップカウンタになる。

以上のようなＡＦＴ装置においては、微調用パルス信号
は、クロックパルス信号ＣＫ３．ＣＫ４の周波数に応じ
た速度で発生するため、周波数を高くすると同調電圧の
補正が速く行なわれ、ＡＦＴ引込み速度が速くなるが、
同調電圧の変化に対するＡＦＴ信号の応答が遅れ、同調
がとれたことをＡＦＴ信号で判定して同調電圧の変化を
停止させてもそのときの同調電圧はすでに正しい値を通
過している。

したがって再び同調電圧が逆向きに補正され始めるが、
やはり同様にＡＦＴ信号で同調がとれたことを判定して
同調電圧の変化を停止させたときにはすでに正しい値を
通過してしまっている。

このようにして同調電圧が発振を起してしまう。

ＡＦＴ信号の応答の遅れたローパスフィルタ２２でも発
生するため、実際の同調電圧のずれはかなりなものにな
る。

この問題を起さずに同調電圧を正確な値に引込ませるに
はクロック信号の周波数を数１０Ｈ２Ｌなげればならな
いが、充分な微調整を行なうために低速カウンタ３４に
クロック信号が１個加わったときの同調周波数の変化幅
を１０ＫＨ２に設定すると、ＩＭＨ２を引込むにはクロ
ック信号が１００個必要となり、クロック信号の周波数
を５０Ｈ２とすると、正しい同調周波数に調整されるま
でに２秒かかつてしまい実用に供さなくなる。

この発明は以上の点に対処してなされたもので同調電圧
がずれた場合に、短時間でそれを正しい値に補正するこ
とのできる装置を提供することを目的とする。

以下図面を参照してこの発明のＡＦＴ装置を詳細に説明
する。

この発明のＡＦＴ装置によれば、同調電圧がずれた場合
にＡＦＴ信号によってこれが検出されて、高速度で同調
電圧が補正され、正しい値を行き過ぎて停止信号が発生
された第１の時点から次に逆方向に補正され再び正しい
値を行き過ぎて停止信号が発生する第２の時点までの時
間を計測し、その半分の時間だけ第２の時点から再び方
向を変えて補正されるようにして最終的に同調電圧すな
わち同調周波数が正しい値に補正される。

第２図はこの発明のＡＦＴ装置のブロック図である。

粗調用パルス信号発生回路５１は、第１図におけるラッ
チ２０、およびこのラッチ２０にセット、リセット信号
を供給するための各種カウンタ、ゲート、レジスタで構
成された粗調用パルス信号発生回路と同一のものであり
、同様に微調用パルス信号発生回路５２も第１図に示さ
れたものと同一回路構成のものである。

またその他第１図と同じ番号で示すものは第１図と同じ
ものである。

チャンネル選択スイッチ５３はチャンネル数に対応する
複数のスイッチを有し、希望のチャンネルを選択するた
めのもので、その操作によりメモリ制御回路５４に信号
が送られ、メモリ制御回路５４はメモリ１７のアドレス
を設定すると同時に記憶内容のレジスタ１６への読出し
、低速カウンタ１３からの信号の書込みを行なう。

クロック信号制御回路５５は、微調用パルス信号発生回
路５２へ供給されるクロック信号とは別のクロック信号
をカウントする２つのカウンタと、これら２つのカウン
タの計数値を比較するコンパレータを有し、１回目の停
止信号が発生するときから２回目の停止信号が発生する
ときまでのカウンタの計数値を一方のカウンタに保持さ
せておき、次にクロック信号の周波数を２倍にして他方
のカウンタに加え、コンパレータの一致出力で微調用パ
ルス信号発生回路５２へ供給されるクロック信号の供給
を停止するようにして、１回目の停止信号から２回目の
停止信号の１／２の時間同調電圧を元に戻すように補正
するための回路である。

全体の動作を簡単に説明する。

粗調パルス信号発生回路５１から発生される粗調パルス
信号のデユーティ−を変化させ同調電圧を変えていって
所定のチャンネルが受信されたところでＡＦＴ判定回路
４４の出力により、粗調用パルス信号のデユーティの変
化を停止させる。

そこでチャンネル選択スイッチ５３の希望スイッチを操
作することにより、メモリ制御回路５４が働いてそのス
イッチに対応するアドレスで、メモリ１７に低速カウン
タ１３の出力が記憶される。

以後すべてのチャンネルに対して同様な操作により低速
カウンタ１３の各出力をメモリ１７の各アドレスに記憶
させる。

この操作を書込み操作という・。

この操作時には微調用パルス信号発生回路５２は動作し
ない。

読出し操作時には、チャンネル選択スイッチ５３の操作
によって、メモリ制御回路５４が働き、対応するメモリ
１７のアドレスの内容がレジスタ１６に移され、そのチ
ャンネルが受信される。

この読出し操作時に微調用パルス信号発生回路５２は動
作可能状態となっている。

あるチャンネルが受信され、その同調がずれるとＡＦＴ
判定回路４４から信号が発生し、微調用パルス信号発生
回路５２が動作する。

すなわちクロック信号制御回路１５からのクロック信号
ＣＫ、がクロック信号制御回路５５を介して低速カウン
タ３４に導かれる。

微調用パルス信号発生四路５２の動作によって同調電圧
が補正され正しい値に向って変化していくが、前述のと
おりＡＦＴ信号の応答の遅れによって同調電圧は正しい
値を通過したところでその変化が停止し、再び正しい値
に向って変化していく。

とのときＡＦＴ判定回路４４から出力される停止信号に
よってクロック信号制御回路５５の一方のカウンタは、
クロック信号ＣＫ４とは異なるクロック信号がカウンタ
に加えられる。

再び同調電圧は正しい値を通り越して停止し、逆方向に
補正され始めるが、このときの停止信号によってカウン
タへのクロック信号の供給が停止されると同時に他方の
カウンタへ２倍の周波数のクロック信号が供給され、両
カウンタの計数値が一致したとき、コンパレータの出力
によってクロック信号ＣＫ、の微調用パルス信号発生回
路５２への供給が停止され、同調電圧が正しい値に補正
される。

第゛３図にクロック信号制御回路５５の具体例を示す。

クロック信号制御回路５５はクロック信号ＣＰをカウン
トするそれぞれ６段の第１、第２のカウンタ６１，６２
とこれらカウンタの計数値を比較する排他的オアゲート
（Ｅｘｃｌｕｓｉｖｅｌｙ ＯＲ）と通常のオアゲート
からなるコンパレータ６３と、ＡＦＴ判定回路４４から
の停止信号によって第１、第２のカウンタ６１，６２を
制御すると共に微調用パルス信号発生回路５２へのクロ
ック信号Ｃ・Ｋ４′の供給を制御する論理手段を有する
。

論理手段は停止信号の数をカウントするカウンタ構成の
クリップフロップ６４，６５とコンパレータ６３′の一
致出力を保持するフリップフロップ６６およびクロック
信号ＣＫ４の制御をするフリップフロップ６７を含む。

フリップフロップ６４はその入力端子ＤＫＡＦＴ判定回
路４４から入力端子６８を介して停止信号が加えられ、
その出力Ｑはフリップフロップ６５の入力端子りに加え
られると共にプントゲート６９の一方の入力端子に加え
られ、また出力Ｑはナントゲート７０の一方の入力端子
に加えられる。

フリップフロップ６５の出力Ｑはアンドゲート６９の他
方の入力端子に加えられると共にナンドゲー）７０の他
方の入力端子に加えられる。

ナントゲートＴＯの出力には、フリップフロップ６６の
一方の入力端子に加えられると共にオアゲート７１の一
方の入力端子に加えられている。

フリップフロップ６６の出力りはアンドゲート７２の第
３の入力端子に加えられ、またアンドゲート６９の出力
Ｊはアンドゲート７３の第２の入力端子に加えられる。

アンドゲート７２の第２の入力端子およびアンドゲート
７３の第３の入力端子にはそれぞれ入力端子６８からイ
ンバータ７４を介して停止信号が加えられ、アンドゲー
ト７２の第１の入力端子にはクロック信号発生回路１５
から入力端子Ｔ５を介してクロック信号ＣＰが直接用え
られ、さらにアンドゲート７３の第１の入力端子には入
力端子７５から１／２分周用のフリップフロップ７６を
介してクロック信号ＣＰの１／２分周信号が加えられる
。

アンドゲート７３の出力Ｃは第１のカウンタ６１の初段
６１ａの入力端子りに加えられ、アンドゲートＴ２の出
力Ｅは第２のカウンタ６２の初段６２ａの入力端子りに
加えられる。

第１のカウンタ６１の各段６１ａ〜６１ｆの出力Ｑはコ
ンパレータ６３の各対応する排他的オアゲー）６３ａ〜
６３ｆの一方の入力端子に加えられると共に終段６１ｆ
を除いて次段の入力端子りに加えられる。

また同様に第２のカウンタ６２の各段６２ａ〜６２ｆの
出力Ｑはコンパレータ６３の各対応する排他的オアゲー
）６３ａ〜６３ｆの他方の入力端子に加えられるど共に
終段６゛３ｆを除いて次段の入力端子りに加えられる。

これら第１、第２のカウンタ６１，６２の各段６１ａ〜
６１ｆ、６２ａ〜６２ｆのリセット端子Ｒおよびフリッ
プフロップ６４，６５０リセツト端子Ｒには入力端子７
７を介してチャンネル選択スイツ・チ５３からそのスイ
ッチが操作されたことを示す信号が加えられる。

各排他的オアゲー）６３ａ〜６３ｆの各出力はこれらの
排他的オアゲート６３ａ〜６３ｆと共にコンハレータロ
３を構成するオアゲー） ６３ｇの各入力端子に加えら
れる。

このオアゲー）６３ｇの第７の入力端子には誤動作防止
のため入力端子７５からクロック信号ＣＰが加えられそ
の出力Ｇはフリップフロップ６６の他方の入力端子に加
えられると共にオアゲート７１の他方の入力端子に加え
られる。

このオアゲート７１０出力Ｈ，はフリップフロップ６７
の一方の入力端子に加えられる。

このフリップフロップ６７の他方の入力端子には入力端
子７７からチャンネル選択スイッチ５３が操作されたこ
とを示す信号がインバータ７８を介して加えられその出
力■はナントゲート７９の第１の入力端子に加えられる
。

このナントゲート７９の第２の入力端子には入力端子６
８からインバータ８０を介して停止信号が加えられ、ま
たその第３入力端子にはクロック信号発生回路１５から
クロック信号ＣＫ４が入力端子８２を介して加えられ、
その出力は出力端子８１を介して微調用パルス信号発生
回路５２へ導かれる。

次に以上のように構成されたクロック信号制御回路５５
の動作を第４図のタイミングチャートを参照して説明す
る。

チャンネル選択スイッチ５３のチャンネル選択操作によ
り、第４図ａに示す信号が入力端子７７に加えられ、そ
れによって第１、第２のカウンタ６１．６２およびフリ
ップフロップ６４，６５はリセットされ、さらにこの信
号がインバータ７８を介して加えられるフリップフロッ
プ６７の出力■は論理値１になる。

もしこのとき選択されたチャンネルの同調電圧が正しい
値でないとすると第４図すに示すように入力端子６８の
論理値はＯとなる。

それによってインバータ８０の出力は論理値１になりナ
ントゲート７９が開きクロック信号ＣＫ４が出力端子８
・１を介、して微調用パルス信号発生回路５２に加えら
れる。

またこのとき第４図に示すようにフリップフロップ６４
，６５の出力Ｑ６４ ｔ Ｑ６５は論理値Ｏで、出力Ｑ
６４は論理値１であり、アンドゲート６９の出力Ｊは論
理値０１さらにナントゲート７０の出力には論理値１で
あると共にコンパレータ６３の出力Ｇは第１、第２のカ
ウンタ６１．６２の計数値が一致−しているためクロッ
ク信号ＣＰに応じて論理値１．０で変化し、フリップフ
ロップ６６の出力りは論理値Ｏである。

したがってアンドグー）７２，７３はいずれも閉じてお
り、第１、第２のカウンタ６１゜６２はリセットされた
ままである。

さて微調用パルス信号発生回路５２ヘクロツク信号ＣＫ
４が加えられることによって同調電圧が補正され第５図
に示すよう、に同調周波数が高速度で変化していき、中
心周波数ｆ。

を通過した点ａで第４図すに示す第１回目の停止信号が
出力され入力端子６８に供給される。

それによってフリップフロップ６４゜６５０出力Ｑ６４
ｔ Ｑ６５は論理値１になりアンドゲート６９の出力
は論理値１になる。

またナントゲート７００出力には依然として論理値１で
あり、フリップフロップ６６０出力りは論理値Ｏのまま
で、アンドゲート７２は閉じている。

停止信号の存在する期間はインバータ７４，８０によっ
てアンドゲート７３とナントゲート７９は閉じているが
、同調がずれていることが判定され、停止信号が無くな
るとアンドゲート７３とナントゲート７９は開き、再び
微調用パルス信号発生回路５２ヘクロツク信号ＣＫ４が
供給されると同時に第１のカウンタ６１に第４図Ｃに示
すクロック信号ＣＰの１／２の分周信号Ｃが加えられ、
第１のカウンタはカウントを開始する。

このとき同調周波は第５図に示すように逆方向に変化し
ていくが中心周波数ｆ。

を通過した点すで第２回目の停止信号が出力される。

それによってフリップフロップ６４の出力Ｑ６４が論理
値Ｏに変わりアンドゲート６９の出力Ｊが論理値Ｏにな
りアンドゲート７３は閉じ、第１のカウンタ６１は所定
の計数値（第４図では４個のパルスの計数値）に保持さ
れる。

またフリップフロップ６４の出力Ｑ６４が論理値１にな
るためナントゲート７０の出力Ｋが論理値０になってフ
リップフロップ６６が反転し出力りが論理値１になる。

前述と同様停止信号の存在する期間はインバータ７４，
８０によってアンドゲート７２とナントゲート７９は閉
じているが、同調がずれていることが判定され停止信号
が無くなるとアンドゲート７２とナントゲート７９は開
き、再び微調用パルス信号発生回路５２ヘクロツク信号
ＣＫ４が供給されると同時に第２０カウンタ６２にクロ
ック信号Ｃｐが加えられ、第２のカウンタ６２がカウン
トを開始するｊこのとき同調周波数は第５図に示すよう
に中心周波数ｆ。

に向って変化していく。

第２のカウンタ６２が第１のカウンタ６１と同じ数（第
４図の場合４個）のクロック信号Ｃｐをカウントしたと
ころでそのクロック信号Ｃｐの立下がりでコンパレータ
６３が一致出力Ｇを出力し、その論理値がＯになる。

ナントゲート７０の出力Ｋが論理値Ｏであるためそれに
よって第４図Ｈに示すオアゲー）７１の出力Ｈが論理値
０になってフリップフロップ６７が反転し、第４図工に
示すその出力■が論理値Ｏになってナントゲート７９が
閉じクロック信号ＣＫ４の微調用パルス信号発生回路５
２への供給が停止される。

それと同時にフリップフロップ６６が反転しその出力り
が論理値０となってアンドゲート７２が閉じ第２のカウ
ンタ６２の計数値が保持される。

なおその後コンパレータ６３の出力Ｇはクロック信号Ｃ
ｐに応じて論理値１．０で変化するが、フリップフロッ
プ６６．６７は反転せずそのままの状態を保つため問題
はない。

このときのコンパレータ６３の出力Ｇが論理値Ｏになる
タイミングはクロック信号Ｃｐがアンドゲート７３の出
力Ｃの周波数の２倍の周波数を有するため、第５図に示
す第１回目の停止信号が発生した点ａから第２回目の停
止信号が発生した点すまでの時間の半分となり、それは
微調用パルス信号発生回路５２に供給されるクロック信
号ＣＫ４の周波数が一定であることにより同調周波数が
略中心周波数ｆ。

に補正されたことを意味する。

なお具体的には第４図すに示す第１回目の停止信号の立
下がりＡから第２回目の停止信号の立上がりＢまでの時
間をＴＡＢ、クロック信号Ｃｐの１クロツクの周期をＴ
ｃｐとすると ＴＡＢ＝ｎ−Ｔｃｐ−ｎ−Ｔｃｐ＋２Ｔｃｐとなり、ま
た第２番目の停止信号の立下がりからコンパレータ６３
の出力Ｇが論理値Ｏになるまでの時間をＴｆｏとすると となり、Ｔｆｏは最高２Ｔｃｐの誤差を持つが略ＴＡＢ
の１／２となる。

またこのような誤差はクロック信号Ｃｐの周波数を高く
すれば問題なくなる。

以上の動作はチャンネル選択スイッチ５３を操作するた
びに同調電圧がずれると行なわれるが、一度同調電圧を
補正した後に再び同じチャンネルで同調電圧がずれた場
合には、そのチャンネルのチャンネル選択スイッチ５３
を操作すればそれによってクロック信号制御回路５５が
リセットされるため再び同調電圧の補正が行なわれる。

そして同調がずれてから補正されるまでの時間は第５図
に示すようにＡＦＴ信号の応答の遅れを吸収できる周波
数のクロック信号で補正される場合（一点鎖線で示す）
よりもかなり速くなるものである。

以上のようにこの発明のＡＦＴ装置の一実施例によれば
、ＡＦＴ信号を２つのカウンタ、コンパレータ、ゲート
等によってデユーティの変化するパルス信号に変換し、
さらにそれを直流電圧に変換してＡＦＴ電圧を得るよう
にしたＡＦＴ装置において、同調電圧がずれた場合にＡ
ＦＴ信号によってこれを検出して、高速度で同調電圧を
補正し、正しい値を行き過ぎて停止信号が発生された時
点から次に逆方向に補正して、再び正しい値を行き過ぎ
て停止信号が発生するまでの時間を計測し、その半分の
時間だけ再び方向を変えて補正するようにして最終的に
同調周波数を正しい値に補正するようにしたため短い時
間で同調周波数の補正が行なえるものである。

なおこの発明のＡＦＴ装置は以上述べた実施例に限定さ
れるものではなく、カウンタ、一般的なデジタル−アナ
ログ変換器を使ったデジタル方式の電子選局装置にも適
用できる。

このような電子選局装置においてはカウンタの出力をデ
ジタルアナログ変換器によって同調電圧に変換して電子
同調チューナに加えて選局するものでＡＦＴ装置はＡＦ
Ｔ信号に応じてカウンタにクロック信号を供給して同調
周波数を補正するようにしている。

したがって、２つの停止信号が発生する時間を計測して
その半分の時間だけ方向を変えて補正するようにしてや
ればかなり高い周波数のクロック信号を使うことができ
短い時間で同調周波数の補正が行なえるものである。

前述のこの発明の実施例においてもパルス信号発生用の
高速カウンタ、コンパレータ、ラッチ、ケート、ローパ
スフィルタを低速カウンタの出力電圧を直流電圧に変換
するためのデジタル−アナログ変換器と考えることもで
きる。

また前述の実施例における粗調用パルス信号発生回路は
、要するに粗調用の直流電圧を発生するものであればよ
くパルスのデユーティを変化させるタイプのものに限定
されない。

【図面の簡単な説明】

第１図は従来のＡＦＴ装置を備えた電子選局装置のブロ
ック図、第２図はこの発明のＡＦＴ装置を備えた電子選
局装置のブロック図、第３図は第２図の要部の論理回路
図、第４図および第５図は第３図に示す論理回路の動作
を説明するためのタイミングチャートおよび特性図であ
る。 ２２・・・・・・ローパスフィルタ、３１．３４・・・
・・・カウンタ、３３・・・・・・コンパレータ、４１
・・・・・・電子同調チューナ、４３・・・・・・ＡＦ
Ｔ信号発生回路、４４・・・・・・ＡＦＴ判定回路、５
５・・・・・・クロック信号制御回路。

Claims (1)

【特許請求の範囲】
1. １ クロック信号をカウントするアップダウンカウンタ
   と、このアップダウンカウンタのデジタル出力信号を直
   流電圧に変換するデジタル−アナログ変換器と、前記直
   流電圧が同調電圧の全部あるいは一部として加えられる
   電子同調チューナと、こめ電子同調チューナの同調周波
   数のずれに対応する自動周波数調整信号を出力する自動
   周波数調整信号発生回路と、前記自動周波数調整信号を
   検出して前記アップダウンカウンタをアップカウントあ
   るいはダウンカウントさせかつ停止させる信号を出力し
   、前記アップダウンカウンタを制御しセ前記同調周波数
   を調整するアップダウンカウンタ制御手段と、前記クロ
   ック信号の周波数を前記自動周波数調整信号発生回路の
   前記同調周波数のずれに対する応答速度より前記アップ
   ダウンカウンタの動作が速くなるように設定し、前記同
   調周波数がずれて調整されるときに発生する前記停止信
   号の第１回目が発生したときから停止信号の第２回目が
   発生したときまでの時間を計測し前記第２回目の停止信
   号の発生後その半分の時間だけ前記クロック信号が前記
   アップダウンカウンタに供給されるように制御するクロ
   ック信号制御回路とを具備したことを特徴とする自動周
   波数調整装置。