JPS5843653A - パルス変調回路 - Google Patents
パルス変調回路Info
- Publication number
- JPS5843653A JPS5843653A JP14133081A JP14133081A JPS5843653A JP S5843653 A JPS5843653 A JP S5843653A JP 14133081 A JP14133081 A JP 14133081A JP 14133081 A JP14133081 A JP 14133081A JP S5843653 A JPS5843653 A JP S5843653A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- pulse modulation
- modulation circuit
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はパルス変調回路に係り、特に、２値のディジタ
ル信号を変調するパルス変調方式に関するものである。
ル信号を変調するパルス変調方式に関するものである。
′ｉｉ！、１図はデータ伝送に用いられる符号方式を示
す線図であるム既存のアナログ伝送路を利用してディジ
タルのデータ信号を伝達する場合は変復調技術は不可欠
である。データ伝送に用いられる変調方式は種々あるが
、普通は第１図のような符号方式が用いられている。
す線図であるム既存のアナログ伝送路を利用してディジ
タルのデータ信号を伝達する場合は変復調技術は不可欠
である。データ伝送に用いられる変調方式は種々あるが
、普通は第１図のような符号方式が用いられている。
ＮＲＺ符号は最も一般的な符号で、帯域が狭くてすむと
いう利点があるが、直流成分を有するため伝送時にはス
クランブラを通すか、又は受信器を直流結合で構成する
必要があり、多くの問題点をもっている。
いう利点があるが、直流成分を有するため伝送時にはス
クランブラを通すか、又は受信器を直流結合で構成する
必要があり、多くの問題点をもっている。
ＡＭ工符号は直流分をもたないので受信器を交流結合と
することができ、受信器の構成が簡単になるという利点
をもっているが、６値の信号となるので信号振幅が半分
しか活用できないという問題点をもっている。
することができ、受信器の構成が簡単になるという利点
をもっているが、６値の信号となるので信号振幅が半分
しか活用できないという問題点をもっている。
この問題点を更に解決するために考案されたのがＡＷ工
、ＣＭ工、ＤＭ工、Ｐｉｐｕｌｓｅ符号である。これら
の符号はいずれも２値で、かつ直流成分をもたないとい
う特徴があるため、受信器としては容易になるが、一方
、変調時にクロックを必要とする方式であるので、デー
タ信号が任意の速度となる可能性がある場合には適用で
きない。即ち、非同期伝送には適用できないという問題
があった。
、ＣＭ工、ＤＭ工、Ｐｉｐｕｌｓｅ符号である。これら
の符号はいずれも２値で、かつ直流成分をもたないとい
う特徴があるため、受信器としては容易になるが、一方
、変調時にクロックを必要とする方式であるので、デー
タ信号が任意の速度となる可能性がある場合には適用で
きない。即ち、非同期伝送には適用できないという問題
があった。
本発明は従来技術の欠点を解消し、任意の速度と形式の
データを直流成分をもたない信号に変調するのに好適な
パルス変調回路を提供することを目的とし、その特徴と
するところは・、入力されたデータ信号に対して任意の
速度と位相１を有するりμレフ信号を゛使用して同期を
とり、更に両者の位相をずらして得られる信号の排他的
論理和を求めるごとく構成したことにある。
データを直流成分をもたない信号に変調するのに好適な
パルス変調回路を提供することを目的とし、その特徴と
するところは・、入力されたデータ信号に対して任意の
速度と位相１を有するりμレフ信号を゛使用して同期を
とり、更に両者の位相をずらして得られる信号の排他的
論理和を求めるごとく構成したことにある。
第２図は本発明の一実施例であるパルス変調回路図であ
る。外部から入力されたデータ信号Ａとクロック発生器
１の信号をフリップフロップ２にクロックと７リツプフ
Ｕツブ２の出力との排他的論理和を得て出力Ｅとしてい
る。
る。外部から入力されたデータ信号Ａとクロック発生器
１の信号をフリップフロップ２にクロックと７リツプフ
Ｕツブ２の出力との排他的論理和を得て出力Ｅとしてい
る。
クロック発生器１は外部のデータにかかわらず、一定の
クロック信号Ｂを発生する。このときクロック信号Ｂの
周期Ｔは入力データのパルス幅Ｔｗより小さく選ばれる
。フリップフロップ２は同期式のＤタイプフリップフレ
ツブであり、データ信号ＡをＤ入力に、り・−！５信号
ＢをＣＬＫ入力に入れると、クロックに同期したデータ
信号Ｃが得られる。この場合はクロック信号は元々デー
タＡとは無関係に選んでいるので、入力データＡと得ら
れた信号Ｃとではパルス幅Ｔｗが異ってくる。
クロック信号Ｂを発生する。このときクロック信号Ｂの
周期Ｔは入力データのパルス幅Ｔｗより小さく選ばれる
。フリップフロップ２は同期式のＤタイプフリップフレ
ツブであり、データ信号ＡをＤ入力に、り・−！５信号
ＢをＣＬＫ入力に入れると、クロックに同期したデータ
信号Ｃが得られる。この場合はクロック信号は元々デー
タＡとは無関係に選んでいるので、入力データＡと得ら
れた信号Ｃとではパルス幅Ｔｗが異ってくる。
゛この変化分ΔＴｗは最大でもＴ以下であるからクロッ
ク周期Ｔを小さく選ぶほどパルス幅変化を小さくできる
。遅延回路３はクロック信号Ｂを△ｔだけ遅延させ°九
信号りを発生させる。出力ＥはＣとＤの排他的論理和を
とったもので、立上りと立下りにパルス幅△ｔのパルス
が発生しており、このパルスはデータのｒ１’Ｊ、ｒＯ
Ｊに応じて位相が反転する信号となっている。
ク周期Ｔを小さく選ぶほどパルス幅変化を小さくできる
。遅延回路３はクロック信号Ｂを△ｔだけ遅延させ°九
信号りを発生させる。出力ＥはＣとＤの排他的論理和を
とったもので、立上りと立下りにパルス幅△ｔのパルス
が発生しており、このパルスはデータのｒ１’Ｊ、ｒＯ
Ｊに応じて位相が反転する信号となっている。
第６図は第２′図の回路のタイムチャートを示すもので
、上記のことをＡ −Ｅの信号パルスを対比さ本実施例
のパルス変調回路は、直流成分を有するＮＲＺ或いはＲ
Ｚ符号を直流成分のない信号に容易に変換可能そあり、
クロックはデータとは無関係２す′″ザ譬：１、！き６
″′・ｆ−１（Ｄ速度°”６化しても変調す 、、とが
できる・。また、この回路は極めて簡単で安価に構成で
きる等の効果をもっている。
、上記のことをＡ −Ｅの信号パルスを対比さ本実施例
のパルス変調回路は、直流成分を有するＮＲＺ或いはＲ
Ｚ符号を直流成分のない信号に容易に変換可能そあり、
クロックはデータとは無関係２す′″ザ譬：１、！き６
″′・ｆ−１（Ｄ速度°”６化しても変調す 、、とが
できる・。また、この回路は極めて簡単で安価に構成で
きる等の効果をもっている。
本発明のパルス変調回路は、任意の速度と形式のデータ
信号を直流成分を有しない信号に容易に変調できるとい
う効果が得られる。
信号を直流成分を有しない信号に容易に変調できるとい
う効果が得られる。
第１図はデータ伝送に用いられる符号方式を示す線図、
第２図は本発明の一実施例であるパルス変調回路図、第
３図は第２図の回路のタイムチャートである。 １：クロック発生器、２：フリップフロップ、３：遅延
回路、４：排他的論理和素子。 Ｔ１ 国 才 ３ 月
第２図は本発明の一実施例であるパルス変調回路図、第
３図は第２図の回路のタイムチャートである。 １：クロック発生器、２：フリップフロップ、３：遅延
回路、４：排他的論理和素子。 Ｔ１ 国 才 ３ 月
Claims (1)
- １、 入力されたデータ信号に対して任意の速度と位相
を有するクロック信号を使用して同期をとりシ更に両者
の位相をずらして得られる信号の排他的論理和を求める
ごとく構成したことを特徴とするパルス変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14133081A JPS5843653A (ja) | 1981-09-08 | 1981-09-08 | パルス変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14133081A JPS5843653A (ja) | 1981-09-08 | 1981-09-08 | パルス変調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5843653A true JPS5843653A (ja) | 1983-03-14 |
Family
ID=15289430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14133081A Pending JPS5843653A (ja) | 1981-09-08 | 1981-09-08 | パルス変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5843653A (ja) |
-
1981
- 1981-09-08 JP JP14133081A patent/JPS5843653A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3523291A (en) | Data transmission system | |
| US4292626A (en) | Manchester decoder | |
| EP0290851A2 (en) | Synchronizing clock signal generator | |
| US3631463A (en) | Self-clocked encoding scheme | |
| US4153814A (en) | Transition coding method for synchronous binary information and encoder and decoder employing the method | |
| US4503472A (en) | Bipolar time modulated encoder/decoder system | |
| JPS62213412A (ja) | 周波数逓倍回路 | |
| US3632876A (en) | Binary to pulse waveform converter | |
| US4264973A (en) | Circuitry for transmitting clock information with pulse signals and for recovering such clock information | |
| JPS58131850A (ja) | デイジタル通信伝送装置 | |
| JPS5843653A (ja) | パルス変調回路 | |
| US4928289A (en) | Apparatus and method for binary data transmission | |
| JPH0821859B2 (ja) | Ｄ／ａ変換方式 | |
| US3185931A (en) | Differentially coherent biphase demodulator | |
| GB1355495A (en) | Apparatus for clocking digital data | |
| JPS6016147B2 (ja) | パルス伝送方式 | |
| JPS62230242A (ja) | ノンリタ−ンゼロデ−タ受信回路 | |
| GB1339595A (en) | Circuit arrangements for demodulating phase-modulated data signals | |
| SU765984A1 (ru) | Демодул тор амплитудно-модулированных сигналов | |
| SU758533A1 (ru) | Импульсна система передачи двоичных сигналов | |
| JPS59152761A (ja) | デジタルｆｓｋ変調回路 | |
| JPS5972259A (ja) | 信号伝送方法 | |
| JPS5947504B2 (ja) | デイジタル伝送方式 | |
| JP3008659B2 (ja) | Ｃｍｉ符号信号のクロック抽出回路 | |
| JPH0338115A (ja) | データ送信装置 |