JPS584368B2 - デ−タ フイ−ルドヒカクソウチ - Google Patents

Description

【発明の詳細な説明】 目次 （５）発明の分野 （Ｂ）従来技術の説明 （Ｃ）従来技術の問題点 （Ｄ）本発明の概要と利点 （Ｅ）本発明の目的 （Ｆ）実施例の概要 （Ｇ）実施例の説明 （Ｃ−］）命令フォーマットの説明（第１図）（Ｇ−２
）ハードウエアシステム及び動作の説明（第２図） （Ｇ−３）比較命令動作の説明（第３図、第４図）（Ｇ
−４）比較命令の前処理 （Ｇ−５）データ型式の判断 （Ｇ−６）＋進数値データの場合の処理 （Ｇ−７）文字数字データの場合の処理 （Ｈ）まとめ （５）発明の分野 本発明は、データ処理システムに関し、とくに、二つの
異なったデータ・フィールドの内容比較をする装置及び
方法に関するものである。

（Ｂ）従来技術の説明 マルチプログラミング及び共用・アクセス・データ処理
システムの不断の進歩の結果既存ファイルに別の要求事
項を配置する新しいプログラムが常に書かれている。

従来技術でファイルの変更又はその構造の変更をしよう
とすると、ファイル全体の更新をしなければならない。

この問題を避けるため、［データ・インデイペンデンス
（ｄａｔａ ｉｎｄｅｐｅｎｄｅｎｃｅ）」の概念が使
われている。

記述制御ファイル（ｄｅｓｃｒｉｐｔｉｏｎ ｃｏｎｔ
ｒｏｌｌｅｄ ｆｉｌｅ）、すなわち、データの内容及
び構造の記述がプログラムとは別に行われるファイルに
おいては、データ・インデイペンデンスにより外から見
てある型（ｆｏｒｍ）を示すデータを他の型のデータを
同時に変更せずに変更することができる。

（Ｃ）従来技術の問題点 したがって、現在の技術水準で使われているデータ・イ
ンデイペンデンスは、［二つの型によるデータ表示」の
概念、すなわち第１にプログラムからみたデータ・フィ
ールドの型及び第２に二次記憶域におけるデータ・フィ
ールドの型を要求する。

しかし、この条件は、データ・べ−ス・ファイル（ｄａ
ｔａ ｂａｓｅ ｆｉｌｅ）で働くルーチンに対してデ
ータのデブロッキング（ｄｅｂｌｏｃｋｉｎｇ）及びエ
ンブロッキング（ｅｎｂｌｏｃｋｉｎｇ）のタスクを著
しく面倒なものにする。

第１に、データのエンブロック又はデブロックを要する
命令の型の決定、第２に演算実行のための特定命令の選
択のために相当長いデータ処理時間が使われることが知
られている。

さらに、このタスクに必要な各種命令を使うことは、記
憶装置スペースの多犬な使用及びデータ処理時間の大幅
な消費を招くので、データ処理システムの運用上の重大
な問題になっている。

特定の命令に対する全体的性能（ｐｅｒｆｏｒｍａ−ｎ
ｃｅ）の基準についてみるに、データ処理システムにお
ける制限がデータプロセッサの性能の低下を招いている
。

たとえば、ユーザーがデータを書くときには、各種のフ
ォーマットを使って書くことができる。

そのユーザ一が自己のデ一タ・フィールドの異なった部
分を比較しようとするときは簡単な比較命令で足りる。

しかし、データ処理ユニットが問題のデータ・フィール
ドをとり、データ管理部（ｄａｔａ ａｄｍｉｎｉｓｔ
ｒａｔｏｒ）の決定により、そのデータ・フィールドの
長さがその一般フォーマット（書式）に適うように拡張
される。

このことは、たとえば、ユーザーが従業員１００人程度
の小さい会社であり、データ処理システムがそれよりも
多い従業員を有する多数のユーザーによって使われてい
る場合におこる。

その結果、そのユーザーは自己の従業員の識別のために
は４バイトのみで足りるにもかかわらず、データ処理ユ
ニットとしては従業員識別のために６バイトを使う。

比較命令を実行するときには、データ・プロセッサがま
ずサブルーチンによりユーザーの長さを定めることが必
要であり、このサブルーチンが記憶装置にアクセスし、
比較の実行をする特定命令を発生する。

以上から明らかなように、この簡単な操作のために相当
大きな記憶域スペースと演算時間が必要になる。

比較命令が可成の変更を行うのは、このほかに、データ
・プロセッサの諸ユニットがある単位をもつのに対し、
ユーザ一が自己のプログラムを別の単位で書いた場合が
ある。

たとえば、データ処理システムがダラムによる情報を有
するときに、ユーザ一が自己のプログラムをポンドで書
くと、比較操作のためには、所要換算の形式を定めたの
ちその操作の実行をする特定命令の選択をすることが必
要になる。

これらのサブルーチンは、たんに計算時間の浪費である
ばかりでなく、それに要する諸命令はデータ・プロセッ
サの記憶域スペースの最適利用を防げる。

（Ｄ）本発明の概要と利点 本発明は、所要操作の種類の決定とその操作実行のため
の命令選択との二重タスクを除去する命令に関するもの
である。

このことは、異なる型式（ｔｙｐｅ）の二つのフィール
ドを一つの命令のディスクリプタによって比較する機能
を有する比較命令によって達成される。

したがって、４バイトフィールドと６バイト・フィール
ドとを比較するとき、及びダラムとポンドとを比較する
ときには、命令自体がその実行時に、その比較遂行に要
する情報を使う。

本発明に完全に包含されるチャールズ・ダブリュー・バ
ツクマン（Ｃｈａｒｌｅｓ Ｗ．Ｂａｃｋｍａｎ）の関
連出願においては、各種データ・フィールドの属性を記
述するデータ・フィールド・デスクリプタが列挙されて
いる。

これらのデータ・フィールド・デスクリプタを使用する
ことにより、比較命令は、各種型式のデータについて操
作をする汎用論理命令となる。

この特徴の実現は、データ・フィールド・デスクリプタ
をその制御機構に適当に含め、命令実行時にデータを適
当な単位にフォーマット変更することによって達成され
る。

したがって、実行時に先行して、従来技術で必要とされ
た特殊命令を全く必要としない一般的手続がとられる。

さらに、比較命令とデータ属性とにより異なったデータ
フォーマットの比較が可能になるガら、データ処理時間
の浪費を伴う特殊サブルーチンが不要になる。

この解決法によれば、フィールド内のレコードの変更又
はファイル内のレコードの再構成が容易に行えるという
利点が生ずる。

この命令は、使用者によって又はデータ処理システムに
よって定義される情報に依存しないから、俊更が容易に
行える。

（Ｅ）本発明の目的 本発明の−泪的は、複数のユーザーからの各種データ型
式について操作することができるデータ処理システムを
提供するにある。

本発明の他の目的は、データ処理システム全体の演算機
能を大幅に改善するデータ処理システム用比較命令を提
供するにある。

本発明はさらに、あらゆる型式のデータについて論理比
較命令の実行を高速かつ高効率ですることができるデー
タ処理装置の提供を目的とする。

本発明はまた、所要命令の型式の判断又は各種型式のデ
ータについての演算に対する特殊命令の選択のための特
殊サブルーチンの必要性を除去することを目的とする。

（Ｆ）実施例の概要 上記目的を達成するため、本発明の−実施例によれば、
第１ａ図及び第１ｂ図に示されたようなフォーマットを
有する比較命令を用い、これを実行する装置が提供され
る。

上記命令１００はそのＯＰコードが比較命令を表わすこ
とが識別されると、その内の第１と第２のアドレス・シ
ラブルの内容とベース・レジスタ（図示せず）の内容と
を用いて比較されるべき各データ・フィールドに関連し
、かつその属性を記述するデータ・フィールド・デスク
リプクを位置決めするために用いられる。

この葛１と第２のアドレス・シラブルに夫々関連するヂ
−ク・フィールド・デスクリプタは、第１ｃ図に示すよ
うなフォーマットを有し、夫々第４図に示すレジスタＡ
Ｃ４０８及びＡＤ４１０にロードされる。

比較されるべきデータ・フィールドは、これらのデータ
・フィールド・デスクリプタの内の第１語１０２と他の
ペースレジスタ（図示せず）の内容を用いて位置決めさ
れる。

その後第４図の計算ユニット４１６を用いて献・記デー
タ・フィールド・デスクリプク内の、関連する各データ
・フィールドに関する属性の記述を用いて、比較される
べきデータ・フィールドのフォーマットを比較し、それ
らが等しくない場合は制御記憶ユニット２１０及び制御
インターフエイス・アダプタ２０９の制御下で、一つの
データ・フィールドを他のデータ・フィールドのフォー
マットに適合するように自動的にフォーマット変更をす
る。

ついで、二つのデータ・フィールドについてビットごと
の比較をする。

こうして、第１データ・フィールドと第２データ・フィ
ールドとの間の大小・同一関係が決定される。

（Ｇ）実施例の説明 以下添附図を参照して本発明を詳細に説明する。

本発明はデータ処理システムに関するものであるから、
その説明は複雑になるが、本発明自体の説明のためには
データ処理システムの細部をすべて記述する必要はない
。

したがって、当業者に周知の細部の多くのものについて
は、その説明を省略する。

詳細説明は省くが、本発明が置かれる環境を明らかにす
るため、システム全体の基本原理を記す。

図中同一部分は同一符号で示す。（Ｇ−１）命令フォー
マットの説明（第１図）第１図は、本発明の比較命令の
ために使われる語を示す。

すなわち、第１ａ図は、本発明において使われる比較命
令１００の前半を示す。

第１ａ図において、最初の８ビットは、演算コード、す
なわちＯＰコードを示し、その特定ビット表示のデコー
ドにより比較命令を識別する。

次の４ビット、すなわちビット８−１１は、これらのビ
ットがゼロでなければならないことを示すＭＢＺである
。

ビット１２−３１は、記憶装置内のソース・フィールド
オペランドの論理表示である第１アドレス・シラブルＡ
ＳＩを示す。

ここに使用する特定型式の演算のためには、アドレス・
シラブルの第１ビット、すなわちビット１２は二進１に
セットされる。

このビットは、間接アドレシング・モードを指定するた
めに使われ、このモードではまず、「データ・ベース・
ファイル用デ一タ・フィールド・デスクリプタを使うデ
ータ処理システム」と題するチャールズ・ダブリュー・
バツクマンの特許出願に記載された機構を介して第１ｃ
図示すデータ・フィールド・デスクリプタにアクセスす
る。

その後、データ・フィールド・デスクリプタの語１０２
が所要のデータ・フィールドにアクセスする。

各アドレスシラブルに対するデータ・フィールド及びデ
ータ・フイールド・デスクリブタの検索及び生成は、上
記出願に詳細に記載されているから、その説明は省略す
る，比較命令に対しては、ソース及びデステイネーショ
ン（ｄｅｓｔｉｎａｔｉｏｎ）の属性を知るために二つ
のアドレス・シラブルが必要である。

すなわち、ビット１２−３１の第１アドレス・シラブル
Ａｓ１が、コ−ザーによって与えられかつ一つの記憶位
置に置かれたソースの論理オペランドを指定し、ビツト
４４−６３の第２アドレス・シラブルＡＳ２が、デステ
イネ−ションの論理オペランドを指定する。

比較命令に対する各アドレス・シラブルＡＳＩＡＳ２は
、第１ｃ図に語１０２，１０４，１０６として示すデー
タ・フィールド・デスクリプクを引用する。

語１０２は、最終的に第１ｂ図のビット３２−３９に示
す汎用・レジスタに貯えられる。

ビット３２−３５は第１アドレス・シラブルに対応する
第１汎用・レジスタを示し、ビツト３６−３９は第２ア
ドレス・シラブルによって作られた情報をもつ第２汎用
・レジスタを示す。

ビツト４４−６３の第２アドレス・シラブルは、第１ア
ドレス・シラブルＡＳ１と同様にして、インデイレクシ
ョン（ｉｎｄｉｒｅｃｔｉｏｎ）により第１図の詔１０
２，１０４，１０６をつくる。

詔１０４及び１０６は、データに対して特定化ゴされた
属性を含む拡張データ・デスクリプタである。

語１０２にアクセスしたのち、タグ・フィールド０１が
附加データの検索の必袈を表示する。

この附加データ（すなわち、少くとも語１０４）は、語
１０２の生成によりフユツチされるべきオペランドの属
性を示す。

すなわち、語１０４のビット３２−３４は、ユーザーに
対し自己のファイルにビット列の形で情報を圧縮できる
能力を与えるビット列を識別する。

ビット３５はゼロであることを要す。

ビツト３６一３８は、オペランドの配列制御を定義する
配列フィールドを示す。

配列フィールド古は、アドレス・シラブルによって指定
されたデータ・フィールド内に２つ以トのオペランドが
あることを意味する。

ビット３６の値が二進１であるときは、長さ及び大きさ
フィールドを有する語１０６が、配列フィールドにおけ
るオペランドの位置及びその大きさを定めるためにアク
セスされる。

語１０４のビット３９は、変更可能性インジケークであ
る。

この変更可能性が存在する、すなわちこのビットが二進
１であるときは、データ・フィールド・デスクリプタに
よって記述されたソース・フィールド内のオペランドが
、デスデイネーションによって指定されたオペランドに
書込まれ得る。

語１０４のビツト４０−６３は、データの特性を識別す
るデータ・フィールド・デスクリプタを示す。

すなわち、ビット４０−４７はデ一夕型式（ｔｙｐｅ）
を示す。

データ型式占は、ユーザーかりえる情報のフォーマット
の一定の特徴の記述を意味する。

たとえば、ある値の二進コードは、文字数字列、非パッ
ク化十進、パック化十進、その他の各種フォーマットな
どを表わすこさができる。

比較命令の目的のためには、Ｅつの群が区別される。

第１群は文字数字列フオーマツトであり、この場合には
フィールド対フィールド比較が行われる。

第２群は非パック化及びバック化十進数を含み、そのい
ずれかが存在する場合にはパック化十進構成に変えられ
る。

第３群は、翻訳を要する附加的フォーマットに関するも
ので、ここではその説明を省略する。

ビット４８−５５は、オペランドのキー・フィールドを
定義する。

キー・フィールドは、特定データ型式の一定の特徴、た
とえば、ユーザーがんえた情報の型式の記述である。

その結果、キー・フィールドはデータ型式に対して条件
を二次的に課する。

たとえは、平方フイ−ト当りのポンドをソース・フィー
ルドからデステイネーション・フィールドのポンドへ移
そうとすると、キー・フィールドがその操作が許容でき
ない旨を表示する。

したがって、たとえばデータ型式に互換性があっても、
ある種の変換は等しくないキー・フィールドにより使用
される。

語１０４のビット５６−６３は、アドレス・シラブルが
指定したオペランドに関する８ビット長さ記述である。

長さ記述は、オペランド中のバイトの数を表示する。

オペランドの長さは次の条件をみたさなければならない
。

すなわち、第１に、バイト列の場合には、その長さは２
５６バイト又はそれ未満でなければならず、第２に、十
進数列の場合には、その長さは３２デイジツト未満でな
ければならない。

その長さが上記限度を超えたときは、違法（ｉｌｌｅｇ
ａｌ）データ例外となる。

第１ｃ図の語１０６は、長さ表示を指定するビット６４
−７９、及び大きさ表示を指定するビツト８０−９５を
有する。

これらのものはそれぞれ、語１０４のビツト３６−３９
の配列上下限インデックスが存在するときに使われる。

これらのフィールドの詳細については、上記バツ〃マン
の特許出願を参照されたい。

語１０６がデ−ク取得のために与える機構は本発明の要
件ではないから、その説明を省略する。

（Ｇ−２）ハードウエアシステム及び動作の説明（第２
図） 第２図は、本発明を利用したデータ処理ハードウエア・
システムのブロック図であり、第１３及び１ｂ図の命令
１００の操作及び第１図に示す命令１００が与えるアド
レスからのデータ・フィールド・デスクリブタの操作を
、このブロック図を参照して説明する。

第２図において、主記憶装置２０１は、ＭＯＳ半導体（
ｍｅｔａｌ−ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ
）記憶装置の四つのモジュールからなる。

四つの記憶モジュールＯ−３は、主記憶シーケンサ２０
２を介して中央処理ユニツト２００とインターフエイス
する。

これら四つの主記憶モジュール０−３はまた、主記憶シ
ーケンサ２０２及び人出力コントローラＴＯＣ２２０を
介して、磁気デープ・ユニット及びディスク装置ユニッ
ト等の周辺サブシステム（図示せず）とインターフエイ
スする。

主記憶シ一ケンサは、四つの記憶モジュ−ルのすべてに
対するアクセス及び制御機能を与える。

記憶シーケンザ２０２は記憶サイクル安求を重畳させる
ことができるので、二つ以上の記憶モジュール０−３が
同時にサイクル動作できる。

ＣＰＵ２００、緩衝記憶装置２０４、及びＴＯＣ２２０
はそれぞれ、各記憶参照においてデータのダブルワード
（８バイト）にアクセスすることができる。

しかし、ＣＰＵ記憶アクセスにおいては、高位４バイト
又は低位４バイトが選択され、情報の４バイトのみがＣ
ＰＵ２００内に受信される。

ＣＰＵの動作は、以下に制御記憶ユニット２１０と呼ぶ
読出専用記憶装置ＲＯＭによって制御される。

（本発明を実施するための制御記憶ユニツトの詳細につ
いては、１９７０年プレンテイスホール社出版サミール
・工・ハツソン著［７イクロプログラミングの原理と実
際（Ｍｉｃｒｏｐｒｏｇｒａｍ−ｍｉｎｇ：Ｐｒｉｎｃ
ｉｐｌｅｓ ａｎｄ Ｐｒａｃｔｉｃｅｓ）」と題する
書物を参照されたい。

また、ハネイウエル社の米国特許第３，６３４，８８３
号は、他の標準的制御記憶ユニットを開示している。

）制御記憶ユニツト２１０の各位置は一つのＣＰＵザイ
クルを制御するものとして解釈される。

制御記憶ユニツトの各位置が読出されるのに応じて、そ
の内容がマイクロＯＰデコード機能によってデコードさ
れる。

各マイクロ０Ｐデコード機能は、ＣＰＵ内の特定演算を
作動させる。

たとえば、０１０とデコードされる制御記憶ユニツトの
データ・ビツト１，２、及び３（図示せず）は、Ａレジ
スタ（図示せず）からＢレジスタ（図示せず）への転送
を行わせるマイク０ＯＰデコード機能を能動状態にする
ことができる。

各制御記憶ユニット位置は３０ないし５０ビットを含む
こ吉ができるので、各制御記憶ザイクルに対して多数の
マイクロＯＰデコード機能を選択的に能動状態にするこ
とができる。

記憶位置をグループ分けすることによって、特定のＣＰ
Ｕ演算又は命令を実竹さぜる制御記憶シーケンサを実現
することができる。

ＣＰＵが各命令を開始させるのに応じて、ＯＰコード中
のあるビツトが制御記憶開始シーケンスを定めるために
使われる。

命令デコード機能によってセット又はリセツトされる一
定のブロック（図示せず）を試験することにより、制御
記憶ユニット２１０は、必要に応じて特定シーケンスへ
分岐する。

制御配憶インターフエイス・アダプタ２０９は、制御記
憶ユニット２１０、データ管理ユニット２０６、アドレ
ス制御ユニット２０７、及び算術・論理ユニット２１２
と通信し、制御記憶ユニット２１０の操作を指示する。

制御記憶インターフエイス・アダプタ２０９は、制御記
憶アドレス修飾、試験、誤りチェック、及びハードウエ
ア・アドレス発生に対する論理を含む。

ハードウエア・アドレス発生は、一般に、誤りシ−ケン
ス又は初期設定シーケンスの開始アドレスの発生に使わ
れる。

緩衝記憶装置２０４は、最も頻繁に使われる情報又はＣ
ＰＵで処理中の最後に使われた情報を貯えるために使わ
れる。

緩衝記憶装置は、比較的小さな極めて高速の記憶装置で
あって、１２８列と上側行及び下側行として参照される
２行とをもつ。

それは、−意にアドレスすることができるプリセット・
ブロックに論理的に分けられている。

これらのブロックはページと呼ばれ、各記憶装置ページ
は３２バイトの情報をもつ。

各ページは、主記憶装置アドレスの最上位１６ビットに
よってアドレスすることができ、下位５ビットはそのペ
ージ内の特定情報バイトをアドレスするために使われる
。

ページを、その列の割尚てを維持したまま主記憶装置か
ら緩衝記憶装置へ転送することが可能であり、たとえば
、主記憶装置の列１からのページは常に緩衝記憶装置の
列１へ転送される。

しかし、情報をその列の上側行にいれるか又は下側行に
いれるかは、利用可能性による。

したがって、主記憶装置ページの各列ごとに（たとえば
、２５６Ｋないし２メガバイトの主記憶装置を有するシ
ステムに対しては６４ないし５１２ページがある。

）、緩衝記憶装置内に２ページがある。たとえば、緩衝
記憶装置の列３７は、主記憶装置内の列３７からの情報
の任意の２ページを含む。

任意時点において緩衝記憶装置列に含まれる２ページの
情報は、ＣＰＵが最も最近にアクセスしたページがどれ
であるかによって定まり、したがって通常は最も最近に
アクセスした２ページが緩衝記憶装置２０４内に留まる
。

与えられた情報ページが緩衝記憶装置２０４内に含まれ
ているか否かは、緩衝記憶登録簿２０５の内容を調べる
ことによってのみ判断できる。

緩衝記憶登録簿は緩衝記憶装置と同様に分割されるが、
情報のページの代りに、緩衝記憶登録簿２０５の各列は
、緩衝記憶装置２０４内の対応情報の主記憶装置の行ア
ドレスを含む。

たとえば、緩衝記憶装置２０４の列０が下側行にページ
２０を上側行にページ０を有する場合には、緩衝記憶登
録簿の上側及び下側行はそれぞれ、１０１００及びｏｏ
ｏｏｏを有する。

したがって、その列番号を有する緩衝記憶登録簿２０５
にアクセスしかつ被要求行番号を緩衝記憶登録簿位置に
含まれる行番号と比較することにより、ＣＰＵは与えら
れたページが緩衝記憶装置に含まれるか否か判断するこ
とができる。

データ管理ユニット２０６は、ＣＰＵと主記憶装置２０
１及び／又は、緩衝記憶装置２０４との間のデータ・イ
ンターフエイスを与える。

記憶装置読出し操作中は、主記憶装置又は緩衝記憶装置
から情報が検索される。

適当な時点に情報をＣＰＵレジスタへストローブ（ｓｔ
ｒｏｂｅ）するのがデー夕管理ユニット２０６の責任で
ある。

データ管理ユニットはまた、部分的書込操作中にマスキ
ングを行う。

データ管理ユニット２０６、アドレス制御ユニット２０
７、算術・論理ユニット２１２、及び制御記憶ユニット
２１０とインターフエイスする情報フエツチ・ユニット
２０８は、ＣＰＵへの命令供給を維持する責任を有する
。

このユニットは、現在の命令の完了前に後続命令をその
レジスタにおいて利用可能にしようとする。

この機能を与えるため、命令フエツチ・ユニット２０８
は、常時二つ以上の命令を保有する１２語の命令レジス
タ（図示せず）をもつ。

さらに、命令フエツチ・ユニットは、制御記憶２１０の
制御下において、実際に命令が必要となる前にその命令
の主記憶装置２０１からの供給を要求し、その１２語命
令レジスタを常時更新しておく。

このように、常時非使用（ｎｏｒｍａｌｌｙ ｕｎｕｓ
ｅｄ）の記憶サイクルにより、命令はプリフエツチされ
る。

命令フエツチ・ユニットはまた、各命令をデコードし、
かつ、他の諸ユニットに対し命令の長さ及びフォーマッ
トを通報する。

アドレス制御ユニット２０７は、命令フエツチ・ユニッ
ト２０８、緩衝記憶登録簿２０５、主記憶域シーケンサ
２０２、算術・論理ユニット２１２、データ管理ユニッ
ト２０６、及び制御記憶インターフエイス・アダプタ２
０９経由で制候記憶ユニット２１０とインターフエイス
する。

アドレス制御ユニット２０７は、ＣＰＵにおけるずべて
のアドレス・生成に対する責任をもつ。

アドレス制御ユニットのすべての操作は、そのユニット
への人出及びそのユニット内部の操作を含めてそのユニ
ット内の制御記憶マイクロＯＰ及び論理によって指示さ
れる。

アドレス制御ユニットの通常サイクル操作は、命令の型
式によるよりはむしろ命令におけるアドレスの型式によ
って定まる。

アドレスの型式にもとづいて、アドレス制御ユニットは
、命令中の各アドレスに対して異なった操作を遂行する
。

アドレス制御ユニット２０７はまた、最も最近に使用さ
れた八つの記憶セグメントのベース・アドレスをそのセ
グメント番号とともに貯えるアソシアチブ記憶装置を有
する。

記憶装置要求がなされるたびごとに、セグメント番号が
アソシアチブ記憶装置の内容に対比してチェックされ、
そのセグメントのベース・アドレスが作られて貯えられ
ているか否か判断される。

ベース・アドレスがアソシアチブ記憶装置内に含まれて
いる場合には、このアドレスが絶対アドレスの生成にお
いて使用され、相当大幅な時間の節減が可能になる。

ベース・アドレスがアンシアチブ記憶装置に含まれてい
ない場合には、主記憶装置表へアクセスすることにより
それが作られる。

しかしそのセグメントのベース・アドレスが生成された
のち、それは、将来の引用のためセグメント番号ととも
にアソシアチブ記憶装置内に貯えられる。

ＣＰＵ２００の一次作業領域である算術・論理ユニット
２１２は、アドレス制御ユニット２０７命令フエツチ・
ユニット２０８、及び制御記憶ユニット２１０とインタ
ーフエイスする。

算術・論理ユニットの一次的機能は、算術演算の遂行と
ＣＰＵが要求するデータ操作にある。

算術・論理ユニットの操作は完全に、制御記憶ユニット
２１０からの制御記憶マイクロＯＰによって定まる。

算術・論理ユニット２１２及び制御記憶ユニット２１０
と関連したローカル記憶ユニット２１１は、２５６位置
（位置ごとに３２ビット）の固体記憶装置ならびに選択
及び記憶装置に対する読出／書込論理からなる。

ローカル記憶装置２１１はＣＰＵ制御及び保全性（ｍａ
ｉｎｔｅｎａｂｉｌｉｔｙ）情報を貯えるために使われ
る。

さらに、ローカル記憶装置２１１は作業領域をもち、こ
れがオペランドの一時的記憶及びデータ操作中の部分的
結果の記憶のために使われる。

標準的な中央処理ユニツトＣＰＵ２００は、算術・論理
ユニット２１２内に位置する八つのべ一ス・レジスタを
もち、これらはアドレス計算の過程においてセグメント
番号、オフセット、及びリング番号の定義のために使わ
れる。

オフセットはセグメント内のポインタであり、リング番
号はアドレス妥当性の計算において特定参照がセグメン
トにアクセスするための権利の判断のために使われる。

第３図は、上記チャールズ・バンクマンの特許願におけ
るステップ４３２の詳細なフロー・チャートであり、一
つの実行可能な汎用論理命令のステップを示す。

この時点における結果として、第１ａ及び１ｂ図に示す
命令１００が、第２図及び第４図に示す命令フエツチ・
ユニット２０８の命令レジスタ４００内に貯えられる。

制御記憶インターフエイス・アダプタ２０９が比較操作
コードを検出すると、制御記憶ユニット２１０を使用可
能にして、比較すべき両データ・フィールドのデータ及
びデータ・フィールド・デスクリプクについて一連の試
験をする。

これらの試験の発生は、制御記憶ユニット２１０からの
マイクロ命令によって行われる。

これらの試験の結果は制御記憶インターフエイス・アダ
プタ２０９によって検出され、その試験結果に応じてそ
のアダプタが後続マイクロ命令を修正して、被検出条件
を含んだ関連マイクロ命令を発生ずる。

ＩＯＣ２２０は、多数の周辺ザブシステムから主記憶装
置にいたるデータ通路を完成するところの中央処理ユニ
ットサブシステムの一部分である，それは、周辺命令を
開始すべき通路を与え、かつ，それは結果のデータ転送
を制御する。

ＩＯＣは最大１６個のチャンネル制御ユニットの取扱が
可能であり、各チャンネル制御ユニットは一つの周辺制
御ユニットを処理することができる。

ユーザーのデータ・ベース・ファイルを中央処理サブシ
ステムへ与えるのはこれらの周辺制御ユニットである。

（Ｇ−３）比較命令動作の説明（第３図、第４図）第３
図は、比較命令のフロー・チャートを示す。

第３図は、第２図及び第４図と併せて読むときに、この
システムの全体的動作を示す。

第４図は、システム・レベルにおける比較命令によるデ
ータの転送及び操作を示す図式的説明図である。

第３図のフロー・チャートと併読すれば、比較命令に含
まれる演算及び手続を理解することができる。

制御記憶ユニット２１０と制御記憶インターフエイス・
アダプタ２０９との相互接続はマイクロ分岐技術を与え
、ここにおいて、制御記憶インターフエイス・アダプタ
が受取った信号は制御記憶ユニット２１０内の直接アド
レスに翻訳される。

その結果の操作は、さきに検出された条件を考慮した後
続データ転送用直接経路を確立する。

この事象のこのシーケンスは、第３図の各菱形に対して
発生するが、その詳細説明は省略する（この操作の詳細
説明については、１９７２年１月ｌ１日にレオナルド・
クライデルマツヘルに与えられた米国特許第３，６４３
，８８３号、及び１９７１年２月２目にスコツト・シュ
バルツに与えられた米国特許第３，５６０，９９３号を
参照されたい。

）。（Ｇ−４）比較命令の前処理 始まりスデツプ３００の前に、命令１００の処理により
データ・フィールド・デスクリプタ及びデータ・フイ−
ルドを与える。

間接アドレス・生成には多くの方法がある（たとえば、
１９６８年１１月９日付のクールール等の米国特許第３
，４１２，３８２号）が、好ましい方法は次の通りであ
る。

各アドレス・シラブルは、算術・論理ユニツト２１２内
に位置するベース・レジスタを識別する一定のビツト・
フィールドを含む。

このベース・レジスタはセグメント番弓及びオフセツト
を含む，セグメント番号は、所要のデータ・デスクリプ
タを貯えたセグメントの位置を示すデスクリプタを与え
る表を参照する。

このデータ・デスクリブタを識別するために、ベース・
レジスタが与えるオフセットを、アドレス・シラブル内
の変位フィールドに加算する。

データ・デスクリプタは、第１ｃ図に示すように、３語
までを含み得る。

これは、ここでフエツチを完了した語、１０２のタグ・
フィールドの試験によってまず定められる。

このタグ・フィールドが０１のコードをもつときは、少
くとも一つの附加的語、すなわち語１０４があることが
知られる。

詔１０４を試験した後、ビット３６ないし３８を試験し
て語１０６をフエツチする必要の有無を判断ずる。

語１０２は所要オペランドの位置の識別に使われ、梧１
０４及び１０６は、詔１０２によって位置決めされたオ
ペランドの属性の識別をする。

語１０２はアドレス・シラブルと正に回様に生成され、
したがってベース・レジスクが位置決めされ、ベース・
レジスクがセグメント番号及びオフセットをもつ。

セグメント番号を表へ引用して、オペランドを有するセ
グメントの位置決めをするセグメント・デスクリプタを
与えたのち、ペースレジスタ内のオフセットを語１０２
の変位に加算して、セグメント内におけるオペランドの
正確な位置を識別する。

上記の演尊はすべて、周知態様において算術・論理ユニ
ット２１２内で行われる。

データ・フィールド・デスクリプタ及びオペランドの生
成を要約するに、命令のアドレス・シラブル吉ベース・
レジスタとを併用してデータ・フィールド・デスクリプ
ク１０２ないし１０６の位置決めをする。

ついで、語１０２と他のベース・レジスタとを使って所
要の特定オペランドの位置決めをする。

語１０４及び１０６は、こうして位置決めされたオペラ
ンドの属性を記述する。

（Ｇ−５）データ型式の判断 第３図のステップ３００において、デ一タ・フィールド
・デスクリプタの属性を試験して次の結果を得る。

データ型式が適式にして互換性があり、キー・フィール
ドが同一である。

第１及び第２オペランドに関連したデータ・フィールド
・デスクリプタがそれぞれ、レジスタ４０８ＡＣ及び４
１０Ａに貯えられる。

（上記の処理を与える実際の機構は、ヂャールズ・グブ
リュー・バンクマンの「データ・ファイル処理用データ
・フィールド・デスクリプタを用いたデータ処理シスデ
ム（Ｄａｔａ Ｐｒｏｃｅｓｓｉｎｇ Ｓｙｓｔｅｍ
Ｕｔｉｌｉｚｉｎｇ Ｄａｔａ Ｅｉｅｌｄ Ｄｅｓｃ
ｒｉｐｔｏｒｓ ｆｏｒ Ｐｒｏｃｅｓ−ｓｉｎｇ Ｄ
ａｔａ ＦｉＩｅｓ）」と題する特許願に記載されてい
る。

）ステップ３０２において、各データ・フィールド・デ
スクリプクの長さく性がフエツチされる。

まず、第１ｃ図に示す第１データ・フィールドに関連し
た拡張データ・デスクリプタの語１０４をもつＡ．Ｃレ
ジスタ４０８が、その長さデスクリプタをセレクタ機構
４２８によって選択する。

セレクク機構は、長さバイト、すなわちビツト５６−６
３を、ＡＣレジスタからＡＡレジスタ４１２へ転送する
。

セレクタ機構は、Ａｃレジスタ又はＡＤレジスタに含ま
れる任意のバイトを選択する。

または、長さバイトの選択を、レジスタ内容の一定位置
にいたる回転と一定バイトの選択とによって行ってもよ
い。

セレクク機構自休は公知であるから、本発明の説明を簡
潔にするためその詳細は省略する。

ステップ３０４において、長さデスクリブタを試験し、
それがゼロであるか否か試験する。

これは、ＡＧＩ／ジスタ４０２によって、レジスタ４１
２に含まれる長さ軍性から定数を減算することによって
行われる。

制御記憶ユニツト２１０の制御下にレジスタ４２０ヘロ
ードされる定数は二進０である。

データ・フィールドの長さはすべてゼロよりも大きいと
仮定しており、これに反すイ場合はデータ・フィールド
が存在しないから、減算によりゼロが得られたときは、
実際の長さを２５６バイトとする。

ステップ３０６において、ゼロ検出時の長さデスクリブ
タを制御記憶ユニント２１０によって変更し、全ビット
二進をＡＡレジスク４１２へ転送する。

いずれの場合においても、レジスタ４１２の内容は作業
記憶ユニット４０６内のレジスクへ転送される。

ステップ３０８において、第２データ・フィールドの長
さ属性について同様な試験が行われる。

ステップ３０８はステップ３０４に対応ずるが、ＡＧレ
ジスタ４２０にロ−ドされた定数がＡＤレジスタ４１０
よりの長さフィールドを有するＡ．Ｂレジスク４１４か
ら減９される点のみが相違する演算は計算器４２２によ
ーって行われ、その結果はＡＢレジスタ４１４に貯えら
れ、そのご、作業記憶ユニット４０６のレジスタへ転送
さレル。

この時点において、比較操作に関係する各データ・フィ
ールドの長さが知られる。

ステップ３１２において、各データ・フィールド・デス
クリプタのデータ型式がそれぞれレジスタ４０８及び４
１０からＡＡ４１２及びＡＢ４１４レジスタへ転送され
る。

スデツプ３１４においてＡＡレジスタ４１２に含まれる
データ型式がＡＧレジスタ４２０内の定数から減算され
る。

ビット４０−４７のデータ型式がコード０００００００
１で表わされる文字数字列であるときは、スデツブ３１
８へ分岐する。

データ型式がコード０００００００１又は００００ ０
０１０でそれぞれ表わされるパック化若しくは非パツク
化十進である吉きは、ステップ３２０へ分岐する。

この分岐は、計算器４２２が与える差に基づいて行われ
る。

ゼロが認識された場合には、制御記憶ユニツト２１０は
、以下に説明する適当なマイクロ命令シーケンスへ分岐
する。

データ型式がこれらの文字数字列、非バツク化十進、バ
ック化七進のいずれでもないときは、ステップ３１６に
示す違法データの分岐が行われる。

この例外条件は、制御記憶装置２１０をして、中央処理
ユニツト２００のハードウエアがその命令を実行し得な
い旨の表示をさせる。

しかし、使用される比較命令全体の９０％ないし９５％
は、文字数字列、パック化十進、又は非パック化十進か
らなりたっているから、この例外条件が広く使われるこ
とはない。

（Ｇ−６）十進数値データの場合の処理 説明士、最初のデータ型式がバック化又は非パック化コ
ードであると判断されたと仮定する。

この判断ののち、スデツブ３２０への分岐が起り、制御
記憶装置２１０によって、データ・フイ−ルド及びデー
タ・フイ−ルド・デスクリプクについて次のステップが
実行される。

ステップ３２０において、第１データ・フィールドに関
連した第１データ・フィールド・デスクリプタの長さオ
ペランドがセレクク機構４２８を介してＡＡレジスタ４
１２へ転送される。

十進形式は３２デジット以下でなければならないから、
長さフィールドを試験して、この条件の存否をみる。

ＡＧレジスタ４２０に含まれる定数から長さフィールド
を減算した結果、ゼロ未満の条件が認められた場合には
、ステップ３２２が行われる。

その差が正の数であるときは、違法データの例外の条件
があり、ステップ３２４へ分岐する。

これは、制御記憶ユニット２１０が与える例外ルーチン
であって、そのデータがオペレーデイング・システムに
よってセット・アップされた限界の中にない旨を表示す
る。

ステップ３２２においても、ステップ３２０と同様な試
験が行われるが、この場合には第２データ・フィールド
が試験される。

スデツプ３２６において、第１及び第２オペランドの内
容に対する適式表示がなされたか否かの判断がなされる
。

違法表示とは１００１より大きな４ビツト・コードをも
つ整数表示であり、エンコードした４ビット二進数は十
進数９に対応するものより犬なる値をとってはならない
。

ステップ３１４の判断が非パック化十進の感知を示した
ときは、符号の試験が行われ、表示の適弐性が判断され
る。

非パック化十進数は、十進整数の符号及び大きさの表示
を含む主記憶装置内の連続バイト列である。

各バイトは、デイジツト・エンコーディング及び符号（
正・負）エンコーディングを含む右端バイトを除き、４
ビツトのデイジツト・エンコーディング及ひ４ビツトの
ゾーン・エンコーディングをもつ。

１０１０と１１１１との間にある４ビットのデイジツト
・エンコーディングは違法である（十進数１０ないし１
５に対応する二進表示だから）。

ステップ３２６は、非パック化十進のエンコーディング
を検討ずる。

１１１１なるエンコーディングがすべてのゾーンへ送ら
れる。

最後のバイトの初めの４ビットである符号エンコーディ
ングは、パック化十進に対する符号エンコーディングと
同一である。

デイジット・エンコーディング又は符号エンコーディン
グのいずれかが違法である場合には、非パック化十進数
の表示が違法である。

こうして、第１オペランドの各バイトをフエツチし、そ
れが有する情報が適弐である旨を確認する。

パック化十進数に対しても、同様な適式表示の試験がな
される。

パック化十進数は、七進デイジットの符号及び大きさ表
示を有する主記億契置内の連続バイトの列である。

４ビット・デイジットエンコーディング及び４ビット符
号エンコーディングを有す右端バイトを除き、各バイト
は、二つの４ビット・デイジツト（すなわち、数）をも
つ。

左端デイジットは高位デイジットである。

パック化十進数のフォーマットによれば１０１０から１
１１１までのエンコーディングは違法である。

符号エンコーディングの解釈は、１０１０、１１００、
１１１０、１１１１の符号エンコーディングを正符号と
解し、１０１１及び１１０１の符号エンコーディングを
負符号と解するように行われる。

符号はパック化十進数の最後の４ビットデイジットとし
て生ずるから、００００ないし１００１のエンコーデイ
ングが検出されたときは、違法な符号エンコーディング
と判断される。

ステップ３２８においては、第１データ・フイ−ルドの
データ型式の試験及び第２データ・フィールドのデータ
型式の試１験が行われる。

これは、計算器４２２によって、ＡＡレジスク４１２に
含まれるデータ型式とＡＢレジスタ４１２に貯えられた
データ型式との差を求めることによって行われる。

差がゼロのときは、ステップ３３０へ分岐する。

負の数が感知されたときはステップ３３２が実行され、
正の数が見出されたときは、ステップ３３４が実行され
る。

同一条件に対しては、両形式が供にパック化又は非パッ
ク化十進数であることが知られる。

ついで、比較が、右詰めされた符号オペランドを含めて
実行される。

長さが等しくない場合には、短いオペランドをゼロによ
って左方へ拡張する。

非パック化オペランドの比較は、そのオペランドの符号
を除き、すべてのゼロを無視して行われる。

このことはステップ３３０及び３３６に示され、第１オ
ペランドに関連したデータ・フィールドはデータ・フィ
ールド中の一時記憶レジスタＲ１へ転送され、その第２
フィールドは一時記憶レジスタＲ２へ転送される。

つぎに、ステップ３３８で比較が行われ、その結果が、
ステップ３４０、３４２、及び３４４にそれぞれ示すよ
うに、より小、より犬、又は同一になる。

ステップ３２８の試験が、第１データ型式が第２データ
型式より小さい旨の表示をしたときは、第１データ型式
が非パック化十進であり第２データ型式がパック化十進
であることが知られる。

その結果、ステップ３３２が、第１データ・フィールド
を非パック化十進フォーマットからパック化十進フォー
マットに変換し、かつその結果を一時記憶レジスタＲ１
に貯える。

第２データ・フィールドはパック化表示を有するので、
ステップ３３６が実行されて、パック化十進数が第２一
時記憶レジスタＲ２に貯えられる。

右の詰めされた符号オペランドを含めてパック化十進数
の比較がステップ３３８において行われる。

ステップ３２８において、第２オペランドが第１オペラ
ンドより大きいときは、第２オペランドが非パック化十
進であり第２オペランドがバック化十進であることが知
られる。

ステップ３３２の場合と同様にして、非パック化十進フ
ォーマットがバック化十進フォーマットに変換される。

しかし、この場合、非パック化十進は第２オペランドで
ある。

これは、ステップ３３４に示すようにパック化十進フォ
ーマットに変換される。

パック化十進である第１オペランドがステップ３３７で
一時記憶レジスタＲ１へ転送され、ステップ３３８に示
す比較が行われる。

非パック化十進フォーマットからパック化十進フォーマ
ットへの翻訳は、デイジット表示をとり非パック化バイ
トのゾーンを除去することによって行われる。

非パック化十進の最後のバイトに対して、４ビットのデ
イジット数と符号数とを変換し、情報の対応性を許容す
る。

非パック化十進フォーマットからパック化十進フォーマ
ットへの実際の変換は、非パック化十進数のゾーン・ビ
ットの単純な切捨てによって行われる。

したがって、残りは４ビットのデイジット（すなわち、
数）・エンコーデイングとなり、これが一時記憶レジス
タＲ１に貯えられる。

または定数をＡＧレジスタ４２０にロードし、計算器４
２２を減算にセットしてもよい。

減算結果の下位４ビットを一時記憶レジスタに貯える。

ステップ３３８の比較操作の結果、第１データフィール
ドが第２データ・フィールドより小さいときは、状態レ
ジスタ４１８が、状態コード２にセットされる。

これにより、第１データ・フィールドが第２データ・フ
ィールドより小なる旨の表示がされる。

したがって、ステツフ゜３４６は、匍御記憶ユニット２
１０による状態コード２の状態レジスタ４１８への転送
になる。

第１データ・フィールドが第２データ・フィールドに等
しいときは、状態レジスタ４１８に状態コード３がセッ
トされて、両者が等しい旨の表示がなされる。

ステップ３５０はこれを示す。

第２データ・フィールドが第１データ・フィールドより
大きい場合にはステップ３５２に示すように状態レジス
タ４１８が状態コード１にセットされ、第２データ・フ
ィールドに一層正の数がある旨の表示をする。

状態レジスタのセット完了後、次の命令が実行される（
Ｇ−７）文字数字データの場合の処理 ステップ３１４において、文字数字列の存在がデータ型
式によって見出されたときは、制御記憶ユニット２１０
によるステップ３１８への分岐が行われる。

ステップ３１８において、四つの一時レジスタがセット
・アップされる。

以下にＮで示す第１の一時レジスタが、Ｌで表わす第１
データフィールドの最短長さを記憶する。

以下にＭで表わす第２の一時記憶レジスタは、第２デー
タ・フィールドの最短長さを貯えるようにセット・アッ
プされる。

ついで、実際のデータ・フィールド内容が位置Ｘ１及び
Ｘ２から一時記憶レジスクＳ１及びＳ２へ転送される。

かつこして示す実際のバイト（Ｓ１）及び（Ｓ２）が、
一時に１バイトづつ左から右へ比較される。

各バイトの内容は、８ビットの正整数と認められる。

二つのバイトが不等であるとき又は両列が尽きたときに
比較が定められる。

データ・フィールドの長さが等しくないときは、以下の
ステップ３５４及び３５６の説明から明らかになるよう
に、短い方のオペランドがブランク文字によって右方へ
拡張される。

ステップ３５４においては、第１オペランドの長さが試
験される。

第１オペランドがゼロでないときは正常状態であって、
ステップ３５６が実行される。

ステップ３５６において、第２オペランドの長さがゼロ
に対して試験される。

通常の条件として、第２データ・フィールドの初期長は
ゼロではない。

したがって、ステップ３５８が実行される。

ステップ３５８において、最初の二つのバイト（Ｓ１）
及び（Ｓ２）の内容が比較される．第１バイトの比較結
果に不等の条件が存在するときは、ステップ３４０又は
３４４への分岐が行われる。

これは、状態レジスク４１８を適当なコードでセット・
アップし、比較操作の結果がより小又はより犬である旨
の表示をする。

ステップ３５８における比較は、計算ユニット４１６を
介してステップ３３８の比較と同様に行われる。

不等の条件が存在する場合には、次のバイトを考慮する
。

この条件は、各種の一時記憶レジスタを後続バイトにセ
ットするステップ３６０によってセット・アップされる
。

すなわち、一時記憶レジスタＳ１及びＳ２に含まれる実
際のデータ・フィールドを、データ・フィールド内の後
続バイトを指示するように１だけ増加させる。

Ｎ及びＭ一時記憶レジスタに含まれる長さ桝性は１だけ
減少する。

Ｓｌ，Ｓ２，Ｎ，及びＭに対するこれらの各操作は、八
〇レジスタに定数をロードし、かつ計算器４２２を加算
又は減算にセットすることによって行われる。

ぺＡ及びＡＢレジスタは、一時記憶レジスタからの各種
情報の記憶及び算術演算結果の一時記憶レジスタへの返
送のために使われる。

ステップ３６０ののち、第１データ・フィールド長さの
試験を含むステップ３５４が実行される。

試験された第１オペランドの長さがゼロであるときは、
ステップ３６２が行われる。

このステップは、第２オペランド長さを試験し、それが
ゼロであるか否か判断する。

そうである場合には、状態レジスタ４１８を二進３にセ
ットして、文字数字列の第１データ・フィールドが、文
字数字列の第２データ・フィールドに等しい旨の表示を
する。

しかし、第２データ・フィールドがゼロに等しくない場
合は、第２データ・フィールドを、第１データ・フィー
ルドに対して与えられたブランクに対して比較する。

したがって、ステップ３６４は、比較を実行するため、
ブランク・フィールドの発生を含む。

第２データ・フイ−ルドをブランク・バイトに対して比
較した結宋より大又はより小の条件が感知されたときは
、より犬（ステップ３４０又はより小（ステップ３４４
）条件コードを状態レジスタにおく分岐が行われる。

しかし、同一条件が存在する、すなわち、第２データ・
フィールドもまたゼロ値をもつときは、ステップ３６６
が実行される。

ステップ３６６において、一時記憶レジスタＳ２に貯え
られた第２データ・フィールドを適当に増大して新しい
内容を与える。

また、第２データ・フィールドの長さを貯える一時記憶
レジスタＭカ月だけ減少される。

次いで、ステップ３６２及び３６４を含むループが、第
２データフィールド内のすべてのバイトの試験が終るま
で繰返し実行される。

Ｎ一時記憶しジスタの内容として示される第１データ・
フィールドの長さがゼロより犬であり、かつ、Ｍ一時記
憶レジスタの内容として示される第２データ・フィール
ドの長さがゼロに等しいときは、ステップ３５６からス
テップ３６８への分岐が行われる。

ステップ３６８は、第１データ・フィールドの方が長い
のであるから、第２データフィールドへのブランク・バ
イトの附加を示す。

このブランク・バイトを適当につくり、二つのフィール
ドを比較してそれらが等しいか否かの判断を与える。

スデツプ３６８において、第１データフィールド・バイ
トが第２データ・フィールド・バイトに等しくない場合
には、より小（ステップ３４０）又はより犬（スデツブ
３４４）状態コードへの分岐が行われる。

しかし、両者が等しい場合には、ステップ３７０が実行
される。

ステップ３７０において、第１オペランドのアドレスを
貯える一時記憶レジスクは適当に増やされ、第１データ
・フィールドの後続バイトがアクセスされるまた、Ｎ一
時記憶レジスタによって示される第１デ−タ・フィール
ドの長さ表示が減少され、ステップ３５４が繰返し実行
される。

第１データ・フィールド全体が、各データ・フィールド
の長さとは無関係に第２データ・フィールドと同程度（
ｃｏｍｐａｒａｂｌｅ）であるときは、最後にステップ
３６２がアクセスされ、同−条件の存在を表示する。

その後、中央処理ユニット２００における次の命令が実
行される。

（Ｈ）まとめ ダラムをポンドと比較する場合のように、データ・デス
クリブタのキー・フィールドが不等であるときは、ルー
チンによって、一つの量を有する一方のデータ・フィー
ルドを他方の量にフォーマット変更する。

その後、各データ・フィールドのデータフォーマット及
び長さを考慮して七記諸ステップが実行される。

異なったキー・フィールドを認識することにより、デー
タ処理時間及び記憶スペースの最少化が可能になる。

以上説明した本発明の好ましい実施例に対して、本発明
の技術的範囲を離れることなく各種変更を加え得ること
は当業者には明らかである。

【図面の簡単な説明】

第１図は書式の説明図、第２図はデータ処理装置のブロ
ック図、第３図はフロー・チャート、第４図は回路の論
理図である。 ２００・・・・・・中央処理ユニット、２０１・・・・
・・主記憶装置、２０２・・・・・・主記憶シーケンサ
、２０４・・・・・・緩衝記憶装置、２０５・・・・・
・緩衝記憶登録簿、２０６・・・・・・データ管理ユニ
ット、２０７・・・・・・アドレス管理ユニット、２０
８・・・・・・命令フェッチ・ユニット、２０９・・・
・・・制御記憶ノンターフエイス・アダブク、２１０・
・・・・・制御記憶ユニット、２１１・・・・・・ロー
カル記憶ユニット、２１２・・・・・・算術・論理ユニ
ット、２２０・・・・・・入出力コントローラ。

Claims (1)

1. 【特許請求の範囲】 １ 複数の異なったデータフォーマットをもつデータ・
   フィールドを比較する装置であって、比較命令を与える
   千段； 上記比較命令の第１の部分に応答して、第１データ・フ
   ィールド・デスクリプタをアドレスし更にその第１デー
   タ・フィールド・デスクリプタを用いて第１データ・フ
   ィールドをアドレスする千段； 上記比較命令の第２の部分に応答して、第２データ・フ
   ィールド・デスクリブタをアドレスし更にその第２デー
   タ・フィールド・デスクリプタを用いて第２データ・フ
   ィールドをアドレスする千段；ならびに 上記比較命令の第３の部分に応答して、上記第１データ
   ・フィールドを上記第２データ・フイールドと比較し、
   かつ必要に応じて、Ｌ記第１及び第２データ・フィール
   ド・デスクリプタに従い上記第１又は第２データ・フィ
   ールドに対して比較命令実行時にフォーマット変更をす
   る手段からなることを特徴とするデータ・フィールド比
   較装置。