JPS584371B2 - オブゼクト命令生成における相対アドレス決定方式 - Google Patents

Description

【発明の詳細な説明】 本発明は同じ機能の命令に対し複数のアドレツシング機
構をもつために複数の命令語長を有する計算機に於ける
オブゼクト命令のアドレス決定力式に関する。

以下の説明では簡単なために１語長、２語長（以下単に
短語／長語という）の２種類の場合であるがそれ以上の
種類かあっても考え方は同じである。

長語／短語の２つの機械語長を持つ計算機、例えは１６
ビントを１ワードとする小型計算機（ミニ・コンピュー
タ）に於いて、そのアセンブラ・シヌテムのオブゼクト
（機械語）が長語であるべきか、短語であるべきかの判
定は、従来コーディングの段階でユーザが識別し、指定
をすることにより行っていた。

本来、命令語か長語であるべきか短語であるべきかは、
その命令の前後の各命令群の長語／短語がとのようにな
っているかによって決定される。

従って、ユーザのミヌやプログラムの変更などにより、
本来、長語であるべき命令語が誤って短語と指定された
時には、その誤った指定によって他の命令語の長語／短
語も変化することになり、然も修正すべきプログラムの
作業自体をユーザが請負わなければならず、ユーザ側の
負担を大きくしていた。

この長語／短語の判定及び修正作業をアセンブラ・シヌ
テムにより自動的に行なおうとすると、変化した値が他
の命令のアドレス部へ波及し、なかなかアドレヌが決定
できないという問題があった。

従って本発明の主たる目的はかかる従来の諸欠点をなく
してなるオブゼクト命令のアドレヌ決定方式を提供する
にある。

すなわちユーザがコーディングする場合、あるいはコン
パイラにおいてオブゼクト命令を生成する場合に特に短
語、長語の指定をしなくても自動的に短語、長語の識別
をし、オブゼクト命令のアドレス決定力式を提供するこ
とにある。

本発明の他の目的は長語／短語の決定を効率よくおこな
い、またオブゼクト命令の最適化をも効率よくおこなう
ことを可能とするオブゼクト命令の相対アドレス決定方
式を提供するにある。

本発明における長語／短語の決定作業の概略は以下のと
おり。

（イ）先ず、ユーザ・プログラムＵＰ中に於けるひとつ
の命令語（以下、行と称する短語、長語の指定のない命
令語。

）分の情報をアセンブラ・シヌテムに入力する。

（口）次に、この行が長語とすべきか短語とすべきかを
、この行の前後の各命令群の状況から決定し、その短語
か長語かの決定情報を入力情報ＵＰに付加して出力する
。

（ハ）この行がユーザ・プログラムの最後の行であれば
作業を終了し、そうでなけれは、（口）の作業を繰り返
す。

以上の一連の走査はユーザ・プログラムの最初の行から
最後の行まで繰り返してゆく。

但し、ユーザ・プログラムに対して１回の走査を行った
だけでは、必すしも最適な決定とはなり得ない。

従って、最適化をはかるためには、上記（イ），（０）
，（ハ）の手順よりなる走査を複数回行う必要がある。

しかし、長語／短語の決定が確定したものに対しては、
（口）の処理は当然実行しない。

以下、図面により本発明を詳細に説明しよう。

先ず、アセンブラ言語で書かれたアセンブラ命令につい
て説明しよう。

アセンブラ命令は計算機の種類や規模に応じて、更には
ソフト上の考慮のもとに何種類か規定される。

ユーザがアセンブラ言語でプ口グラムを計算機に入力さ
せたい時には、上記アセンブラ命令の組合せによりプロ
グラムを作り、入力させる。

説明の簡単のため、アセンブラ命令をＬＤ（データ読出
）命令と、ＳＴ（データ格納）命令、ＤＣ（定数定義）
命令、ＢＳＳ（エリア確保）命令の４種類に限定しよう
。

これらの命令か実際にユーザ・プログラムとして使用さ
れる時の形態を第１図に示す。

かかる図に於いて、ＬＤ命令・・・・・・メモリ上のア
ドレスを示すアドレヌ欄ＡＤＤＲで指定されるアドレス Ｍ１の内容をアキュムレータへ転送 する。

ＳＴ命令・・・・・・アキュムレータの内容をアドレヌ
欄ＡＤＤＲで指定されるメモリＭ２土 に転送する。

ＤＣ命令・・・・・・プログラムの実行に先立って、ラ
ベル欄ＬＡＢＥＬで示されるメモリ土の アドレヌＬ１にアドレヌ欄ＡＤＤＲ で指定された定数Ｃを設定させるよ う、アセンブラ・シヌテムに対し要 求する命令である。

ＢＳＳ命令・・・プログラムの実行に先立ってラベル欄
ＬＡＢＢＬで示されるメモリ土のア ドレスＬ２からアドレス欄ＡＤＤＲ で指定された定数ａに相当する語長 分のエリアを確保するようにアセン ブラ・システムに要求する命令であ る。

かかるアセンブラ命令で書かれたユーザ・プログラムを
入力とし、アセンブラ・システムによって処理されて得
られる出力はオブゼクト（機械語，形式となる。

オブゼクトに変換されて得られるオブゼクト命令には、
短語命令ＳＷと長語命令ＤＷの２つがある。

この短語／長語命令の実際のフォーマントをＬＤ命令、
ＤＣ命令を例に第２図に示す。

ここではＬＤ命令には短語／長語の２形式を持ち、ＤＣ
命令は短語形式のみとする。

図に於いて、 ＯＰ・・・・・・・・・・・・命令の種類（オペランド
）を示す部分であり、第１図に示す命令欄、 ＣＯＭＭの内容からアセンブラ・シ ステムによって２進数の命令コード にデコードされた結果得られる。

Ｆ・・・・・・・・・・・・・・・短語か長語かの区別
を示すフラグ部であり、１ビットを占有している。

短語命令では″Ｏ″、長語命令では ″１”がセットされる。

ＤＩＳＰ・・・・・・この命令の存在するアドレヌから
、第１図で示したアドレス欄ＡＤＤＲ で指定される指定アドレスＭまでの 相対アドレス値ｎをセットする相対 アドレス部である。

この相対アドレヌ部の占准ビットを例えば８ビント とした場合、相対アドレス部 ＤＩＳＰの値ｎは、−１２８≦ｎ≦ １２７の範囲となる。

Ａ−ＡＤＤＲ・・・これは相対アドレス部ＤＩＳＰと異
なり、絶対アドレスを示す絶対アド レス部である。

即ち、内容としては指定アドレスのアドレス値そのもの がセットされる。

例えは、メモリの先頭アドレスをＯ番地とした時には、 この絶対アドレス部Ａ−ＡＤＤＲで指 定するアドレスは、メモリの先頭か ら伺番目のアドレスに相当している かを示している。

第２図では、短語命令ＳＷを１６ビット、長語命令ＤＷ
を３２ビットとしている。

更に、相対アドレス部ＤＩＳＰの占有ビットを８ビット
、絶対アドレス部Ａ−ＡＤＤＲの占有ビントを１６ビツ
トとじている０以下ではかかるビット占有状態に基づく
ものとする。

以上の説明から明らかなように、短語か長語かの決定は
相対アドレヌによつて定まる。

即ち、相対アドレスが第２図で示した相対アドレス部Ｄ
ＩＳＰのｎの制限値である−１２８≦ｎ≦１２７内にあ
れば、その命令は短語形式となり、その範囲を越えれば
、長語形式となる。

短語形式になった時の実効アドレスＥ−ＡＤＤＲは、 Ｅ−ＡＤＤＲ−（ＰＣ）＋ｎ ・・・・・・｛１
）と表わされる。

ＰＣは現在実行中のプログラム命令の次の番地を記憶し
ているプログラムカウンタであり、（ＰＣ）はそのカウ
ンクＰＣの内容を示す。

ｎは相対アドレス値である。長語形式になった時の実効
アドレスＥ−ＡＤＤＲは、 Ｅ−ＡＤＤＲ−（Ａ−ＡＤＤＲ） ・・・・・・（
２）となる。

（Ａ−ＡＤＤＲ）は絶対アドレス部Ａ−ＡＤＤＲの表示
内容を意味する。

尚、短語形式となるＤＣ命令のオブゼクト形式は第２図
に示すように、第１図に示したアドレヌ欄ＡＤＤＲに指
示した値Ｃがデータ部ＤＡＴＡに２進数として設定され
ることになっている。

次に本発明の実施例を第３〜第５図により説明する。

本発明の主たる構成要素は入力部ＩＴと入力属性部ＮＡ
ＭＥＴ（主としてラベル登録テーブル部）とより成る。

先ず入力部を第３図により説明しよう。

この入力部は、ユーザ・プログラムＵＰと、該プログラ
ムに基づきアセンブラ・システムが作成したアドレス・
テーブルＬＡＣＴ，フラグ・テーブルＦＴより成立つ。

ユーザ・プログラムＵＰ・・・先に説明したように１ア
センブラ言語で書かれた命令によりプ ログラムされたものである。

アドレス・テーブルＬＡＣＴ・・・ユーザ・プログラム
ＵＰの各命令（いわゆる“行”） に対し、その行のアドレヌ値を記憶 しておくテーブルであり、命令実行 時のプログラム・カウンタＰＣの内 容（ｐｃ）に相当する値を持つ。

図で■なる表示は長語／短語の区別が正 式に定まらない、いわゆる仮のアド レスを意味しており、■なる表示は 長語／短語の区別が正式に定まった 状態下での修正されたアドレヌヲ意 味している。

このアドレス・テーブルＬＡＣＴの内容は当然のことな
が ら、アセンブラ・シヌテムの処理の 過程で変化してくる。

フラグ・テーブルＦＴ・・・アセンブラ・システムのオ
ブゼクトとなる機械語を短語命令 にするか、長語命令にするかを記録 しておくテーブルであり、短語命令 の時には、″０”が設定され、長語 命令の時には、′１”が設定される ■，■なる表示は、アドレス・テー ブルＬＡＣＴで述べたことと同様の 意味を持つ。

次に、入力属性部を第４図により説明しよう。

この入力属性部は、ユーザ・プログラムＵＰ中のラベル
欄ＬＡＢＥＬの表示内容に対し、アセンブラ・システム
が作成したラベル登録テーブル ＮＡＭＥＴ，テーブル・ポインタＮＡＰより成る。

ラベル登録テーブルＮＡＭＥＴ・・・ユーザ・プログラ
ムＵＰのラベル欄ＬＡＢＥＬの表示 ラベルを示すラベルｍＬＡＢＥＬ２と そのアドレヌを示すＡＤＤＲ２及びエ ントリＥＮＴＲＹより成る。

エントリＥＮＴＲＹはラベル登録テーブル ＮＡＭＥＴの登録順序を示すものであ り、１，２，３・・・・・・の如き数字より成る。

ラベル部ＬＡＢＥＬ２にはユーザ・プログラムＵＰ中の
ラベル欄に あらわれたラベルが順番に設定され る。

■，■は、前述と同様、修正前の値、修正後の値である
。

テーブル・ポインタＮＡＰ・・・ラベル登録テーブルＮ
ＡＭＥＴのテーフル・ポインタとし て使用され、１語（例えば１６ビツ ト）の占有ビットより成る。

実際に設定される値は、現在処理中の行 （命令）以前に現われたラベル欄の ラベルの中で、最新のラベルのエン トリＥＮＴＲＹの内容である。

従って図によれば、現在処理中の行は１２ ということになる。

尚第３図、第４図以降における（（））なる表示は修正
前の値、（）は修正予定の値、それ以外の表示即ち（（
））（）の両方に属しない値は現在処理中の時点に於け
る値である。

また第３図の右側に示されているＬＡＣＩ，ＬＡＣ２に
関する部分は後述する。

第５図は本発明の具体的実施例である。

入力部ＩＴおよび入力属性部ＮＡＭＥＴは記憶装置より
成り、その初期状態を第６図ａ，Ｃに示す。

入力属性部ＮＡＭＥＴはエントリＥＮＴＲＹを有してい
る点で第４図に示すそれと若干異なっているが、これは
説明は分り易くするために設けたものであり本実施例で
は、エントリＥＮＴＲＹ部を省略し別の機能によって代
替している（後述）。

第６図Ｃでは説明を分り易くするためにこれを点線部分
で示した。

第６図ａはＩＴの、ＣはＮＡＭＥＴの初期状態を、ｂは
ＬＡＣの、ｄはＮＡＰの初期状態を示す。

入力部ＩＴ，入力属性部ＮＡＭＥＴの初期状態は、一般
にユーザソースプログラムを解析する言語処理プロセッ
サのラベル解析部（表示は省略）の出力として得られる
ものである。

本実施例では、この他に、入力部ＩＴのアドレヌ指定を
行うフ節グラムカウンタＰＣ、人力部ＩＴの読出し出力
を一時記憶するレジヌタＩＴＲ，前記レジヌタの中のラ
ベルの有無を検知するラベル検知器ＤＥＴ２、アンドゲ
ートＡ２、アドレステーブルＬＡＣＴの内容を一時的に
取り込むレジスタＬＡＣ１、短語／長語の判定に伴って
内容が変更されてゆくレジヌタＬＡＣ２、及び該レジス
タＬＡＣ２を＋１する加算回路ＬＡＤＤ１、及びレジス
タＬＡＣ２を＋２する加算回路ＬＡＤＤ２、プログラム
の全行終了か否かの判定に使用するレジヌタＬＡＣ３よ
り成る。

更に、レジヌタＬＡＣ２の内容の有無を検出する検出器
ＤＥＴ１、アンドゲートＡ１、比較回路ＣＯＭＰ１，Ｃ
ＯＭＰ２，ＣＯＭＰ３，ＣＯＭＰ４，ＣＯＭＰ５，ＣＯ
ＭＰ６，ＣＯＭＰ７より成る。

入力属性部ＮＡＭＥＴのエントリを指定するレジスタＮ
ＡＰ１、及びこのレジスタＮＡＰ１を補助するレジスタ
ＮＡＰ２，ＮＡＰ３、加算回路ＡＤＤ１より成る。

更に、ヰ実施例では、入力属性部ＮＡＭＥＴのアドレス
の内容を一時記憶するレジヌタＮＡＭＥＴＲ，及び短詳
／長語によって゛０”か”１″かのデータを出丈する短
語検出器ＳＦＴ，長語検出器ＤＦＴ，中間出力部ＭＴ，
該出力部ＭＴのアドレヌの内容を一時記憶するレジスタ
ＭＴＲ，出力変換部ＭＩ、吊力部ＯＴより成る。

入力部ＩＴおよび入力属性部ＮＡＭＥＴの初期状態は第
６図ａｌＣに示した通りであり、フラグ．テーブルＦＴ
には短語が絶対的に確定する命令（ＤＣ命令）に対して
は”０”が、長語であることか絶対的に確定している命
令（本実施例では≠示せず）には”１”が設定され、ま
た短語／長詔未定の命令は無条件に長語命令として扱い
”１”が設定されている。

これに基ついてＬＡＣＴの初期状態が設定されている。

この初期状態に対応したＬＡＣ１〜３，ＮＡＰ１〜３の
初期状態を第６図ｂ，ｄに示す。

ここでＬＡＣ３には第６図ａのＩＴの最後の行■に対応
したＬＡＣＴの内容がセットされるものとする。

なお第６図ｄには参考のために第４図に対応したＮＡＰ
の初期状態も示している（ ）ｏ 更に、ラベル登録テーブルＮＡＭＥＴには、以上の設定
にあわせてラベルＬＡＢＥＬ２にユーザ・プログラムＵ
Ｐ中のラベルＬＡＢＥＬ１が登録され且つそれに相当す
るアドレスかアドレス部ＡＤＤＲ２に設定される。

以上の前提条件のもとでＮｏ＝■まで処理され、Ｎｏ一
■かこれから処理されるものとする。

この時の入力部■Ｔ１人力属性部ＮＡＭＥＴは第Ｉ図ａ
，ｃの如きアドレス状態となるＯ 第γ図ａ〜ｄは「Ａ ＬＤ Ｍ」（Ｎｏ−■）のラベル
処理の説明図である。

ＬＡＣ２の値をＬＡＣＴへ，ＬＡＣ２の値をＮＡＭＥＴ
のラベルＡに対応したＡＤＤＲ２へ転送する。

Ｎｏ＝■のラベル処理開始前の状態は、Ｎｏ一■，■の
処理でＬＡＣＴは初期状態（７５０），（ｓｏｏ））か
ら７００，７３０へそれそれ修正されている。

腐＝■の処理でＬＡＣＴは初期状態９００から語長調整
結果の８２０に修正されようとしている。

ＬＡＣ１〜３の状態は第γ図ｂのとおりである。

次に変化したＬＡＣＴ（＝ＬＡＣ２）の内容をＮＡＭＥ
Ｔヘセットする。

ラベルＡＤＤＲ２を登録する場合、論理的にはＮＡＰレ
ジヌタがあればＮＡＭＥＴのトップから走査しなくとも
ＮＡＰレジスタの内容で示される次のエントリが当該ラ
ベルになるが、第５図の実施例では回路を簡単化（共通
化）したために毎回トップから走査する方式をとってい
る。

さて、第１図ａにおいてＮｏ一■の処理はプログラム・
カウンタＰＣ（第５図）によるアドレヌ指定により開始
される。

このカウンタＰＣの指示するアドレスは、Ｎｏ＝■を示
しており、その結果、レジスタＩＴＲには、Ｎｏ一■に
対応するユーザープログラムＵＰとして「Ａ ＬＤ Ｍ
」、ロケーション・テーブルＬＡＣＴとして「９００」
、フラグ・テーブルＦＴとして「１」が夫々読出し設定
される。

次いでこのレジスタＩＴＲの中のロケーション・テーブ
ルＬＡＣＴの内容はレジヌタＬＡＣ１に転送される。

次に、Ｎｏ一■までの処理においてＬＡＣＴの仮の内容
を最新の調整結果に置きかえをおこなうためにレジヌタ
ＬＡＣ２にアドレスが記憶されているかどうかをアトレ
ス検出器ＤＥＴＩによって検出する。

アドレヌが設定されていれはアンドゲ−トＡ１を通して
該レジスタＬＡＣ２の内容は先のレジスタＩＴＲのロケ
ーション・テーブルＬＡＣＴへ送られ、記憶される。

同、このレジスタＬＡＣ２の詳細は後述するが、短語／
長語によってその内容が変更されてゆく構成となってい
る。

今、第γ図ｂではＬＡＣ２に「８２０」かセットされて
いるため、レジヌタＩＴＲのアドレス・テーブルＬＡＣ
Ｔにはアドレ】「８２０Ｊかセットされることになる。

勿論、ｒ８２０ｊがセツトされる前に、ＬＡＣＴの内容
はクリアされることは云うまでもない。

この場合ＬＡＣ１の内容はもとのままである。

次に、レジヌタＩＴＲのユーザ・プログラムＵＰの中の
ラベル部ＬＡＢＬＬ１にラベルか実際にあるかどうかか
ラベル検出器ＤＥＴ２によって検出される。

現在処理中のＮｏ一■にはラベル「Ａ」があるため、検
出出力信号を得る。

この出力信号によってアンドゲートＡ２か開きレジヌタ
ＩＴ，Ｒのラベル部ＬＡＢＥＬ１のラベル内容ｆＡＪか
比較器ＣＯＭＰＩに送られる。

この比較器ＣＯＭＰ１へはレジスタＮＡＭＥＴＨのラベ
ル部ＬＡＢＥＬ２の内容が印加されるように構成されて
いる。

この二つのラベルが一致しているかどうかが比較器ＣＯ
ＭＰＩで比較検出され、一致した時にはアンドゲートＡ
３を開きレジスタＬＡＣ ２の内容［８２０−をレジス
タＮＡＭＥＴＲのアドレス部ＡＤＤＲ２に送り、ラベル
登録テーブルＮＡＭＥＴに記憶登録させることになる（
第γ図Ｃのエントリ１２の行）以上の比較器ＣＯＭＰ１
の動作過程の中で、レジスタＮＡＭＥＴＲのラベル部Ｌ
ＡＢＥＬ２の内容はテーブル’ＮＡＭＥ’Ｉ’の各アド
レスの走査によって順次、変更されてゆく。

このことを以下説明する。テーブルＮＡＭＥＴのアドレ
ス走査は、第４図に示すようにエントリレジスタＮＡＰ
によって指定されるアドレスによって行われる。

エントリレジスタＮＡＰには、第４図に示される如く、
現在の処理時点でエントリ番号として「１１」が設定さ
れている。

第５図ではこれに対応する数字は、ＮＡＰＩに記憶され
ているがＮＡＭＥＴの走査開始に当って先ずレジヌタＮ
ＡＰ３に一時保持され代りにレジヌタＮＡＰ２に記憶さ
れているテーブルＮＡＭＥＴの先頭アドレヌがレジスタ
ＮＡＰ１にセットされる。

このレジスタＮＡＰ１の内容によってテーブルＮＡＭＥ
Ｔの先頭アドレスの内容がレジヌタＮＡＭＥＴＲに読み
出され、この読み出された内容の中のラベル部ＬＡＢＥ
Ｌ２が比較器ＣＯＭＰＩに送られ比較される。

一致がない時には、レジヌタＮＡＰ１の内容は加算回路
ＡＤＤＩを通してＮＡＭＥＴの１エントリに相当する長
さのアドレス分ｍが加算され、次のエントリーナンバー
に相当するアドレヌがレジスタＮＡＰ１に送られ、テー
ブルＮＡＭＥＴの相当するアドレスの内容が読み出され
る。

次いで同様の比較が行われる。以下、順次走査をしてゆ
き、その走査の過程で一致が得られた時には、前述した
ようにアンドゲートＡ３を開き、レジスタＬＡＣ２の内
容をその一致したアドレスのアドレス部ＡＤＤＲ２に書
込み、登録させる（これにより第γ図Ｃのエントリ１２
が９００から８２０に変化する。

）。以上の走査過程は、これをプログラムによっておこ
なう場合は必ずしも必要ではない。

すなわち、第４図に示すように、現在のエントリーナン
バーが「１１」として設定されている場合には、次のラ
ベルが何であるかはエントリーナンバー「１２」をみれ
ばよい（なぜなら、ＮＡＭＥＴのＬＡＢＥＬ２部にはＵ
ＰのＬＡＢＥＬがそれがでてくる順に記憶されているた
めＮｏ＝■を処理したときにＮＡＰ＝１１となりＮｏ＝
■までの間のＵＰにＬＡＢＥＬが存在しない場合はＮＡ
Ｐ＝１２にＮｏ■のＬＡＢＥＬが存在することになるた
めである。

）。従って、こうした場合には、テーブルＮＡＮＥＴの
全アドレスを走査する必要はなく、ラベルの有無の判定
、即チラベル「Ａ」がエントリーナンバー「１２」にあ
るかどうかだけをみればよいことになる。

勿論、本実施例では、エントリーナンバーの代りに、ア
ドレヌによって指定されており、エントリーナンバーそ
のものではないため、上記走査過程を必要とするのであ
る。

本実施例でＮＡＰを用いなかったのは前に述べたように
第５図ＳＣ部を第γ図に述べる処理と、第８図に述べる
処理（後述）の間で共用化する都合上によるもので、結
果はいずれのやり方をとっても同じである。

比較の終了後、レジヌタＮＡＰ３に一時記憶されたデ一
夕であるエントリーナンパー１１に相当するアドレヌは
レジヌタＮＡＰ１にセットされる。

次いで、レジスタＩＴＲのユーザ・プログラムＵＰのア
ドレス部ＡＤＤＲ１とテーブルＮＡＭＥＴの各アドレヌ
のラベル部ＬＡＢＥＬ２の内容との比較が比較器ＣＯＭ
Ｐ２によって行われる（第８図）。

この比較に際してはテーフルＮＡＭＥＴの各アドレスが
走査される（第８図ａ）。

第５図においてこの走査は先の走査と同じようにレジス
タＮＡＰ１の内容がレジヌタＮＡＰ３に一時記憶され、
テーブルＮＡＭＥＴの先頭アドレヌはレジスタＮＡＰ２
の内容によって指定されＮＡＰ１へ転送される。

ＣＯＭＰ２の比較によって一致出力が得られないときに
必要になるテーブルＮＡＭＥＴの上記先頭アドレス以降
のアドレスは、十ｍを加算する加算回路ＡＤＤ１を通し
て得られるアドレスによって設定される。

かかる走査の過程で、比較器ＣＯＭＰ２で一致が祷られ
た時には、一致信号か出力され、比較器ＣＯＭＰ３を作
動させる。

この比較器ＣＯＭＰ３は第８図ａのＮＡＭＥＴ上におい
てエントリーナンバー１から前回処理されたエントリー
ナンバー１１までのアドレヌ走査で一致が得られるか、
或いは、エントリーナンバー１２以降の走査で一致か得
られるかの判定を行うものである。

従って、該比較器ＣＯＭＰ３には前回処理されたエント
リーナンバー１１に相当するアドレス（レジスクＮＡＰ
３に退避されている）と一致が得られた時のレジスタＮ
ＡＰ１のアドレスとが印加され、両者の差をとり、前者
のアドレスが犬きい時には、エントリーナンパー１から
エントリーナンバー１１までの間で一致が得られたとし
て出カ信号Ｃ。

を発生し、後者のアドレスが大きい時には、エントリー
ナンバー１２以後のアドレスで一致が得られたとして出
力信号Ｃ１を発生する。

本実施例ではＵＰの同一行中でのＬＡＢＥＬＩとＡＤＤ
Ｒ１が一致することはないと仮定する。

したかって前者のアドレヌと、後者のアドレヌが一致す
ることはない。

現在、処理中のＮｏ一■では、第８図ａのＮＡＭＥＴに
示すようにエントリーナンパー１０に相当するアドレス
にｒＭＪが設定されているため出力信号Ｃ。

を得る。出力信号Ｃ。により比較器ＣＯＭＰ４が作動開
始する。

比較器ＣＯＭＰ４には、先に一致が得られた時点でのエ
ントリーナンバーに相当するアドレヌの内容、即ち、レ
ジスタＮＡＭＥＴＲに読出されているデータの中のアド
レス部ＡＤＤＲ２のデータ（第８図ａのＮＡＭＥＴテー
ブルのＬＡＢＥＬ２のＭに対応したＡＤＤＲ２であり、
７００となっている）と、レジスタＬＡＣ２のデータ（
第８図ｂのレジスタＬＡＣ２の内容であり８２０）とが
入力されており、先に述べた相対アドレスＤＩＳＰの値
ｎ（ｎ＝ＡＤＤＲ２−ＬＡＣ２）が計算される。

相対アドレヌＤＩＳＰが両データの差であり、該比較器
ＣＯＭＰ４ではこの差の値ｎが短語を意味する−１２８
≦ｎか、長語を意味するｎ≦−１２９のいずれかにある
かの判定を行う。

短語判定の時には短語指令信号Ｃ３を発生し、短語フラ
グ発生器ＳＦＴを駆動し、短語用のフラグを発生させる
長語判定の時には、長語指令信号Ｃ２を発生し、長語フ
ラグ発生器ＤＦＴを，駆動し長語用のフラグを発生させ
る。

現在処理中のＮｏ＝■では相対アドレスＤＩＳＰの値ｎ
は，ｎ＝７００−８２０＝１２０である故、短語の判定
となる。

短語の判定時には・レジスターＴＲのフラグ部ＦＴに″
０”をセットし、長語の判定時にはフラグ部ＦＴに″１
”をセツトする。

本実施例ではＦＴは″０”がセントされる（第８図ｂの
ＩＴテーブルのＮｏ＝■に対応するＦＴ部）。

一方の前回のエントリーナンバーの次のエントリ−ナン
パー１１までの走査の間に一致が得られず、エントリー
ナンバー１２以降の走査で一致が得られた時には、出力
信号Ｃ１により比較器ＣＯＭＰ５を作動させる。

この比較器ＣＯＭＰ５にはレジスタＮＡＭＥＴＲのＡＤ
ＤＲ２の内容と更新前のＮｏ＝■に対応するＬＡＣＴの
内容（９００）を記憶しているレジヌタＬＡＣ１の内容
とが取り込まれ、両者の差ｎ（ｎ＝ＡＤＤＲ２一ＬＡＣ
Ｉ）及びその差に基づく短語／長語の判定を行う。

短語（ｎ≦１２７）の時には短語指令信号Ｃ４、長語（
ｎ≧１２８）の時には長語指令信号Ｃ，とが発生し、短
飴フラグ発生器ＳＦＴ，長語フラグ発生器ＤＦＴの夫々
を駆動し、短語フラグ″０”、長語フラグ″１”がＩＴ
ＲのＦＴに出力されることになる。

ここでレジスタＬＡＣ１のアドレスを使用したのは、第
８図ａのＮＡＭＥＴのエントリ−１．３以降はＡＤＤＲ
２が未修正となっているためである。

以上の短語及ひ長語の設定と同時に、或いは設定後、短
語指令信号Ｃ３或いはＣ４、長語指令信号Ｃ２，Ｃ５に
よりアンドヶートＡ４、或いはＡ５が開かれる。

即ち、短語判定時にはアンドゲートＡ４が開かれ、＋１
を加算する加算回路ＬＡＤＤ１によりレジヌタＬＡＣ２
の内容を＋１させ、長語判定時にはアンドゲートＡ５が
開かれ、＋２を加算する加算回路ＬＡＤＤ２によりレジ
スタＬＡＣ２の内容を＋２させる。

本実施例ではＮｏ＝■のＵＰ中の命令は短語のためアン
ドゲートＡ４が開かれＬＡＣ２の内容は＋１される（第
８図ＣのＬＡＣ２が８２０から８２１に変る）。

次いで、レジスタＩＴＲの内容を入力部ＩＴ及び中間テ
ーブル部ＭＴに書込み登録する。

最後の行の登録後レジスタＬＡＣＩとＬＡＣ３との内容
が、ＵＰの各命令の処理が終了することに発生ずる指令
信号Ｃ６により作動開始する比較器ＣＯＭＰ６によって
比較される。

両名が一致していれば終了信号Ｃ７を発生し、一致して
いなけれは継続信号Ｃ８を発生し、ＮＡＰＩを十ｍする
とともにＩＴより次の行をＩＴＲへ読出し、上記の処理
を繰り返す。

いま処理が終了したＮｏ一■は未だ終了ではな＜ （∵
第８図ＣのＬＡＣ１とＬＡＣ３の内容か一致せず、従っ
て、実際には継続信号Ｃ８か発生し、次の行であるＮｏ
＝■の処理に移行することになる。

このときＮＡＰ１の内容は十ｍされる（これに対応した
ＮＡＰは１２である）。

Ｎｏ＝■の処理（第９図）に於いては、以上述べたＮｏ
一■の処理とほとんど同じである故、種複する部分は省
略し、異なる部分のみを以下説明しよう。

先ず、異なっている点はユーザ・プログラムＵＰ土のラ
ベル部ＬＡＢＥＬＩにラベルがないことである（第９図
ａＩＴテーブルのＮｏ一■）。

従ってテーブルＮＡＭＥＴにラベルがあるかどうかさが
す必要はなく、比較器ＣＯＭＰ１による比較の必要性は
ない。

更に、異なっている点はアドレヌ部ＡＤＤＲ１の内容ｒ
ＥＪはエントリーナンバー「１」から前回までに処理し
たエントリーナンバー「ｌ２」までの間に存在せず、エ
ントリーナンパ−「ｌ４」にあることである。

エントリーナンバー１４の内容は２０００であり、廓＝
■とのＤＩＳＰが１２８より大きくなるため比較器ＣＯ
ＭＰ３では、出力信号Ｃ１が得られ、比較器ＣＯＭＰ５
でレジスタＬＡＣＩとレジヌクＮＡＭＥＴＲのアドレス
とを比較することになる。

この比較の結果、ｎ＝２０００−９０２＝１０９８とな
り長語指令信号Ｃ，を発生し、長語フラグ発生器ＤＦＴ
により長語フラグ″１”を発生しレジヌタＩＴＲのフラ
グ部ＦＴに″１”をセットし（第９図ＩＴテーブルのＮ
ｏ一■のＦＴ部）、加算回路ＬＡＤＤ２を通してレジヌ
タＬＡＣ２の内容を＋２することになる（この結果ＬＡ
Ｃ２は８２３となる）。

この行の終了した時点でもプログラムは終了せず、次の
行に処理が移る。

ＩｓＴ Ｅｌ終了時は第９図ｅに示す。

ＬＡＣ２は８２１−１２３となり長語分カウントアップ
になる。

ＬＡＣ１とＬＡＣ３は不一致なので次の行の処理をする
。

以下、順次各行の処理が行われる。

最後の行が終了した時点でレジヌタＬＡＣ２とＬＡＣ３
との内容がＣＯＭＰ７によって比較され、前回の走査と
今回の操作でオブゼクトの長さが変化しなければ両者の
内容は一致する。

このとき終了信号Ｃ７が発生し、中間テーブル部ＭＴよ
り登録された内容をレジヌタＭＴＲを通して読み出し、
短語／長語の機械語変換部ＭＩにより第２図に示す如き
機械語の形式に変換し、出力テーブル部ＯＴに登録させ
ることになる。

機械語変換部ＭＩは中間テーブルＭＴから順次命令をＭ
ＴＲへ読出しそれを入力とし、機械語命令を出力するか
、この場合、単語命令のアドレス部は短語／長語のフラ
グの情報ＦＴを用い決定した先頭からの相対ロケーショ
ンと、ラベル登録テーブルＮＡＭＥＴ中のラベル・ロケ
ーションとの差をとることで、また長語命令のアドレヌ
部はラベル・ロケーションをそのまま使用することで決
定する。

ユーザ・プログラムの全行を以上の１回の走査によって
完全に短語／長語に区分けできればよいわけであるか、
実際上はユーザ・プログラムの全行の１回の走査だけで
は完全に正しい短語／長語の区分けは、達成し得ない。

例えばＮｏ一■の命令の処理の過程では、該命令のラベ
ルＥは、未だ処理しない未処理の行に存在しており、こ
の未処理の行をもって相対アドレスＤＩＳＰの値ｎが設
定されている。

こうした未処理の行の、いわゆる事前に仮定の上に立っ
てたてられた行のアドレヌに基づく処理過程があるため
、１回の走査だけでは正しく完全な意味での短語／長語
の判定を行ない得ないことになる。

従って、当然のことながら、レジヌタＬＡＣ２とＬＡＣ
３との夫々の内容も一致することはない。

このとき信号Ｃ，が発生し次回の走査のために、ＬＡＣ
２の内容をＬＡＣ３に転送し、前述のとと＜ＵＰの最初
の行からまた走査を開始する。

第９図ｂはＮＡＭＥＴのテーブルに対応したＮＡＰ１〜
３の状態、Ｃは走査終了時のＬＡＣ１〜３、ｄは次回走
査時のＬＡＣの状態を示す。

走査回数によって当然のことながら、処理されるべき機
械語（オブセクト）総語数も減少してゆく。

この様子を示したものか第１０図である。

第１０図で０１は第１回目の走査、０２は第２回目の走
査、・・・・・・ｙ０１は第ｉ回目の走査・０１＋ｉは
第（ｉ＋１）回目の走査時での機械語の総語数を示して
いる。

この図より明らかなように、走査回数が増えるに従って
処理される機械語総語数は減少してゆき（差をεとして
いる）、ある特定回数ｉに達した時点で、次の回数ｉ＋
１との差ε＝０となり、完全に短語／長語の一致か得ら
れることになる。

この時には、レジヌタＬＡＣ２とＬＡＣ３との内容も一
致する。

これによって、短語／長語の完全な決定最適化を完了す
ることになる。

この状態を弟９図ｆに示す。すなわちｎ−１回目とｎ回
目のロケーションが一致したということである。

尚、走査回数が増加することによって、処理時間も増加
することになり、いわば欠点の面も出てくる。

従って、適当な走食回数をもって決定処理作業を終了さ
せることも考慮せねばならない。

この走査回数は実用上の最適化であったかどうかによっ
て決める。

実際には、レジヌタＬＡＣ１とＬＡＣ３との差が実用上
許容される範囲にあるかどうかによって行う。

即ち、許容範囲としてＩε。１を設定しておき、比較器
ＣＯＭＰγを２つのレジスタＬＡＣ２とＬＡＣ３との差
もしくは比がＩε。

１内にあれは終了、１εｏ１外であれば未終了として信
号Ｃ，を発生ずるように構成すればよい。

これによって決定の能率化をおこなうことができ処理時
間の短縮か可能となる。

次に、決定時間の短縮化を説明しよう。

第５図のＣＯＭＰ４，ＣＯＭＰ５の判定に於いて、ある
種の命令は必す短語命令あるいは長語命令となり、一度
短語、もしくは長語であることが確定すればそれ以後
再び短語、長語の判定は必要ない。

かかる”ある種の命令”とはアドレヌ部ＡＤＤＲ１のラ
ベルがその行の１２８行以前（ｎく−１２９）に存在す
る場合、あるいは１２９行以降に存在する場合（ｎ〉１
２ｓ）の命令（長語命令となる）およびアドレヌ部ＡＤ
ＤＲ１のラベルがその行と６３行前との間（該６３行を
含む）にある場合（−６４くｎ）、あるいはその行と６
４行後の行との間（該６４行を含む）にある場合（ｎく
６３の命令（短語命令となる）である。

すなわちこれらのうち必らす長語となる命令の行テハ、
最良の場合（その命令の行と指定ラベルの存在する行の
間の行がすべて短語命令の場合）でも相対アドレヌＤＩ
ＳＰの値ｎはｎ＜−１２９，ｎ〉１２８となって絶対に
短語とはなり得ない。

また必らず短語命令となる命令の行では最悪の場合（そ
の行の命令と指定ラベルの存在する行の間の行か全て長
語命令の場合）でも、相対アドレヌｎは、ｎ〉−６４，
ｎ＜６３となって絶対に長語とはなりえない。

もしｎが−１２８＜ｎニー６５，６４＜ｎ＜１２７のと
きには短語とも長語ともなりうる可能性があり、命令語
長は未確定である。

以上の点を考慮したアドレヌ決定方弐を実現するには、
先ず入力部ＩＴのフラグテーブル部ＦＴは１ビット構成
より２ビット構成となる。

すなわち短語と判定されたときは「０」、長語と判定さ
れたときは「１」、短語か長語か未定の場合は「２」を
セットする（したかつてこの場合、短語長語が確定しな
い命令に対する仮の語長フラグＦＴは「２」とセントさ
れることになる）。

このフラグに関連する他のレジヌタ類も２ビット構成と
なる。

更に、第５図の実施例では、フラグ部ＦＴのデータを使
用しなかったが、該データを取り込んで、″０”か″１
”か”２”かを判定する比較回路を設ける必要がある。

更に、この比較回路は３つの出力を有し、第１の出力は
”０”判定時に出力され、第２の出力は“１”判定時に
出力され、第３の出力は”２″判定時に出力される。

″０”及び″１”判定時には、相対アドレヌＤＩＳＰの
計算は必要なく、ＬＡＣ２の内容を＋１，＋２するだけ
となる。

第３の出力発生時には、第５図の場合と同様に現在処理
中の行以Ｍにラベル一致があるかどうかの判定を行い、
現在処理中の行以前にラベル一致があれば、ＣＯＭＰ４
に対応する比較器によって相対アドレスＤＩＳＰの値ｎ
を計算し、その計算結果に基づき短語、長語の判定を行
わせる。

現在処理中の行以降にラベル一致があれば、ＣＯＭＰ５
に対応する比較器によって相対アドレヌＤＩＳＰの値ｎ
を計算し、その計算結果に基づき短語か長語かの判定を
行わせる。

更に、短語／長語のフラグを発生する発生器ＳＦＴ，Ｄ
ＦＴの他に＋２のフラグを発生する第３の発生器が設け
られる。

これら３つの発生器の出力信号によってレジスタＩＴＲ
のフラグテーブル部ＦＴに“０”，″１”，″２″のい
ずれかが設定されるＯ 以上、本発明を詳細に述べたが、本発明によれば、アセ
ンブラやコンパイラなどの言語処理プロセッサの中間出
力言語から機械語形式のオブゼクト命令を生成するとき
その中間出力言語の中で短語命令か長語命令かを考慮す
る必要かなくかつ該命令語長の決定時間の短縮化もはか
ることができる。

【図面の簡単な説明】

第１図はユーザ・プログラムの形式を示す図、第２図は
機械語（オブゼクト）の形式を示す図、第３図、第４図
は本発明の要部説明図、第５図は本発明の実施例図、第
６図〜第９図は本発明の動作説明図、第１０図は繰り返
し計算の説明図を示すｉである・ ＩＴ・・・・・・入力部、ＮＡＭＥＴ・・・・・・ラベ
ル登録テーブル部、ＬＡＣ１，ＬＡＣ２，ＬＡＣ３・・
・・・・ロケーション・レジスタ、ＭＴ・・・・・・中
間出力部、ＯＴ・・・・・・出力部。

Claims (1)

1. 【特許請求の範囲】 １ アセンブラ、コンパイラ等の言語処理プロセッサの
   中間出力言語から機械語形式のオブゼクト命令を生成す
   るときＤ相対アドレス決定方式において、（ａ）該中間
   出力言語の命令の仮の語長として各々の命令がとりうる
   最犬語長をフラグテーブル部ＦＴに記憶しかつ該フラグ
   テーブルに記憶されている該最大語長に基づいて演算さ
   れた該中間出力言語命令の相対アドレスをロケーション
   テーブル部ＬＡＣＴに記憶して成る該中間出力言語命令
   記憶手段ＩＴと、 （ｂ）該中間出力言語命令の各々の命令を最大語長に設
   定した場合の該中間出力言語命令の最終命令の相対アド
   レス記憶手段ＬＡＣ３と１ （ｃ）該中間出力言語出力命令の各々の命令についで該
   ロケーションテーブル部ＬＡＣＴに記憶されているアド
   レスに基づいて相対アドレスを演算するものであって少
   なくとも比較器 ＣＯＭＰ２〜５とレジヌタＩＴＲ，ＬＡＣ１．２ＮＡＭ
   ＥＴＲと長語短語検出器ＤＦＴ，ＳＦＴとから成る演算
   手段と、 （ｄ）該演算された相対アドレスから語長を判定すると
   ともに該フラグテーブル部ＦＴに仮の語長として記憶さ
   れている最大語長に代えて該判定された語長に修正設定
   するとともに該修正設定された語長に基づいて該中間出
   力言語命令の各各について順次該中間出力ａ語命令の最
   終命令まで相対アドレスを演算し記憶させる記憶手段Ｌ
   ＡＣ２，ＬＡＣＴと、 （ｅ）該中間出力言語命令の最終命令の相対アドしスの
   記憶値ＬＡＣ３と、該演算された最終命令のアドレス記
   憶値ＬＡＣ２とを比較する比較器ＣＯＭＰＭとを具備し
   、該比較演算されたアドレス偏差値があらかじめ定めら
   れた値よりも太きいきき該最終命令のアドレス記憶値 ＬＡＣ２を該最終命令のアドレス値ＬＡＣ３に代えて記
   憶せしめ該中間出力言語命令の最初の命令から該演算を
   順次実行し、該比較演算されたアドレス偏差の値があら
   かじめ定めた値よりも小さくなったときの相対アドレス
   を該オブゼクト命令の相対アドレスとすること、を特徴
   とするオブゼクト命令生成における相対アドレス決定方
   式。 ２ 該特許請求の範囲第１項記載において、あらかじめ
   定められた回数の演算を実行したときの相対アドレスを
   該オブゼクト命令の相対アドレスとすることを特徴とす
   るオブゼクト命令生成における相対アドレス決定方式。 ３ 前記特許請求の範囲第１項において、フラグテーブ
   ル部ＦＴに該中間出力言語命令のうち一義的に語長が確
   定する命令語にはそれぞれ対応する確定語長フラグを、
   また語長が未確定な命令にはその命令がとりうる最人語
   長に対応した未確定識別フラグを設定し、該語長未確定
   語長についてのみ相対アドレスを順次演算し、該中間出
   力言語命令の相対アドレスを決定することを特徴とする
   オブゼクト命令生成における相対アドレス決定方式