JPS5843837B2 - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPS5843837B2 JPS5843837B2 JP55029280A JP2928080A JPS5843837B2 JP S5843837 B2 JPS5843837 B2 JP S5843837B2 JP 55029280 A JP55029280 A JP 55029280A JP 2928080 A JP2928080 A JP 2928080A JP S5843837 B2 JPS5843837 B2 JP S5843837B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- amplifier
- transistor
- coupled
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007423 decrease Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
- Static Random-Access Memory (AREA)
Description
【発明の詳細な説明】
本発明は帰還差動増幅回路に関し、更に具体的に言うと
、増幅器入力をラッチするように増幅器の入力に正帰還
を有する感知増幅回路に関する。
、増幅器入力をラッチするように増幅器の入力に正帰還
を有する感知増幅回路に関する。
負帰還差動増幅器は従来知られている。
ＩＢＭＴｅｃｈｎｉｃａｌ Ｄｉｓｃｌｏｓｕｒｅ Ｂ
ｕｌｌｅｔｉｎ、 Ｖｏｌ、 １２、Ａ１２．１９７０
年５月、第２１２３頁は基本的な負帰還差動増幅器を示
している。
ｕｌｌｅｔｉｎ、 Ｖｏｌ、 １２、Ａ１２．１９７０
年５月、第２１２３頁は基本的な負帰還差動増幅器を示
している。
このような増幅器は基本的には、差動構成に接続された
２つの電流感知並列帰還増幅器よりなり、感知線上の電
流入力信号は増幅されて負帰還トランジスタを介して出
力に供給される。
２つの電流感知並列帰還増幅器よりなり、感知線上の電
流入力信号は増幅されて負帰還トランジスタを介して出
力に供給される。
増幅器の出力と入力との間の帰還抵抗は、入力に信号が
現われたとぎ帰還増幅器の利得が検出回路をトリガする
のに十分になるように選ばれる。
現われたとぎ帰還増幅器の利得が検出回路をトリガする
のに十分になるように選ばれる。
この基本的な差動負帰還増幅器の変形が米国特許第３８
９９７７７号に示されている。
９９７７７号に示されている。
米国特許第４０２７１７６号は帰還を有するラッチを抑
制する差動増幅器によって出力を検出する感知回路を示
している。
制する差動増幅器によって出力を検出する感知回路を示
している。
米国特許第３７４５５３９号はラッチ動作をする負帰還
増幅器を示している。
増幅器を示している。
米国特許第３Ｃ２１３０１号は正帰還で用いられる特殊
なラッチ回路を示している。
なラッチ回路を示している。
一般に、差動感知増幅器では、−緒に結合される個々の
増幅器の構造的な違いによって誤差信号が生じる。
増幅器の構造的な違いによって誤差信号が生じる。
差動増幅器の構造的な違いは回避できない非対称性を生
じ、そのため、読取り増幅器の入力における実際の電流
と関係のなｙ−％動電流が流れ、このような増幅器の出
力は増幅された入力信号だけでなく、増幅された誤差信
号の関数である。
じ、そのため、読取り増幅器の入力における実際の電流
と関係のなｙ−％動電流が流れ、このような増幅器の出
力は増幅された入力信号だけでなく、増幅された誤差信
号の関数である。
更にこのような増幅器は通常縦続構成で用いられ、最初
の増幅器の入力が次の増幅器の入力に結合されるから、
誤差信号は増幅器自体で増幅されるだけでなく、後続す
る増幅器でも更に増幅される。
の増幅器の入力が次の増幅器の入力に結合されるから、
誤差信号は増幅器自体で増幅されるだけでなく、後続す
る増幅器でも更に増幅される。
本発明の目的は前置弁別器
（ｐｒｅｄｉｓｃｒｉｍｉｎａｔｏｒ ）として使用し
うる、簡単で低利得の正帰還差動増幅回路を提供するこ
とである。
うる、簡単で低利得の正帰還差動増幅回路を提供するこ
とである。
他の目的は増幅を開始するのに低い入力オフセット電圧
を用いる低利得の増幅器及びこの増幅器に結合され増幅
器入力をラッチし且つ増幅して実効的な増幅器入力を最
初のオフセット電圧よりも遥かに大きな値にするラッチ
を提供することである。
を用いる低利得の増幅器及びこの増幅器に結合され増幅
器入力をラッチし且つ増幅して実効的な増幅器入力を最
初のオフセット電圧よりも遥かに大きな値にするラッチ
を提供することである。
他の目的は２つの別々な電流発生機能を用いることによ
って所要の出力電流を与える増幅器を提供することであ
る。
って所要の出力電流を与える増幅器を提供することであ
る。
他の目的は増幅器の出力を感知するだけでなく増幅器の
入力を駆動し且つ増強するのにラッチを用いるラッチ型
増幅器を提供することである。
入力を駆動し且つ増強するのにラッチを用いるラッチ型
増幅器を提供することである。
添付図は本発明を絽込んだ差動並列帰還感知増幅回路を
示している。
示している。
この増幅回路は２組の電流モード感知増幅器ＴＩ 、Ｔ
２、及びＴ３．Ｔ４を有し、各組の増幅器は差動構成に
接続されている。
２、及びＴ３．Ｔ４を有し、各組の増幅器は差動構成に
接続されている。
入力トランジスタＴＩ、Ｔ２は夫々入力感知線ｌＬ１２
を有するエミッタ結合トランジスタ・スイッチ対である
。
を有するエミッタ結合トランジスタ・スイッチ対である
。
トランジスタＴ１のベースは入力感知線１１に接続され
、エミッタはトランジスタＴ２のエミッタ及び共通の電
流源１０に結合され、コレクタはエミッタ・フォロア・
トランジスタＴ３のベースに接続され、更に抵抗１３を
介して正電源１５に接続されている。
、エミッタはトランジスタＴ２のエミッタ及び共通の電
流源１０に結合され、コレクタはエミッタ・フォロア・
トランジスタＴ３のベースに接続され、更に抵抗１３を
介して正電源１５に接続されている。
トランジスタＴ２のベースは入力感知線１２に結合され
、コレクタはエミッタ・フォロア・トランジスタＴ４の
ベースに接続されると共に抵抗１４を介して正電源１５
に接続されている。
、コレクタはエミッタ・フォロア・トランジスタＴ４の
ベースに接続されると共に抵抗１４を介して正電源１５
に接続されている。
エミッタ・フォロア・トランジスタＴ３のコレクタは電
源１５に結合され、エミッタは出力線１７に結合される
と共に抵抗１９を介して入力線１１に結合されている。
源１５に結合され、エミッタは出力線１７に結合される
と共に抵抗１９を介して入力線１１に結合されている。
トランジスタＴ３のエミッタはラッチ・トランジスタＴ
５のベースにも接続されている。
５のベースにも接続されている。
同様にエミッタ・フォロア・トランジスタＴ４のコレク
タは電源１５に結合され、エミッタは出力線１８に結合
されると共に抵抗２０を介して入力線１２に結合されて
いる。
タは電源１５に結合され、エミッタは出力線１８に結合
されると共に抵抗２０を介して入力線１２に結合されて
いる。
トランジスタＴ４のエミッタは第２のラッチ・トランジ
スタＴ６のベースにも結合されている。
スタＴ６のベースにも結合されている。
ラッチ・トランジスタＴ５のコレクタは入力感知線１１
に結合され、エミッタは／＜Ａ／ス電流源１６に結合さ
れている。
に結合され、エミッタは／＜Ａ／ス電流源１６に結合さ
れている。
ラッチ・トランジスタＴ６のコレクタは入力感知線１２
に接続され、エミッタはトランジスタＴ５のエミッタ及
びパルス電流源１６に結合されている。
に接続され、エミッタはトランジスタＴ５のエミッタ及
びパルス電流源１６に結合されている。
次にこの増幅器の動作について説明する。
入力線１１ 、１２で感知される差動信号は入力トラン
ジスタＴＩ、Ｔ２によって増幅され、エミッタ・フォロ
ア・トランジスタＴ３．Ｔ４を介して出力線１７，１８
に供給される。
ジスタＴＩ、Ｔ２によって増幅され、エミッタ・フォロ
ア・トランジスタＴ３．Ｔ４を介して出力線１７，１８
に供給される。
帰還抵抗１９，２０は、入力端子に差動信号が現われた
とき並列帰還増幅器の利得が出力線１７，１８間の電圧
差で検出回路をトリガするのに十分であるように選ばれ
る。
とき並列帰還増幅器の利得が出力線１７，１８間の電圧
差で検出回路をトリガするのに十分であるように選ばれ
る。
例えば、入力される差動入力が感知線１１を低レベルに
し感知線１２を高レベルにするようなものであるものと
する。
し感知線１２を高レベルにするようなものであるものと
する。
入力線１１の電圧レベルが下がるとトランジスタＴ１に
流れる電流が減少し、トランジスタＴ３のベース電圧が
一層正になってトランジスタＴ３がオンになり、出力線
１７及びトランジスタＴ５のベース電位を引上げる。
流れる電流が減少し、トランジスタＴ３のベース電圧が
一層正になってトランジスタＴ３がオンになり、出力線
１７及びトランジスタＴ５のベース電位を引上げる。
同時に感知線１２の電圧が上昇するとトランジスタＴ２
の電流が増大し、トランジスタＴ４のベース電圧を下げ
る。
の電流が増大し、トランジスタＴ４のベース電圧を下げ
る。
トランジスタＴ４のベース電圧が下がると出力線１８の
電圧レベル及びトランジスタＴ６のベース電圧も下がる
。
電圧レベル及びトランジスタＴ６のベース電圧も下がる
。
出力線１７は入力線１１よりも正であるから抵抗１９０
両端に差動電圧が現われ、電流源１６がパルス駆動され
たときトランジスタＴ５を介して電流が引出され、トラ
ンジスタＴ５のコレクタ電圧従って入力線１１を一層負
に引張る。
両端に差動電圧が現われ、電流源１６がパルス駆動され
たときトランジスタＴ５を介して電流が引出され、トラ
ンジスタＴ５のコレクタ電圧従って入力線１１を一層負
に引張る。
同時に、トランジスタＴ４がオフであるからトランジス
タＴ６もオフであり、そのコレクタ電圧が上昇してトラ
ンジスタＴ２のベース及び入力線１２を一層正にする。
タＴ６もオフであり、そのコレクタ電圧が上昇してトラ
ンジスタＴ２のベース及び入力線１２を一層正にする。
この作用は入力線１１，１２を、入力感知信号によって
開始された状態にラッチする。
開始された状態にラッチする。
これにより正帰還が得られる。
加えて、このラッチ作用は夫々の感知線１１，１２に現
われる入力信号を増幅する。
われる入力信号を増幅する。
例えば１マイクロアンペアの差動電流が最初に入力線１
１，１２に与えられ、電流源１６が２００マイクロアン
ペアの電流シンクであるとすれば、帰還ラッチ回路がト
ランジスタＴ５．Ｔ６により動作状態になったときは、
入力トランジスタＴＩ 、Ｔ２のベースには２０１マイ
クロアンペアの差動入力信号が印加される。
１，１２に与えられ、電流源１６が２００マイクロアン
ペアの電流シンクであるとすれば、帰還ラッチ回路がト
ランジスタＴ５．Ｔ６により動作状態になったときは、
入力トランジスタＴＩ 、Ｔ２のベースには２０１マイ
クロアンペアの差動入力信号が印加される。
この回路は増幅器の出力に別個のラッチを必要とするこ
となく、入力において増幅器をラッチしうる。
となく、入力において増幅器をラッチしうる。
トランジスタＴ １ ｔ Ｔ ３及びＴ２．Ｔ４よりな
る基本帰還差動増幅器は出力線に関して入力信号を反転
するから、即ち入力線１１が負であれば出力線１７が正
であるから、ラッチ・トランジスタＴ５．Ｔ６は交差結
合される必要はなく、夫々の入力線及び出力線に直結さ
れる。
る基本帰還差動増幅器は出力線に関して入力信号を反転
するから、即ち入力線１１が負であれば出力線１７が正
であるから、ラッチ・トランジスタＴ５．Ｔ６は交差結
合される必要はなく、夫々の入力線及び出力線に直結さ
れる。
従ってラッチ・トランジスタＴ５．’ｒ６は入力信号を
ラッチするだけでなくこれを増幅し、従ってトランジス
タＴＩ、Ｔ２は入力信号によって最初に設定された状態
に一層確実に固定される。
ラッチするだけでなくこれを増幅し、従ってトランジス
タＴＩ、Ｔ２は入力信号によって最初に設定された状態
に一層確実に固定される。
出力線１７，１８間に数ミＩＪボルトの差動信号があれ
ばラッチ・トランジスタＴ５．Ｔ６にラッチ作用を起こ
させるのに十分であるから、入力信号及び増幅器の利得
は大きくされる必要はない。
ばラッチ・トランジスタＴ５．Ｔ６にラッチ作用を起こ
させるのに十分であるから、入力信号及び増幅器の利得
は大きくされる必要はない。
トランジスタＴ５ 、Ｔ６がラッチすると、パルス電流
源１６の電流がこの信号に同相で加えられる。
源１６の電流がこの信号に同相で加えられる。
パルス電流源１６の大きさは増幅器利得又は入力信号に
関係のない独立的なパラメータであるから、この電流は
所要の論理信号出力スイングを与えるように別個に調節
しうる。
関係のない独立的なパラメータであるから、この電流は
所要の論理信号出力スイングを与えるように別個に調節
しうる。
従ってラッチ・トランジスタＴ５．Ｔ６は入力信号に擬
似信号を加えることによって入力信号レベルよりも遥か
に大きな出力レベルを与える。
似信号を加えることによって入力信号レベルよりも遥か
に大きな出力レベルを与える。
更に、これによれば、本質的に広帯域幅を有し且つオフ
セット・アンバランスの小さな低利得増幅器の利用が可
能となる。
セット・アンバランスの小さな低利得増幅器の利用が可
能となる。
パルス電流源１６は入力トランジスタＴＩ。
Ｔ２が本質的にバランスされていない場合にのみ利用さ
れ、もしすべてのトランジスタが互いにバランスされて
いるならば、ノリレス電流源１６の代わりに普通の電流
源を使用しうろことは理解されよう。
れ、もしすべてのトランジスタが互いにバランスされて
いるならば、ノリレス電流源１６の代わりに普通の電流
源を使用しうろことは理解されよう。
出力電圧レベルが入力電圧レベルと大きく違わない場合
本発明は直流増幅器を必要とするが、交差結合又は直接
結合によってトランジスタＴ５゜Ｔ６のベースの位相を
単に調節するだけで反転増幅器又は非反転増幅器と共に
使用しうる。
本発明は直流増幅器を必要とするが、交差結合又は直接
結合によってトランジスタＴ５゜Ｔ６のベースの位相を
単に調節するだけで反転増幅器又は非反転増幅器と共に
使用しうる。
添付図は本発明を組込んだ差動並列帰還感知増幅器を示
す図である。
す図である。
Claims (1)
- １ 第１、第２、第３、第４、第５及び第６のトランジ
スタを有し、前記第１及び第２のトランジスタのベース
は夫々第１及び第２の入力線に結合されコレクタは夫々
抵抗を介して電源の一端に結合されエミッタは共通は結
合されて前記電源の他端に結合され、前記第３及び第４
のトランジスタのベースは夫々前記第１及び第２のトラ
ンジスタのコレクタに結合されコレクタは前記電源の一
端に結合されエミッタは夫々第１及び第２の出力線に結
合され、前記第５及び第６のトランジスタのベースは夫
々前記第１及び第２の出力線に結合されコレクタは夫々
前記第１及び第２の入力線に結合されると共に夫々抵抗
を介して前記第１及び第２の出力線に結合されエミッタ
は共通に結合されて前記電源の他端に結合されている差
動増幅回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/029,590 US4264832A (en) | 1979-04-12 | 1979-04-12 | Feedback amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55138908A JPS55138908A (en) | 1980-10-30 |
| JPS5843837B2 true JPS5843837B2 (ja) | 1983-09-29 |
Family
ID=21849831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55029280A Expired JPS5843837B2 (ja) | 1979-04-12 | 1980-03-10 | 差動増幅回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4264832A (ja) |
| EP (1) | EP0017730B1 (ja) |
| JP (1) | JPS5843837B2 (ja) |
| DE (1) | DE3061954D1 (ja) |
| IT (1) | IT1150088B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6410339U (ja) * | 1987-07-03 | 1989-01-19 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4477846A (en) * | 1981-12-21 | 1984-10-16 | International Business Machines Corporation | Sensitive amplifier having a high voltage switch |
| US4547685A (en) * | 1983-10-21 | 1985-10-15 | Advanced Micro Devices, Inc. | Sense amplifier circuit for semiconductor memories |
| US4622475A (en) * | 1984-03-05 | 1986-11-11 | Tektronix, Inc. | Data storage element having input and output ports isolated from regenerative circuit |
| US5182560A (en) * | 1989-12-22 | 1993-01-26 | Texas Instruments Incorporated | Analog-to-digital converter for high speed low power applications |
| US4991141A (en) * | 1990-02-08 | 1991-02-05 | Texas Instruments Incorporated | Sense amplifier and method for sensing the outputs of static random access memory cells |
| GB2459865B (en) * | 2008-05-07 | 2011-03-16 | Wolfson Microelectronics Plc | Amplifier Circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3621301A (en) * | 1969-12-31 | 1971-11-16 | Ibm | Threshold-responsive regenerative latching circuit |
| NL174606C (nl) * | 1971-06-03 | 1984-07-02 | Motorola Inc | Differentiaalversterker. |
| US3745539A (en) * | 1972-03-20 | 1973-07-10 | Ibm | Latch type regenerative circuit for reading a dynamic memory cell |
| GB1401262A (en) * | 1973-02-23 | 1975-07-16 | Ibm | Data storage apparatus |
| DE2460146C3 (de) * | 1974-12-19 | 1981-11-05 | Ibm Deutschland Gmbh, 7000 Stuttgart | Bipolare Leseschaltung für integrierte Speichermatrix |
-
1979
- 1979-04-12 US US06/029,590 patent/US4264832A/en not_active Expired - Lifetime
-
1980
- 1980-02-21 DE DE8080100857T patent/DE3061954D1/de not_active Expired
- 1980-02-21 EP EP80100857A patent/EP0017730B1/de not_active Expired
- 1980-03-07 IT IT20406/80A patent/IT1150088B/it active
- 1980-03-10 JP JP55029280A patent/JPS5843837B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6410339U (ja) * | 1987-07-03 | 1989-01-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0017730A1 (de) | 1980-10-29 |
| US4264832A (en) | 1981-04-28 |
| JPS55138908A (en) | 1980-10-30 |
| EP0017730B1 (de) | 1983-02-16 |
| IT8020406A0 (it) | 1980-03-07 |
| IT1150088B (it) | 1986-12-10 |
| DE3061954D1 (en) | 1983-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59148416A (ja) | カスコ−ド差動増幅器 | |
| US4264832A (en) | Feedback amplifier | |
| US4318050A (en) | AM Detecting circuit | |
| JPS5840370B2 (ja) | ゾウフクカイロ | |
| JP2676823B2 (ja) | バイアス回路 | |
| JP2934520B2 (ja) | レベル判定回路 | |
| JP3332724B2 (ja) | 差動増幅装置 | |
| JP3283981B2 (ja) | 差動増幅器 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS59132213A (ja) | 電流制限回路を有する差動増幅器 | |
| JP3317240B2 (ja) | 利得制御増幅器 | |
| JP3057780B2 (ja) | 半導体集積回路 | |
| JPH0543532Y2 (ja) | ||
| JPS6259926B2 (ja) | ||
| JPH0441610Y2 (ja) | ||
| SU1635250A1 (ru) | Усилитель мощности | |
| JPS62234406A (ja) | 電力増幅回路 | |
| JPS5851683B2 (ja) | Ｂｔｌ方式増巾回路 | |
| JPH05226949A (ja) | 増幅回路 | |
| JPS6149506A (ja) | 増幅器 | |
| JPS60113525A (ja) | Ｅｃｌゲ−ト回路 | |
| JPS5854B2 (ja) | ヒカクキ | |
| JPS586419U (ja) | 利得制御増幅回路 | |
| JPS5927616A (ja) | ヒステリシス・コンパレ−タ回路 | |
| JPS6133007A (ja) | 利得制御回路 |