JPS5845176B2 - 3↓−5族化合物半導体のプラズマ陽極酸化法 - Google Patents

3↓−5族化合物半導体のプラズマ陽極酸化法

Info

Publication number
JPS5845176B2
JPS5845176B2 JP54024525A JP2452579A JPS5845176B2 JP S5845176 B2 JPS5845176 B2 JP S5845176B2 JP 54024525 A JP54024525 A JP 54024525A JP 2452579 A JP2452579 A JP 2452579A JP S5845176 B2 JPS5845176 B2 JP S5845176B2
Authority
JP
Japan
Prior art keywords
semiconductor
plasma
oxide film
atoms
anodic oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54024525A
Other languages
English (en)
Other versions
JPS55117244A (en
Inventor
吉孝 古川
猛 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP54024525A priority Critical patent/JPS5845176B2/ja
Publication of JPS55117244A publication Critical patent/JPS55117244A/ja
Publication of JPS5845176B2 publication Critical patent/JPS5845176B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 本発明はDI−V族化合物半導体表面一絶縁膜の界面に
準位の少ない、優れた電気特性を有する絶縁膜の形成法
に関するものである。
従来から、プラズマ陽極酸化法は半導体表面に酸化膜を
形成する手法として使用されてきたものであるが、m−
v族化合物半導体、たとえば、GaAs表面を酸化した
場合に得られる半導体−酸化膜界面は必らずしも良好な
特性を示さなかった。
これはプラズマ陽極酸化を0□ガスのプラズマ放電で進
行させているため、O原子が化合物半導体表面のダング
リングボンドに結合しにくいからである。
5i−8i02が安定した界面特性をもつのは、膜中の
O原子がSi表面層原子のダングリングボンドと結合し
、準位密度を著しく低減しているからである。
以上の理由で、02プラズマ放電で作製した■−■族化
合物半導体表面−酸化膜界面には準位密度が太きいとい
う電気特性の悪ざがあった。
本発明はこれらの欠点を解決するために、I−V族化合
物半導体上に酸化膜を形成する場合に、半導体結晶表面
のダングリングボンドと結合しやすい水素ガスをプラズ
マ陽極酸化の過程に導入しとくに酸化膜中に水素原子を
含有させることを特徴とし、その目的は■−■族化合物
半導体表面と酸化膜界面の準位を減らして良質の電気特
性を示す界面をもった半導体装置を得ることにある。
以下に本発明を実施例により詳細に説明する。
H原子が結晶表面層原子のダングリングボンドと強い結
合をすることはよく知られている。
本発明はm −、、−v族化合物半導体のプラズマ陽極
酸化の過程において、■−■原子の活性な作用を有効に
利用しようとするものである。
すなわち、本発明は酸化膜中にH原子を取り込むように
酸化膜の形成を進行させる方法を提供するものである。
第1図は本発明に使用するプラズマ放電装置であり、1
はチャンバ、2はチャンバ1へのガス導入管、3は水蒸
気溜め、4はFI2ガス溜め、5は真空ポンプに連結さ
れた排気管、6は高周波コイル、7は試料8を載置する
下部電極、9は−L部電極、10は減速調整電極である
チャンバ1内に水蒸気()、−I 20 )溜め3、あ
るいはこれとH2ガス溜め4からH2O、あるいは■I
2ガスとFI20の混合ガス(ただし、混合比は幅があ
るので制限しない)を導入し、高周波放電を開始すれば
、チャンバ1内の雰囲気ガスは次式のような成分でプラ
ズマ放電する。
(■■2+H20)→(H+0+OH) いま、半導体試料8を載置した下部電極7をアノード、
上部電極9をカソードとして放電させれば、0原子によ
り酸化が進行する。
たとえば、半導体試料8としてGaAs結晶を用いれば
、(酸化ガリウム、酸化ヒ素)を主成分とする酸化膜が
結晶表面に形威されて行く。
この場合、従来の方法と違って、本発明の方法ではプラ
ズマ雰囲気内にH原子が多量に存在するため、形成され
る酸化膜内には■4原子が多量に取り込まれるという特
徴がある。
雰囲気内にH2ガスを混入しなくても、H原子はH20
ガスの分解から得られるので、あえて混入する必要もな
いが、しかし、多量にI−1原子を酸化膜中に取り込む
ためには、F■2ガスを混入することが必要である。
このようにして酸化膜中に取り込まれた)(原子は半導
体結晶−酸化膜の界面で重要な働きをする。
すなわち、従来、結晶表面層原子のダングリングボンド
は半導体表面に準位を形威し、電気特性を低下させてき
たが、本発明においては、酸化膜中に取り込まれたH原
子がこのダングリングボンドと結合し、準位密度を著し
く減少させる。
この結果として、本発明で作成された半導体結晶−酸化
膜界面は優れた電気特性を示すようになった。
酸化膜形成前の半導体結晶面は、通常種々の理由で汚染
されている。
したがって、酸化膜形成前に表向を清浄化することは価
値がある。
これは、本発明においては、同一雰囲気のまま、下部電
極γと上部電極9の電位を逆にすれはよい。
このエツチング過程で、結晶の表面は清浄化される。
従来の方法では、この過程で結晶表面層に多くのダング
リングボンドができてしまうが、本発明では、この段階
ですでに雰囲気中のH原子がダングリングボンドと結合
するという利点がある。
以上説明したように、本発明による水蒸気あるいは水蒸
気と水素の雰囲気中のプラズマ放電を利用した■−V族
化合物半導体の陽極酸化は、(1)ダングリングボンド
の激減した良質の半導体−酸化膜界面が得られる、 (2)結晶表向の清浄化が電極電位の反転のみで行なう
ことができる。
そして、結晶表面のダングリングボンド密度を大幅に抑
えることを可能とする、 などの特徴があり、本方法は、■I−■族化合物半導体
のMOSFETのゲート酸化膜の作製に有効であり、こ
れにより、II−V族化合物半導体の反転領域が実現で
きる。
【図面の簡単な説明】
第1図は本発明に使用するプラズマ放電装置の概略図で
ある。 図において、1・・・・・・チャンバ、2・・・・・・
ガス導入管、3・・・・・・水蒸気溜め、4・・・・・
・FI2ガス溜め、5・・・・・・排気管、6・・・・
・・高周波コイル、7・・・・・・下部電極、8・・・
・・・試料、9・・・・・・−1部電極、10・・・・
・・減速調整電極。

Claims (1)

  1. 【特許請求の範囲】 1 水蒸気あるいは水蒸気と水素との混合雰囲気をプラ
    ズマ放電させ、III−V族化合物半導体をアノード側
    に配置して、前記半導体の表面を酸化させることを特徴
    とする■−■族化合物半導体のプラズマ陽極酸化法。 2 水蒸気あるいは水蒸気と水素との混合雰囲気をプラ
    ズマ放電させ、■−■族化合物半導体をカソード側に配
    置して前記該半導体の表面をプラズマエツチングし、し
    かる後、前記と同一雰囲気をプラズマ放電させ、前記半
    導体をアノード側に配置して前記半導体の表面を酸化さ
    せることを特徴とする■−■族化合物半導体のプラズマ
    陽極酸化法。
JP54024525A 1979-03-05 1979-03-05 3↓−5族化合物半導体のプラズマ陽極酸化法 Expired JPS5845176B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54024525A JPS5845176B2 (ja) 1979-03-05 1979-03-05 3↓−5族化合物半導体のプラズマ陽極酸化法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54024525A JPS5845176B2 (ja) 1979-03-05 1979-03-05 3↓−5族化合物半導体のプラズマ陽極酸化法

Publications (2)

Publication Number Publication Date
JPS55117244A JPS55117244A (en) 1980-09-09
JPS5845176B2 true JPS5845176B2 (ja) 1983-10-07

Family

ID=12140564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54024525A Expired JPS5845176B2 (ja) 1979-03-05 1979-03-05 3↓−5族化合物半導体のプラズマ陽極酸化法

Country Status (1)

Country Link
JP (1) JPS5845176B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61279180A (ja) * 1985-06-04 1986-12-09 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
EP0419693A1 (de) * 1989-09-25 1991-04-03 Siemens Aktiengesellschaft Verfahren zur Passivierung von Kristalldefekten in poly-kristallinem Silizium-Material
FR2741361B3 (fr) * 1995-11-22 1998-04-17 Balzers Hochvakuum Procede pour traitement thermochimique de surface par immersion dans un plasma, installation pour ce procede, utilisations et pieces obtenues

Also Published As

Publication number Publication date
JPS55117244A (en) 1980-09-09

Similar Documents

Publication Publication Date Title
Faur et al. XPS investigation of anodic oxides grown on p‐type InP
US7615441B2 (en) Forming high-k dielectric layers on smooth substrates
US5210056A (en) Method for forming a gate oxide film of a semiconductor device
KR101163429B1 (ko) 반도체 장치 및 그 제조 방법
EP0805484A1 (en) Method of cleaning substrates
US5176756A (en) Method for fabricating a semiconductor device including a step for cleaning a semiconductor substrate
Liu et al. Deep level transient spectroscopy study of GaAs surface states treated with inorganic sulfides
US5336361A (en) Method of manufacturing an MIS-type semiconductor device
JPH10247636A (ja) 半導体装置及びその製造方法
JPS5845176B2 (ja) 3↓−5族化合物半導体のプラズマ陽極酸化法
JPH11186229A (ja) ドライエッチング方法及び半導体装置の製造方法
US7435301B2 (en) Cleaning solution of silicon germanium layer and cleaning method using the same
JP2808799B2 (ja) 窒化シリコン膜のエッチング方法
JP2970236B2 (ja) GaAsウェハ及びその製造方法
JP3336175B2 (ja) シリコンウエ−ハおよびその洗浄方法
JPH0473613B2 (ja)
JPS60246636A (ja) 半導体装置の製造方法
KR0166803B1 (ko) Bpsg 박막의 안정화방법
JP2706964B2 (ja) 半導体装置の製造方法
JP2720962B2 (ja) エツチングガス及びこれを用いたエツチング方法
JP3228143B2 (ja) SiOF膜の成膜方法及び半導体装置
KR930011114B1 (ko) 반도체기판의 표면세정방법
KR100243902B1 (ko) 반도체소자의 게이트절연막 형성방법
KR940002738B1 (ko) 반도체기판의 표면세정방법
KR100274912B1 (ko) 혼합가스를 이용한 inp 박막의 식각 방법