JPS5847918B2 - 時分割交換方式のライン・スイツチ制御装置 - Google Patents

Description

【発明の詳細な説明】 本発明は時分割バスと、タイム・スロット系列を規定す
る一連の離散的な値を有する信号をそれぞれ発生するタ
イム・スロット・カウンタと、各各がラインごとに対応
してタイム・スロット内でそのラインをバスに接続する
ように構威された複数個のライン・スイッチと、ライン
スイッチのアドレスを発生する共通制御装置ζを含む時
分割交換方式のライン・スイッチ制御装置に関する。

時分割交換方式では、時分割バスを通して、呼に割り当
てられたタイムスロットの間に各々の呼に関連した加入
者を瞬間的に接続することによって、複数個の呼びを同
時に接続することができる。

各々の瞬間的接続は複数個の通常は開状態にあるライン
スイッチを閉戊することによって行なわれる。

このようなスイッチの各々はシステムに接続された個々
の加入者に専用に設けられる。

代表的には各々のタイムスロットの間に必要となるスイ
ッチの閉或はクロツク・パルス源からのパルス６こ応動
じて周期的に動作するタイム・スロット・カウンタから
の出力数値に応動するライン・スイッチ制御装置によっ
て実現される。

また準備制御を可能にするために各タイム・スロットの
間にどの加入者を接続するかを記録するために何らかの
形態の記憶装置が必要である。

ライン・スイッチ制御器は記憶装置とは分離しているの
で、もしタイミングあるいはメモリの誤りが生ずると、
判断不能の状態が生ずる。

例えば、ある特定の加入者に対するタイム・スロットの
割り当てが誤ってメモリに入ると、その加入者はシステ
ムが期待したのとは異ったタイムスロットで接続されて
しまうことになる。

この問題は本発明に従って、ライン・スイッチ制御装置
は各々がライン・スイッチに接続されタイム・スロット
信号の選択できる位相を有する制御信号と対応するライ
ン・スイッチを閉戊するための閉成信号を発生するため
の複数個の制御信号発生器を有し、該制御信号発生器は
共通制御からの特定Ｄライン・スイッチのアドレス信号
と特定のタイムスロットを指定する割り当て信号とに応
動してその特定のタイムスロットにおいて所定の値を持
つ制御信号に対応して閉戒信号を発生するようになって
おり、これによって閉或信号に応動して特定のライン・
スイッチが閉成されるようにしたことを特徴とする時分
割交換方式によって解決される。

本発明の目的はライン・スイッチ制御装置と割り当てメ
モリが分離した時分割交換方式における判断不能な制御
状態をなくすことにある。

本発明の他の目的はライン・スイッチ制御とタイム・ス
ロット割当てメモリの機能を単一の装置で実現すること
にある。

本発明に従えば、クロツク・パルスを計数するリセット
可能な制御カウンクが各々のライン・スイッチに割り当
てられる。

各制御カウンタはタイムス田ントの数の最大値に等しい
値となった後で再起動する。

制御カウンタはそのカウンタの最上位のビットが１から
Ｏに変化するタイム・スロットで対応するライン・スイ
ッチを閉或するように構或されている。

従ってそれに対応するライン・スイッチを閉或すべきタ
イム・スロットで、そのタイム・スロット・カウントで
決まるタイムスロットにおいてカウンタを全て零にリセ
ットすることによって、正しいライン・スイッチの制御
が行なわれる。

この後はそのタイム・スロットが生ずるたびにカウンタ
には最上位のビットの１から０への変化が生じ、それに
よって対応するライン・スイッチが閉或することになる
。

上述の制御カウンタ装置に２進減算器を追加することに
よって、タイム・スロットの割り当てを示す便利な手段
が生れる。

タイム・スロット・カウンクの出力数値は被減数として
減算器に与えられ、また選択された制御カウンタの数値
が減数として与えられるようにするアドレス可能な制御
論理回路が設けられている。

特定のタイム・スロット・カウンクの出力で、タイム・
スロットの割り当てを実行するために制御カウンタがリ
セットされ、またすべてのカウンタは連続した制御パル
スで増分されるのであるから、タイム・スロット・カウ
ンタの出力数値は各制御カウンタの出力数値と比較して
、そのカウンタがリセットされるタイムスロットの番号
に対応する数だけ異なることになる。

従ってタイム・スロットカウンクの出力と任意の制御カ
カウンタの出力Ｑ差はその制御カウンタとそれに対応す
るライン・スイッチが割り当てられたタイム・スロット
を示すことになる。

したがって制御論理回路のアドレスを適切に形成するこ
とによって、任意の加入者に割り当てられたタイム・ス
ロット従って対応する呼を容易に判定することができる
。

本発明の一つの特徴に従えば、複数個のリセット可能な
制御カウンクが該ライン・スイッチの各各の制御を行な
う。

本発明の他の特徴に従えば、タイム・スロットの値から
特定の制御カウンタの内容を減算することによって、算
術的減算器がタイム・ス田ノト割り当て情報を得ること
ができる。

本発明の彼此の目的および特徴は以下の図面を参照した
説明によってさらに良く理解されるものと思われる。

図面全体の中で、複数個の同様な回路あるいは構成要素
が同様な機能を実行する場合が頻々ある，このときには
同一であることを強調し、このような同様の構成部分の
参照を便利にするために、これらにはすべて同一の番号
を付け、さらに個々の要素を識別するために、異なるア
ルファベットによる添字を付けることにする。

従って電話機１００という表現は複数個の同様な要素、
すなわち電話機１００Ａ乃至１００Ｎを含む要素のグル
ープをまとめて示すことになる。

第１図は本発明を時分割交換方式に使用する方法を示す
機能的ブロック図である。

第１図のシステムを用いれば、図示の目的で２線式ライ
ン１２０によってシステムに接続された複数個の電話機
１００の間で無制限に会話を行なうことができる。

ライン・スイッチ１０５は当業者には周知の回路である
。

ライン・スイッチ１０５の各々は電話機１００の内の個
々のものに専用に用いられ、電話機の間の相互通信を行
なうために、リード対１１０を通して制御される。

この相互接続は共通のタイム・スロットで複数個のライ
ン・スイッチ１０５を同時に閉戒することによって実行
されるつあるタイム・スロットでライス・スイッチ１０
５の内の１個が閉成するとその電話機からの信号のサン
プルが第１図のリード１３０の内の対応するアルファベ
ットの添字によって示されるものに発生される。

従って、すべての同時に閉成されたライン・スイッチは
それが閉成されたタイム・スロットにおいてリード１３
０上にサンプルを生ずる。

これらのサンプルは加算回路網１２５によって加算され
る。

この回路網はどのような周知の型のものであってもよく
、例えば加算用に構威した演算増幅器でよい。

この結果として得られた和のサンプルは時分割バス１４
０に与えられ、リード１４５を通してライン・スイッチ
に戻される。

各ライン・スイッチにおいて、対応する電話機のサンプ
ルが減算される。

これによって、その振幅がそのタイムスロットでサンプ
ルされたすべてのサンプルの内でそのラインスイッチに
対応する電話機のサンプルを除くものの和が得られる。

このサンプルの値は、そのタイム・スロットが次に生じ
て同じライン・スイッチが再び動作するまで対応する電
話機に与えられる。

このプロセスによって、同一のタイム・スロットに接続
されたすべての他の電話機からの信号の和に等しい信号
を各電話機が受け、多重合議通話が可能となる。

ライン１２０を通しで受信された対応する電話機のフッ
ク状態（オンーフツクであるかオフーフックであるか）
の伝送を可能にするために、スイッチ１０６はリード１
１１を通して制御される。

以下に説明するように、スイッチ１０６の内では■つだ
けが一時に閉或され、任意の時点でバス１４１にどの電
話吸のフック状態が存在するかについて疑問が生じない
ようになっている。

スイッチ１０６はどのような形式の伝送ゲートでもＡＮ
Ｄゲートでもよい。

ライン・スイッチ制御器１１５（後述する）はり一ド１
１１を通してスイッチ１０６の個々のものの閉成を実行
し、リード対１１０を通してこれを動作し、ある呼に参
加している加入者に対応するライン・スイッチ１０５の
グループの割り当てタイムスロットの間にこれを同時に
閉或するように動作する。

先に説明したようにこれらのタイムスロットの系列は破
線ｌこよって説明的に示されたリード１７５を通して（
以後これをラインのグループの説明的表示とする。

）ライン・スイッチ制御器１１５に与えられるタイムス
ロット計数値によって規定される。

この繰返しの計数系列の自然の結果としてライン・スイ
ッチの動作系列は繰返し型のものとなる。

ライン・スイッチの特定のグループがある特定のタイム
スロットに一度割り当てられると、ライン・スイッチ制
御器１１５は与えられたタイムスロットでライン・スイ
ッチのそのグループを連続的に動作することになる。

り−ド１７０を通してそのライン・スイッチに対応する
アドレスを与え、同時にリード１６５上の信号によって
割り当てを付勢することによって、タイムスロットはそ
のグループの各ライン・スイッチに個々に割り当てられ
る。

リード１７０を通して特定ノタイムスロットにアドレス
が与えられたときに、ライン・スイッチ制御器１１５は
またリド１８０にアドレスを受けたラインスイッチのタ
イムスロット割り当てを示す数を発生し、またリード１
４１にアドレスを与えられた電話機のフック状態を発生
する。

システム・クロツクはり一ド１６０を通してライン・ス
イッチ制御器１１５に与えられ、すべての内部論理回路
の動作の時間規準を与える。

第１図において、ライン・スイッチ制御に直接関係のな
い共通制御の接続は除いてある。

共通制御装置１５０の構戒要素と機能はここにおける発
明の一部であるとは考えていない。

しかしながら、共通制御によって実行される特定の機能
についても、そのライン・スイッチ制御器１１５との相
互関連のより完全な理解を得るために広く論ずることに
する。

共通制御装置１５０はライン・スイッチ制御に特に関連
した機能を除いて、交換方式に通常見られるすべての制
御機能を有している。

このような機能の例としては、呼び出し信号の制御と検
出、ダイヤル信号の呵御と検出などがある。

共通制御はまたシステム・クロツク タイム・スロット
・カウンタのようないくつかの標準的機能を有しており
、これらはそれぞれ、リード１６０およびリード１７５
を通してライン・スイッチ制御器１１５に結合されてい
る。

共通制御装置１５０にはまた交換手が実行するような通
常の管理機能、たとえば未使用のタイ・ムスロットの判
定、でのタイム・スロットを持ち行列中の呼びに割り当
てるかの判定のような機能を実行する装置を含んでいる
。

従って、共通制御装置１５０はリード１７０を通してラ
イン・スイッチ制御器に対して、これが特定のライン・
スイッチへのアクセスを望むことを示し、またリード１
６５を通してライン・スイッチに特定のタイム・スロッ
トを割り当てることを望むことを知らせる。

リー−ド１８０を通して共通制御器によって受信される
タイム・ス田ント割り当て情報とリード１５１を通して
受信される時分割バス信号とが管理と制御に必要な情報
となる。

第２図は第１図のライン・スイッチ制御器１１５の実施
例の論理図である。

ライン・スイッチ制御器１１５は一般に個々の電話機１
００に専用に設けられた複数個の制御信号発生器２００
と、アドレス・デコーダ２１０および減算器２２０とを
含んでいる。

すべての制御信号発生器２００は同様であるから、発生
器２００Ａについてだけ詳述しよう。

第３図は第２図の実施例の説明に有用な波形図である。

種々の波形は共通の時間軸で描かれているが、各々には
ローマ数字による表示が付いている。

これらの数字はその波形が生ずる第２図上の場合に付け
られた数字に対応するものであることに注意されたい。

波形■，■，■および累は１６個の可能な離散的レベル
を持つものとして示されており、これに対して他のすべ
ての波形は２値的である。

これらのレベルはシステムのタイム・スロット計数値の
異る値や、システムのクロツクによって駆動されるカウ
ンク２０１の内の一つ（後述）の出力を示すものである
。

もちろんシステム内の数字を１６に限定したことは、１
６個のタイム・スロットしかないことを意味する。

ここで１６なる数字を選定したことは何かの制限ではな
く、図示の便利のためにすぎない。

クロツク・パルス波形■はインパルスの系列として図示
されていることに注意されたい。

実際には、クロック・パルス波形は矩形波でもよいが、
第３図に幅の狭いパルスを描くことが困難なため、パル
スの系列として図示されている。

同じ理由から、クロツク・パルスの幅を持つ波形■とＸ
もインパルスとして示されている。

他のすべての波形のパルスは全クロツク周期の幅を有し
ている。

波形■およびＸの基線は破線となっていることに注目さ
れたい。

これは制御信号発生器２００Ａおよび２００Ｎに対応す
る信号だけを示してあり、すべての他の波形は説明の便
利と容易さのために省略されていることを示す。

実際には、これらの波形はすべての制御信号発生器から
のサンプルを含む信号の系列となる。

リード１７０を経由して与えられた異るアドレス・ワー
ドに応動して、アドレス・デコーダ２１０は制御信号発
生器２００の各々に対する付勢信号ヲリード２３５上の
異るものに発生する。

これらの付勢信号はまた制御信号発生器２００を通して
リード１１１を通してフック・スイッチ１０６の閉威を
実行する。

各付勢信号が固有のア下レス・ワードに応動して発生さ
れるのであるから、一時には制御信号発生器２００は同
時にひとつしか動作しない。

制御信号発生器２００Ａおよび２００Ｎの付勢信号は、
それぞれ波形■および■に示されている。

２１０のような復号器は２進法のｎ者択一復号器として
当業者には周知である。

カウンタ２０１Ａは通常のリセット可能な２進カウンタ
で、システム中のタイム・スロットの総数に等しい最大
計数値を有している。

このカウンタはリード１６０および２３０Ａを通して与
えられる各クロツク・パルスによって増分され（波形Ｉ
）、その最大計数値に達した後で、例えば波形■では時
刻ｔ２で全零状態に自動的にリセットされる。

カウンタはまたＡＮＤゲート２０５Ａによるリード２０
４Ａ上のパルスを与えることによって、外部リセットす
ることもできる。

このパルスは制御信号発生器２００Ａにリード２３５Ａ
（波形■）によってアドレスが与えられ、同時にりード
１６５および２２５Ａを通して割り当てパルス（波形■
）が与えられたときに発生される。

従って、カウンタ２０１Ａは波形■および■のパルスの
同時発生によって、外部的にリセットされることになる
。

カウンタ２０１Ａの最上位のビットはリード２０３Ａを
通してフリツプ・フロツプ２０２ＡのクロツクＣ入力に
与えられる。

フリツプ・フロツプ２０２Ａは通常のＤフリツプ・フロ
ツプで、Ｃ入力に与えられた信号の負への変化でＤ入力
に現われる信号の状態をとる。

第２図に示すように、Ｄ入力は永久的に高レベル（論理
！１ １ １１ ）に布線してあるので、Ｃ入力に負の
変化が生ずると、そのたびにセットされるっＲ入力はリ
セット入力でこれはＤおよびＣ入力の効果を打ち消す。

Ｒ入力における円の印は、これが論理的低レベル゛゜０
″が与えられたできに動作することを示す。

Ｑおよび豆出力は通常のフリツプ・フロツプの相補出力
であり、フリツプ・フロツプがセット状態のときＱ出力
が論理＋１ １Ｉ＋ （高レベル）となる。

クロツク・パルスはリード２３０Ａおよび２０６Ａを通
してフリツプ・フロツプ２０２Ａのリセット入力に結合
されており、各クロツク・パルスの終りで、フリツプ・
フロツプをリセットする。

従ってフリツプ・フロツプ２０２Ａはリード１１０Ａ上
に相補的パルス対を発生する。

各対はカウンタがその最大値に対するか、あるいはりー
ド２０４Ａ上のｊセットパルスによるカウンタ２０１Ａ
のリセットによって開始され、リード２３０Ａ，２０６
Ａ上のクロックパルスによって終了する。

波形■はこれらのパルスの内の正のものを示している。

これらの正のパルスには同時にＱ出力からの負のパルス
（論理的に゛０″である。

）が付随していることを理解されたい。

カウンタ２０１Ａの最上位のビットが゛′１″から２１
０ １１に変化するたびに、これらのパルス対が第１
図のライン・スイッチ１０５の閉戒を行なう。

特定のタイムスロットの割り当てによってカウンタ２０
１Ａがはじめにリセットされると、この後パルス対はそ
のタイムスロットが繰返して生ずるたびにリード１１０
Ａ上に発生することが明らかであろう。

絶縁ゲート型の電解効果トランジスタＩＧＥＥＴ２０７
Ａはカウンク２０１Ａの内容を読み出すために周知のト
ランジスタ・ゲートの形式で使用されている。

ＩＧＦＥＴの各々のドレーンはカウンタ２０１Ａの出力
ビットの異るものに接続されている。

ゲートはカウンタ２０１Ａに対応するアドレスがリード
１７０に与えられたときにアドレス・デコーダ２１０か
らリード２３５Ａおよび２０８Ａを通して付勢信号（波
形■）を受信する共通の点に接続されている。

付勢信号パルスが生じたときに、カウンタ２０１Ａの計
数値がリード２４５Ａ上に発生する。

従って時点ｔ１における波形■の付勢パルスがリード２
４５Ａ上にカウンク２０１Ａの計数値を発生し、波形Ｘ
に見られるタイムスロット割り当て情報を生ずることに
なる。

これと同一の付勢パルスによってリド１１１、フック・
スイッチ１０６の１個、リード１３１の１本およびフッ
ク状態バス１４１を通して対応する電話機のフック状態
が伝送されることになる。

先に説明したように、アドレス・デコーダ２１０は一時
には一個の制御信号発生器２００を動作するように構威
されており、減算器２２０には一個の制御信号発生器の
内容だけが１回に与えられる。

減算器２２０はリード１７５を通して与えられたタイム
スロット計数値からリード２４５を通して与えられた制
御信号発生器２００の選択されたものの内容を減算する
。

これによってリード１８０上にはタイムスロット割り当
て表示が得られる。

減算器２２０はタイム・スロット計数値に対して制御信
号発生器の内容の２の補数を加えることによって減算を
実行する。

数の２の補数はその数の各ビットを反転し、その最下位
のビットに１を加えることによって通常の方法で発生さ
れる。

減算器では制御信号発生器のビットはインバーク２２１
によって反転される。

゛１″の加算は加算器２２３によって全体の加算を行な
うのと同時にリード２２２を通して反転されたビットに
加算される。

第２図においては、これは最下位のキャリー人力ビット
を与えるリード２２２を論理的″′１″レベルに固定的
に布線することによって行なわれる。

加算器２２３はどのような形の多ビット２進加算器でも
よい。

減算器２２０は常にリード１８０にアドレスを与えられ
た制御信号発生器のスロット割り当てに対応する数を発
生することは容易に示される。

カウンタ２０１が特定のタイムスロットに割り当てられ
ている限り、これは零にリセットされる。

任意時点におけるタイムスロット計数値とこれと同時に
生ずるアドレスされたカウンタの内容は、そのカウンタ
がリセットしていなければ割り当てられたタイムスロッ
トに等しい。

アドレスされたタイムスロットがリセットされてからは
、その差は負となり、減算器２２０は正の差の２の補数
を与える。

（この正の差はこの場合アドレスされたカウンタの内容
が後者より犬であるから、この間の差となっている。

）もし制御信号発生器がワードＩＩ Ｘ １１を与え、
タイム・スロット計数リード７５がワード゛Ｙ”を与え
、これらのワードが共にｎビットのワードであれば（最
上位の２進値は２ｎ−１である。

）リード１８０に現われるタイムスロット割当は、リセ
ット後は２ｎ−（Ｘ−Ｙ）に等シいことになる。

なぜならばｎビットの数の２の補数は２ｎからその数を
引いたものだからである。

これは（２ｎ＋Ｙ）−Ｘと書くこともできる。

すなわちＸがＹを越えるときには、数Ｙはその最上位の
ビットよりも１桁上位の追加のビットを持っているよう
に扱かわれる。

すなわちアドレスを与えられたカウンクはリセットされ
るのではなく計数を続けていたかのように扱かわれるの
である。

従ってこうして発生された差は常に正の差を発生させる
ようにした場合と同一の数となる。

従ってリード１８０に現われる数値は実際にタイムスロ
ット割当番号となる。

ライン・スイッチ制御器１１５の種々のコンポネントが
どのように動作するかを示す例として、電話機１００Ａ
と１００Ｎの間の接続を設定し、保守し、切断する場合
の例を示そう。

第３図の波形はこの例を説明するのに有用である。

時刻０において、両電話機１００Ａおよび１００Ｎは空
きである。

空きの電話機に対しては０タイムスロットが割り当てら
れているものと仮定し、すべての加入者にはオンフック
になった後このタイムスロットが与えられるものと考え
る。

従って時刻０において、カウンク２０１Ａおよび２０１
Ｎは共にタイム・スロット計数値０（波形■）に同期し
ている。

（波形■および■）すなわち共に零クイム・スロット計
数値にリセットされている。

次に電話機１００Ａがオフーフックする。

共通制御１５０は正常なサービス要求探索の一部として
、スイッチ１０６Ａがｔ１で（タイム・スロット１０の
時点であり、タイム・スロット１０は空きであるとここ
では仮定する。

）閉或したときに、これを検出する。

これをｔ１で実行するために、共通制御１５０はリード
１７０に電話機１００Ａに対応するアドレスを与え、こ
れによってリード２３５Ａに付勢パルス（波形■）を生
ずる。

オフ・フック状態の存在により、リード１６５には割り
当てパルス（波形■）が生ずる。

これによってカウンタ２０１Ａはリセットし（波形■）
、リード１１０Ａにライン・スイッチ閉或パルス（波形
■）を生じ、減算器２２０はリード１８０にスロット割
当読み出し゜’ １ ０ ” （図では振幅１０のパル
スとして示してある波形ＸＩ）を与える。

電話機１００Ａはこのときタイム・スロット１０に割り
当てられ、そのライン・スイッチはそのスロットで連続
的に動作することになる。

スロット割当読み出し゛’ １０ ”は共通判断に対し
て、電話機１００Ａをタイムスロット１０に割り当てる
動作が完了したことを知らせる。

次に電話機１００Ａはダイヤル音を受け、ダイヤルを実
行する。

ダイヤル操作が完了すると、共通制御１５０は電話機１
００Ａが電話機１００Ｎを呼んでいることを知り、時刻
ｔ２において、電話機１００Ｎに対してそれが空きか塞
がりかを調べる。

共通制御１５０はこれを電話機１００Ｎに対応するアド
レスをリード１７０に時刻ｔ２で与えることによって実
行し、リード２３５Ｎに付勢パルス（波形■）を受け、
リード（１８０：波形Ｍ）に制御信号発生器２００Ｎの
タイム・スロット割当状態を受け、バス１４１を通して
フック状態の伝送を行なう。

時刻ｔ２におけるスロット割当の値がＯであることは電
話機１００Ｎが空きであり、オン・フック状態はこれが
サービスを要求していないことを示す。

電話機１００Ｎが空きであることがわかると、共通制御
１５０はリード１７０に電話機１００Ｎのアドレスを発
生し、これと共にタイム・スロット１０が次に生じたと
きに（時刻ｔ３）でリード１６５に割当てパルス信号を
与える。

これによってカウンタ２０１Ｎはリセットし（波形■）
、この結果リード対１１０Ｎにライン・スイッチ制御パ
ルス対（波形Ｘ）が発生する。

リード１８０上のタイム・スロット割当て読み出し゛’
１ ０ ”は共通制御１５０に対してタイム・スロッ
ト１０による電話機１００Ａおよび１００Ｎの間の接続
が完了したことを示す。

カウンタ２０１Ａと２０１Ｎの内容（それぞれ波形■と
■）が時刻ｔ３とｔ５の間で同期していることは、電話
機１００Ａと１００Ｎが接続されていることを示す。

この時間の間では、共通制御１５０は空きタイム・スロ
ットの間に電話機１００の各々のフック状態を監視する
。

時刻１４（タイムスロット４の時点）で、電話機１００
Ａと１００Ｎがオン・フックすると、共通制御は電話機
１００Ｎに対して、そのアドレスをリード１７０に与え
、スロット割当て読み出してフック状態の信号を受ける
。

共通制御は電話機１００Ｎがオン・フックしたことを知
り、リード１８０上の゛’ １ ０ ”のよみ出しとタ
イム・スロット１０が空きであることを示すオン・フッ
ク信号と組合せる。

次のタイム・スロット０、すなわち時刻ｔ５ において
、カウンタ２０１Ｎはリード１７０上の電話機１００Ｎ
のアドレスと、リード１６５上の割り当てパルス（波形
■）を同時に与えることによって、リセットされ、この
結果、リード対１１０Ｎにライン・スイッチ制御パルス
（波形Ｘ）が、リード１８０上にタイムスロット読み出
しが生ずることになる。

タイム・スロット割当読み出しが？＋ ０ ９１である
ことは共通制御に対して電話機１００Ｎが空き状態に戻
ったことを示す。

同様に電話機１００Ａもオン・フックとなったことがわ
かり、時刻ｔ６のタイム・スロットＯで空き状態となる
。

ｔ６で゛Ｏ″スロット割当が共通制御に受信されると、
これはタイム・スロット１０が空きになったことを示す
。

上述の例ではカウンタ２０１の各々はその対応する電話
器が空きになると零タイム・スロットにリセットされる
ことに注目されたい。

各々の場合、このためにはタイム・スロットＯを待って
、これが生ずると、リード１７０に電話機のアドレスを
、リード１６５に割当パルスを同時に与えることになる
。

リード１７０には一時には１アドレスしか現われないの
で、カウンタ２０１の内の１個しか一時にはリセットさ
れない。

従って、切断されるべき呼が複数個あるときには、各々
は０タイムスロットが次々に生ずるまで待たなければな
らない。

このような状況が生ずると、切断を待つ呼びがタイム・
スロットを占有するのみならず、どの電話機が切断を要
求しているかを記憶したり、これに優先順位を与えるた
めに、追加の装置を必要とする。

そのアドレスが共通制御装置１５０によって発生された
ときにはいつでも、指令によって各電話機をＯタイム・
スロットに割り当てることができるようにしておけば、
動作はかなり簡単化でき、装置の複雑さも軽減すること
ができる。

第２図の構成に第４図のような変更を行なって、カウン
タ２０１に周知のプリセット型カウンタを使用して、そ
のプリセット入力にパルスが与えられたときに、与えら
れたプリセット値にセットできるようにすれば、このよ
うな利点が得られる。

リード１７５に現われるタイム・スロット計数値にプリ
セット計数値を対応させ、共通制御装置１５０が上述の
アドレス信号に加えて、切断パルスを与えるようにすれ
ば、これが実現される。

第４図では切断パルスはり一ド１５５に現われ、リード
２４０を通してカウンタ２０１に結合される。

動作に当っては、カウンタ２０１のひとつはりード１７
０上のそのアドレスにリード１５５上の切断パルスが伴
っているときにそのタイム・スロット計数値にリセット
される。

タイム・スロット計数値に同期していれば、これには零
タイムスロットに割り当てられていることになる。

リ一 ド１８０にタイム・スロット割当読み出し゜′Ｏ
″が現われ共通制御装置１５０に対して指令されたスロ
ットＯの割り当てが行なわれたことを示す。

以上本発明の特定の実施例について述べたが本発明の精
神と範囲を逸脱することなく、種々の変更が可能である
ことを理解されたい。

本発明を要約すれば次の通りである。

（１）時分割バスと、各々が閉或すると加入者の内のそ
れぞれのものを該時分割バスに接続する複数個のライン
・スイッチと、その各々の間に呼の異るもＱを収容する
タイム・スロットの系列を規定する離散的な値の系列を
有する信号を繰返して発生する手段とを含む、複数個の
異る加入者の間の複数個の呼を設定することができる時
分割交換方式において、 該発生手段の信号の内の選択可能な位相を有する制御信
号を生威し、該制御信号の所定の値によって対応するラ
イン・スイッチが閉或するように動作する、各々が該ラ
イン・スイッチの一つに専用となった複数個の手段と、 該発生手段の信号から特定のカロ入者のライン・スイッ
チに対応する制御信号を引算して、その差が該加入者が
収容されたタイム・スロット６こ対応するようになって
いる手段と を含む時分割交換方式である。

（２）該発生手段の信号から減算されるべき制御信号を
選択する手段と、 該生或手段の内の異なるものの所定の値に応動して対応
するライン・スイッチの閉或を実行する複数個の動作手
段とをさらに含む前記第１項記載の時分割交換方式であ
る。

（３）時分割バスと、各々が閉成すると加入者の内のそ
れぞれのものを該時分割バスに接続する複数個のライン
・スイッチと、クロックパルス源と、クロツク・パルス
に応動してタイム・スロットの数より１だけ小さい最大
値までクロツク・パルスを計数するように動作するタイ
ムス口ットカウンタとを含む、異る複数個の加入者の間
の複数個の各呼を設定することができる時分割交換方式
において、 該タイムス口ットカウンタの最大計数値に対応する最大
計数値までクロツク・パルスを計数する複数個のリセッ
ト可能なカウンクと、該リセット可能なカウンタが所定
の計数値に対応したことに対応して各々が制御パルスを
発生し、各制御パルスに応じて該ライン・スイッチの異
るものの閉或を実行する複数個のパルス発生手段と、 該タイムス口ットカウンタの計数値から該リセツ１へ可
能なカウンタの選択されたものの計数値を引算する手段 とを含む時分割交換方式である。

４）該リセット可能なカウンタの選択可能なものをリセ
ットする手段をさらに含む前記第３項記載の知合せであ
る。

５）該カウンタの各々が、さらに該カウンタの計数値を
該タイム・スロット・カウンタの計数値のその時の値に
セットすることができる手段をさらに有する前記第３項
記載の組合せである。

６）該引算手段は２の補数の演算回路を使用し、該引算
手段は第１および第２の多ビツ１・２進入力と、最下位
のキャリービット入力と、多ビット和出力とを有する２
進全加算器と、 該タイム・スロット・カウンタの計数値を該第１の多ビ
ット入力に結合する手段と、 該選択可能なリセット端子付きカウンタの計数値のそれ
ぞれのビットを該第２の多ビット入力に結合する複数個
のインバータと、 該最下位のキャリー・ビット入力に固定の論理！１ １
１＋レベルを結合する手段とを含む前記第３項記載の
組合せである。

７）クロツク・パルス源と、タイム・スロットを規定す
るタイム・スロット計数系列を発生する手段とを含む、
割り当てられたタイム・スロットの間で時分割バスに複
数個の加入者を結合するように選択的に動作できる複数
個のライン・スイッチを含む時分割交換方式において、
該ライン・スイッチの制御装置は、 クロツク・パルスを計数するリセット可能なカウンタと
、 該カウンクをリセットするよう選択的に動作できる手段
と、 該カウンクの内容を読み出すよう選択的に動作できる手
段と、 該カウンタがその最大計数値に達して計数周期を再開し
たとき、それに応動して該ライン・スイッチのひとつに
パルスを発生して該ライン・スイッチを動作する手段と
を含み、 さらに該タイム・スロット計数系列から該読み出し手段
の出力を減算する手段と、 該読み出し手段の出力を並列に該引算手段の入力に与え
る手段と、 該生或手段のひとつの該読み出しおよびリセットを該シ
ステムのタイムスロットで行なう手段 とを含む時分割交換方式であるわ （８）該制御信号生戊手段の各々はさらに該タイムスロ
ット計数系列の瞬時値に該カウンタをセットする手段を
含むことを特徴とする前記第７項記載の制御器である。

【図面の簡単な説明】

第１図は本発明の装置を採用する方法を示す機能ブロッ
ク図、第２図は本発明の一実施例の論理回路図、第３図
は第２図の実施例を説明するのに有用な波形図、第４図
は第２図の構或を変更して呼の復旧を高速化する方法を
示す図である。 〔主要部分の符号の説明〕 請求範囲中の名称 符号 明細書中の名称時分割バス
１４０ 時分割バス ラインスイッチ １０５ ラインスイッチ共通制御
１５０ 共通制御装置ラインスイッチ伶１」
御器 １１５ ラインスイッチ宙１晴印器制御信号
発生器 ２００ 制御信号発生器減算回路
２２０ 減算回路 ２進全加算器 ２２３ 加算器

Claims (1)

1. 【特許請求の範囲】 １ 時分割バス、タイムスロット系列を規定する一連の
   離散的な値を有する信号を繰返し発生するタイムスロッ
   トカウンタ、各々がラインごとに接続され、タイムスロ
   ット内で該ラインをバスに接続するように構或された複
   数個のラインスイッチ、および ラインスイッチのアドレスを発生する共通制御装置とを
   含む時分割交換方式のラインスイッチ制御装置において
   ； 該ラインスイッチ制御装置は、各々がラインスイッチご
   とに接続されタイムスロット信号の選択可能な位相を有
   する制御信号および対応するラインスイッチを閉戒する
   閉成信号を発生する複数個の制御信号発生器を有し、 該制御信号発生器は、共通制御装置からの特定のライン
   スイッチのアドレス信号と特定のタイムスロットを指定
   する割当信号とに応動して特定のタイムスロットにおい
   て制御信号が所定の値をとるとき閉成信号を発生し、 これによって特定のラインスイッチが該閉或信号に応動
   して閉或す′ることを特徴とする時分割交換方式のライ
   ンスイッチ制御装置。 ２ 特許請求の範囲第１項記載のラインスイッチ制御装
   置において、前記制御信号発生器は関連するラインスイ
   ッチのアドレスに応動して制御信号を発生し、 前記ラインスイッチ制御装置はさらに該発生器の出力と
   前記タイムス口ットカウンタの出力に接続されアドレス
   を指定された発生器からの制御信号とタイムスロット計
   数信号とから該ラインスイッチに割り当てられたタイム
   スロットを識別する差信号を発生する減算器を含むこと
   を特徴とするラインスイッチ制御装置。 ３ 特許請求の範囲第１項に記載のラインスイッチ制御
   装置において、複数個の制御信号発生器の各々が同時に
   制御信号の同一の所定の値に達して複数個の閉成信号を
   発生し、これが対応するラインスイッチを閉成すること
   を特徴とするラインスイッチ制御装置。 ４ 特許請求の範囲第２項に記載のラインスイッチ制御
   装置において、前記演算器は、２の補数の演算を行い、 第１および第２の多ビット２進入力と、最下位のキャリ
   ーピット入力と、多ビット和出力とを有する２進全加算
   器と、 前記タイムス口ットカウンタを第１の多ビット２進入力
   に結合する手段と、 選択された制御信号発生器から該制御信号のそれぞれの
   ビットを第２の多ビット２進入力に結合する複数個のイ
   ンバータと、 最下位のキャリービット入力に固定の゜゛論理１′′レ
   ベルを結合する手段とを含むことを特徴とするラインス
   イッチ制御装置。