JPS5848410A - チップ型インダクタの製造方法 - Google Patents
チップ型インダクタの製造方法Info
- Publication number
- JPS5848410A JPS5848410A JP56147646A JP14764681A JPS5848410A JP S5848410 A JPS5848410 A JP S5848410A JP 56147646 A JP56147646 A JP 56147646A JP 14764681 A JP14764681 A JP 14764681A JP S5848410 A JPS5848410 A JP S5848410A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- magnetic
- manufacturing
- wire
- bar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はインダクタの製造方法に関するものである。
インダクタは非磁性体支持体の周囲に巻線した空芯型と
、磁性体芯の周囲に巻線した有芯型とがある。いずれに
おいても巻線する導体は、線間の電気的絶縁を確保すべ
く、エナメル、ホルマール。
、磁性体芯の周囲に巻線した有芯型とがある。いずれに
おいても巻線する導体は、線間の電気的絶縁を確保すべ
く、エナメル、ホルマール。
ポリウレタン、ポリイミド等の高分子樹脂からなる被膜
が施されている。近年、電子回路の小型化に伴って電子
部品の小型化が要請される中にあって、抵抗、コンデン
サ、トランジスタが急速にチップ化されているが、イン
ダクタのチップ化が遅れてわり、そのチップ化が強く望
１れる状況にある。更に、インダクタ特有の問題として
、電子回路が複雑になり、また、チップ型インダクタが
他の電子部品等と共に高密度に実装されると、外部ある
いは内部からの電磁気雑音をひろい、本来の動作に支障
をきたすことがあり、あるいはインダクタからの磁気が
他の回路に悪影響を与えることがある。このため、チッ
プ型インダクタにあって′は、巻線の周囲を磁性体で囲
い、外部磁性体と磁性体芯を磁性的に結合し磁力線が外
部にもれないようにした閉磁路型とすることが望捷れて
いる。
が施されている。近年、電子回路の小型化に伴って電子
部品の小型化が要請される中にあって、抵抗、コンデン
サ、トランジスタが急速にチップ化されているが、イン
ダクタのチップ化が遅れてわり、そのチップ化が強く望
１れる状況にある。更に、インダクタ特有の問題として
、電子回路が複雑になり、また、チップ型インダクタが
他の電子部品等と共に高密度に実装されると、外部ある
いは内部からの電磁気雑音をひろい、本来の動作に支障
をきたすことがあり、あるいはインダクタからの磁気が
他の回路に悪影響を与えることがある。このため、チッ
プ型インダクタにあって′は、巻線の周囲を磁性体で囲
い、外部磁性体と磁性体芯を磁性的に結合し磁力線が外
部にもれないようにした閉磁路型とすることが望捷れて
いる。
かかるチップ型インダクタとして、大別して２つのタイ
プが提案されている。その一つは第１図に断面図で示す
もので、磁性体芯１にポリウレタン線２を巻き、磁性体
函体３に装入した巻線の端子４を外部電極５に接続した
もので、外部電極は導電性ムｇ々インドである。このタ
イプのインダクタは巻線ターン数の調整により、インダ
クタンスの調整が容易で、プロセス的には簡単であるが
、ハンダ・デツプするとポリウレタン線２の耐熱性が不
充分なうえに、外部電極と巻線の接続が扁れやすく、不
良が出やすい。さらに、磁性体函体３の成形寸法の縮少
に限度があるため、インダクタとしての形状が大きくな
る、などの問題点がある。
プが提案されている。その一つは第１図に断面図で示す
もので、磁性体芯１にポリウレタン線２を巻き、磁性体
函体３に装入した巻線の端子４を外部電極５に接続した
もので、外部電極は導電性ムｇ々インドである。このタ
イプのインダクタは巻線ターン数の調整により、インダ
クタンスの調整が容易で、プロセス的には簡単であるが
、ハンダ・デツプするとポリウレタン線２の耐熱性が不
充分なうえに、外部電極と巻線の接続が扁れやすく、不
良が出やすい。さらに、磁性体函体３の成形寸法の縮少
に限度があるため、インダクタとしての形状が大きくな
る、などの問題点がある。
４１．−・・
他方、磁性体シートの上にコイル状の導電パタンを形成
し、これを連続的に積層したのち焼結し一体化した薄型
のチップ・インダクタが提案されている。この方法はイ
ンダクタの小型化には非常に有効な方法であるが、イン
ダクタンスを高めるためにコイル・ターン数として数１
０ターンするには積層数が非常に多くなり、プロセスが
煩雑になり、また、形状も大きくなるという問題点があ
る。さらに、同一形状でインダクタンスを変えた品種を
得るために積層方法を変更するのが煩雑になるという問
題点もある。
し、これを連続的に積層したのち焼結し一体化した薄型
のチップ・インダクタが提案されている。この方法はイ
ンダクタの小型化には非常に有効な方法であるが、イン
ダクタンスを高めるためにコイル・ターン数として数１
０ターンするには積層数が非常に多くなり、プロセスが
煩雑になり、また、形状も大きくなるという問題点があ
る。さらに、同一形状でインダクタンスを変えた品種を
得るために積層方法を変更するのが煩雑になるという問
題点もある。
本発明はかかる従来の問題点を除去し、プロセスが簡単
で量産性に富み、インダクタンスの調整も容易であり、
また、ハンダ・デツプにおけるトラブルの発生が少ない
インダク”りの製造方法を提供するものである。
で量産性に富み、インダクタンスの調整も容易であり、
また、ハンダ・デツプにおけるトラブルの発生が少ない
インダク”りの製造方法を提供するものである。
本発明の製造方法は、磁性体バーの周囲に導線を粗の巻
回部と密の巻回部とが交互に連続的に配置されるように
巻線する工程と、前記粗の巻回部′の導線が裸線であり
、その裸線の部分に焼成用溝を埋設するように磁性体バ
ーの周囲に磁性体を被覆する工程と、磁性体を焼成して
長尺インダクタ・バーとする工程と、粗の巻回部の中央
部分もしくは、はぼ中央部分で長尺インダクタ・ノ（−
を切断し、個々のインダクタ素片となす工程と、このイ
ンダクタ素片の両端に外部電極を形成する工程を有する
ことを特徴とするものである。
回部と密の巻回部とが交互に連続的に配置されるように
巻線する工程と、前記粗の巻回部′の導線が裸線であり
、その裸線の部分に焼成用溝を埋設するように磁性体バ
ーの周囲に磁性体を被覆する工程と、磁性体を焼成して
長尺インダクタ・バーとする工程と、粗の巻回部の中央
部分もしくは、はぼ中央部分で長尺インダクタ・ノ（−
を切断し、個々のインダクタ素片となす工程と、このイ
ンダクタ素片の両端に外部電極を形成する工程を有する
ことを特徴とするものである。
以下、本発明の実施例を具体的に説明する。
まず、第２図に示すような磁性体）（−６を用意する。
この磁性体バー６は、フェライト粉末（本実施例ではＦ
ｅ２ｅｓ、 ＮｉＯおよびＺｎＯが主成分）を圧縮成型
した後に焼成して得た。太きさは０・１×１・５ｍｎｆ
の断面で長さ３ｃｍである。
ｅ２ｅｓ、 ＮｉＯおよびＺｎＯが主成分）を圧縮成型
した後に焼成して得た。太きさは０・１×１・５ｍｎｆ
の断面で長さ３ｃｍである。
次に第３図に示すように、この磁性体ノく−６に導線７
を一端より他端に向って巻回する。ここで、導線７はそ
の断面構成が第４図の如く、６０μφの８６チムｇ−１
５％Ｐｄ合金線７１の外周に磁性体含有層７２を形成し
、さらに、ポリエステル樹脂皮膜７３を形成したもので
ある。ここで、磁３．３チフタル酸ジｎ−ブチル＋９０
％チルピノールのビイクルに６０％のフェライト粉末を
加えて混練したペーストにポリイソシアネートの４６係
酢酸工チル溶液２０％を添加して良く混合したものを塗
布・乾燥したものである。磁性体バー６にこの導線７を
連続的に他端に向って巻回するが、この巻回の巻装密度
を粗の巻回部８１と密の巻回部８２とが交互に配置され
るようにする。この密の巻回部８２は重ね巻きであって
も良く、この巻数は要求するインダクタンスの値により
決定する。
を一端より他端に向って巻回する。ここで、導線７はそ
の断面構成が第４図の如く、６０μφの８６チムｇ−１
５％Ｐｄ合金線７１の外周に磁性体含有層７２を形成し
、さらに、ポリエステル樹脂皮膜７３を形成したもので
ある。ここで、磁３．３チフタル酸ジｎ−ブチル＋９０
％チルピノールのビイクルに６０％のフェライト粉末を
加えて混練したペーストにポリイソシアネートの４６係
酢酸工チル溶液２０％を添加して良く混合したものを塗
布・乾燥したものである。磁性体バー６にこの導線７を
連続的に他端に向って巻回するが、この巻回の巻装密度
を粗の巻回部８１と密の巻回部８２とが交互に配置され
るようにする。この密の巻回部８２は重ね巻きであって
も良く、この巻数は要求するインダクタンスの値により
決定する。
粗の巻回部８１はその巾は後の切断工程におけるカッタ
の刃厚より広いことが必要で、巻数は１〜２ターンで良
い。また、導線７はこの粗の部分では磁性体含有層とポ
リエステル樹脂皮膜を剥離した合金線７１のみの裸線に
しておくことが必要である。
の刃厚より広いことが必要で、巻数は１〜２ターンで良
い。また、導線７はこの粗の部分では磁性体含有層とポ
リエステル樹脂皮膜を剥離した合金線７１のみの裸線に
しておくことが必要である。
次いで、第６図に示すように、粗の巻回部８１の合金線
７１上に市販の焼成用、ムｇＰｄ合金ペースト（内部電
極となる）９を塗布し乾燥した。
７１上に市販の焼成用、ムｇＰｄ合金ペースト（内部電
極となる）９を塗布し乾燥した。
焼結しないような温度で焼成した場合には強度が弱く、
巻線時′に折損したりする。従って、磁性体バーの焼成
温度は、フェライト被覆後の焼成温度より２０”Ｃ以上
低く、フェライト焼結開始温度より高い温度範囲とする
ことが本発明の製造方法をより完べきなものとする。
巻線時′に折損したりする。従って、磁性体バーの焼成
温度は、フェライト被覆後の焼成温度より２０”Ｃ以上
低く、フェライト焼結開始温度より高い温度範囲とする
ことが本発明の製造方法をより完べきなものとする。
また、導線７として、上記実施例ではフェライト含有被
覆線を使用したが、この他、フェライト粉末とアルミナ
粉末をビイクルと混練したペーストを被覆したもの、あ
るいは、シリカ・アルミナ系セラミックス被覆線にシリ
コンフェスを浸漬させたものを使用してインダクタを製
造しても、上記実施例と同機の特性のものが得られた。
覆線を使用したが、この他、フェライト粉末とアルミナ
粉末をビイクルと混練したペーストを被覆したもの、あ
るいは、シリカ・アルミナ系セラミックス被覆線にシリ
コンフェスを浸漬させたものを使用してインダクタを製
造しても、上記実施例と同機の特性のものが得られた。
特に磁性体バーや被覆のフェライトに電気絶縁性の低い
組成のものを使用する場合には、セラミック含有被覆線
を使用することが必要である。また、ポリエステル樹脂
皮膜の代りにエナメル・ホ゛ルマール等のフェスを使用
しても良い。
組成のものを使用する場合には、セラミック含有被覆線
を使用することが必要である。また、ポリエステル樹脂
皮膜の代りにエナメル・ホ゛ルマール等のフェスを使用
しても良い。
また、外部電極としては、上記実施例ではムｇＰｄ焼成
ペーストを使用したが、その他、メツ用されている電極
を適用することができる。
ペーストを使用したが、その他、メツ用されている電極
を適用することができる。
以上の説明から明らかなように、本発明によれば、基本
的には導線を巻いてコイルとする巻線方式であるためタ
ーン数の選択が容易であり、従って任意のインダクタン
スのものを得るためにプロセス上の煩雑さがないうえ、
多層巻線を採用することにより、高いインダクタンスを
得ることも可能である。また、磁性体あるいはセラミ名
スを被覆した導線を使用することにより、高温焼成によ
っても線間絶縁がそこなわれることがない。更に、高イ
ンダクタンスを得る際にも、従来の印刷により導体を形
成する方法に比べ、非常にプロセスが簡単になるなどの
利点があり、その工業上の価値は大きいものである。
的には導線を巻いてコイルとする巻線方式であるためタ
ーン数の選択が容易であり、従って任意のインダクタン
スのものを得るためにプロセス上の煩雑さがないうえ、
多層巻線を採用することにより、高いインダクタンスを
得ることも可能である。また、磁性体あるいはセラミ名
スを被覆した導線を使用することにより、高温焼成によ
っても線間絶縁がそこなわれることがない。更に、高イ
ンダクタンスを得る際にも、従来の印刷により導体を形
成する方法に比べ、非常にプロセスが簡単になるなどの
利点があり、その工業上の価値は大きいものである。
第１図は従来のインダクタの一例を示す断面図、第２図
、第３図、第４図、第５図、第６図、第７図、第８図は
本発明に係るインダクタの製造方法の各工程を説明する
ための図である。 線、７２・・・・・・磁性体およびフェライトの少くと
も一方を含有した層、７３・・・・・・樹脂皮膜、８１
・・・・・・粗の巻回部、８２・・・・・・密の巻回部
、９・・・・・・焼成用導電ヘースト、１０４尺インダ
クタ・バー、１１・・・・・・インダクタ素片、１２・
・・・・・内部電極、１３・・・・・・外部電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第４図
、第３図、第４図、第５図、第６図、第７図、第８図は
本発明に係るインダクタの製造方法の各工程を説明する
ための図である。 線、７２・・・・・・磁性体およびフェライトの少くと
も一方を含有した層、７３・・・・・・樹脂皮膜、８１
・・・・・・粗の巻回部、８２・・・・・・密の巻回部
、９・・・・・・焼成用導電ヘースト、１０４尺インダ
クタ・バー、１１・・・・・・インダクタ素片、１２・
・・・・・内部電極、１３・・・・・・外部電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第４図
Claims (1)
- （１）磁性体バーの周囲に、粗の巻回部に相当する部分
を裸線とした導線を粗の巻回部と密の巻回部とが交互に
連続的に配置されるように巻線する工程と、前記粗の巻
回部に導線を含んで平面的に焼成用導電ペーストを塗布
、乾燥する工程と、導線を埋没するように磁性体バーの
周囲に磁性体を被覆する工程と、その磁性体バーを焼成
して長尺インダクタ・バーとする工程と、長尺インダク
タ・バーを粗の巻回部の中央部分もしくは、はぼ中央部
分で切断し、個々のインダクタ素片となす工程と、前記
インダクタ素片の両端に外部電極を形成する工程を有す
ることを特徴とするインダクタの製造方法。 （２、特許請求の範囲第（１２項の記載において、磁性
体がフェライトであることを特徴とするインダクタの製
造方法。 が磁性体およびセラミラスの少くとも一方を含む皮膜層
を有することを特徴とするインダクタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56147646A JPS5848410A (ja) | 1981-09-17 | 1981-09-17 | チップ型インダクタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56147646A JPS5848410A (ja) | 1981-09-17 | 1981-09-17 | チップ型インダクタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5848410A true JPS5848410A (ja) | 1983-03-22 |
| JPS6349890B2 JPS6349890B2 (ja) | 1988-10-06 |
Family
ID=15435041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56147646A Granted JPS5848410A (ja) | 1981-09-17 | 1981-09-17 | チップ型インダクタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5848410A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5544410A (en) * | 1994-03-29 | 1996-08-13 | Kato; Ikuo | Method of manufacturing electronic parts |
| US5669134A (en) * | 1994-09-09 | 1997-09-23 | Taiyo Yuden Kabushiki Kaisha | Method of manufacturing chip inductor |
| US5692290A (en) * | 1994-09-19 | 1997-12-02 | Taiyo Yuden Kabushiki Kaisha | Method of manufacturing a chip inductor |
| US6055721A (en) * | 1995-04-28 | 2000-05-02 | Taiyo Yuden Kabushiki Kaishi | Method of manufacturing a chip inductor |
| US6076253A (en) * | 1994-09-19 | 2000-06-20 | Taiyo Yuden Kabushiki Kaisha | Method of manufacturing chip conductor |
| US6189202B1 (en) | 1994-10-19 | 2001-02-20 | Taiyo Yuden Kabushiki Kaisha | Method of manufacturing chip inductors and chip inductor arrays |
| US6362713B1 (en) | 1994-10-19 | 2002-03-26 | Taiyo Yuden Kabushiki Kaisha | Chip inductor, chip inductor array and method of manufacturing same |
| US6377151B1 (en) | 1994-09-19 | 2002-04-23 | Taiyo Yuden Kabushiki Kaisha | Chip inductor and method of manufacturing same |
| JP2011054776A (ja) * | 2009-09-02 | 2011-03-17 | Totoku Makisen Kk | 表面実装型インダクタ連続体及びその製造方法 |
| US9505160B2 (en) | 2013-02-22 | 2016-11-29 | The Yokohama Rubber Co., Ltd. | Extruder |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4513220Y1 (ja) * | 1967-02-13 | 1970-06-08 | ||
| JPS5333359A (en) * | 1976-09-09 | 1978-03-29 | Pioneer Electronic Corp | Method of manufacturing choke coil |
| JPS5389341A (en) * | 1977-01-18 | 1978-08-05 | Tokyo Fueraito Seizou Kk | Method of producing noise filter element |
| JPS54106860A (en) * | 1978-02-08 | 1979-08-22 | Sony Corp | Method of making tip coil |
-
1981
- 1981-09-17 JP JP56147646A patent/JPS5848410A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4513220Y1 (ja) * | 1967-02-13 | 1970-06-08 | ||
| JPS5333359A (en) * | 1976-09-09 | 1978-03-29 | Pioneer Electronic Corp | Method of manufacturing choke coil |
| JPS5389341A (en) * | 1977-01-18 | 1978-08-05 | Tokyo Fueraito Seizou Kk | Method of producing noise filter element |
| JPS54106860A (en) * | 1978-02-08 | 1979-08-22 | Sony Corp | Method of making tip coil |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5544410A (en) * | 1994-03-29 | 1996-08-13 | Kato; Ikuo | Method of manufacturing electronic parts |
| US5669134A (en) * | 1994-09-09 | 1997-09-23 | Taiyo Yuden Kabushiki Kaisha | Method of manufacturing chip inductor |
| US5692290A (en) * | 1994-09-19 | 1997-12-02 | Taiyo Yuden Kabushiki Kaisha | Method of manufacturing a chip inductor |
| US5821843A (en) * | 1994-09-19 | 1998-10-13 | Taiyo Yuden Kabushiki Kaisha | Chip inductor |
| US6076253A (en) * | 1994-09-19 | 2000-06-20 | Taiyo Yuden Kabushiki Kaisha | Method of manufacturing chip conductor |
| US6377151B1 (en) | 1994-09-19 | 2002-04-23 | Taiyo Yuden Kabushiki Kaisha | Chip inductor and method of manufacturing same |
| US6189202B1 (en) | 1994-10-19 | 2001-02-20 | Taiyo Yuden Kabushiki Kaisha | Method of manufacturing chip inductors and chip inductor arrays |
| US6343413B1 (en) | 1994-10-19 | 2002-02-05 | Taiyo Yuden Kabushiki Kaisha | Method of manufacturing a chip inductor |
| US6362713B1 (en) | 1994-10-19 | 2002-03-26 | Taiyo Yuden Kabushiki Kaisha | Chip inductor, chip inductor array and method of manufacturing same |
| US6055721A (en) * | 1995-04-28 | 2000-05-02 | Taiyo Yuden Kabushiki Kaishi | Method of manufacturing a chip inductor |
| JP2011054776A (ja) * | 2009-09-02 | 2011-03-17 | Totoku Makisen Kk | 表面実装型インダクタ連続体及びその製造方法 |
| US9505160B2 (en) | 2013-02-22 | 2016-11-29 | The Yokohama Rubber Co., Ltd. | Extruder |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6349890B2 (ja) | 1988-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3197022B2 (ja) | ノイズサプレッサ用積層セラミック部品 | |
| CN1910710B (zh) | 叠层线圈 | |
| JP3116696B2 (ja) | インダクタ | |
| WO2003025976A2 (en) | Embedded inductor for semiconductor device circuit | |
| JPH0135483B2 (ja) | ||
| JPS5848410A (ja) | チップ型インダクタの製造方法 | |
| JPH11265823A (ja) | 積層型インダクタ及びその製造方法 | |
| JP3074853B2 (ja) | インダクタンス部品およびその製造法 | |
| JPS6222244B2 (ja) | ||
| JP3337713B2 (ja) | ノイズサブレッサ | |
| JPS5889819A (ja) | チツプ・インダクタの製造方法 | |
| JP2004006696A (ja) | 巻線型インダクタ | |
| JPH05304035A (ja) | チップ型コモンモードチョークコイル及びその製造方法 | |
| JPS5928305A (ja) | インダクタンス素子とその製造方法 | |
| JPH05121240A (ja) | インダクタンス部品およびその製造方法 | |
| JPH05121241A (ja) | インダクタンス部品およびその製造方法 | |
| JPS5928304A (ja) | インダクタンス素子の製造方法 | |
| JP2003007551A (ja) | コイル部品及びその製造方法 | |
| JPS6351368B2 (ja) | ||
| JPS6220981Y2 (ja) | ||
| JP3476887B2 (ja) | コイル部品および電極の形成方法 | |
| JPS58132907A (ja) | インダクタの製造方法 | |
| JPS6011611Y2 (ja) | 積層トランス | |
| JPH01222415A (ja) | インダクタンス素子ならびにその製造方法 | |
| JPS6125222Y2 (ja) |