JPS5848509A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は増幅器をバイアスするための基準バイアス電圧
を発生するための基準電圧供給回路を含む半導体集積回
路に関する。

第１ｓは、本実＠に先立って本願発明者虻よって検討さ
れた基準電圧供給回路を示している。この基準電圧供給
回路は、バイアス抵抗Ｒ，、Ｒ，。

ダイオード接続されたトランジスタＱｉ　＊　Ｑｔ　ｅ
ニオツタフォ四ワ・トランジスタＱｓ　−Ｑａ　−電Ｉ
Ｉ！ｊップル除去用キャパシタＯ，によ−〜構成され、
電源電圧ｖｃｃを供給することｋよって基準電圧ｖ１１
．ｌ２．ｖ、を発生する。

一方、本発明者の検討によって、第１１１の基準電圧供
給回路は下記のよ５た欠点を有することが明らかとなっ
た。

（１）電源電圧ｖｃｃｅｃｔ壜れる交流リップルによる
基準電圧Ｖ□２．■、の変動を量減するためには、バイ
アス抵抗Ｒ１，”′＆、の抵抗値を大きくする必要があ
る。

（２）バイアス抵抗Ｒ，、Ｒ，の抵抗値を大き（すると
、ダイオード接続トランジスタＱ＝　−Ｑｔ及びエミッ
タ７オロワ・トランジスタＱｓ　＝　Ｑａのバイアス電
流が小さくなり、これらトランジスよＱ、−Ｑｌ　−Ｑ
ｓ　−Ｑａの非−■交流エギツタ抵抗ｒ８が大きくなる
。従って、バイアス電圧Ｖ。

を非反転負帰還増幅回路の負峰遣抵抗に供給すると、こ
の大きな非線型交流工建ツー抵抗ｒｅＫよって非反転負
帰還増幅回路の閉ループ電圧利得が目標値から大ぎく逸
脱する。

従うて、本発明の目的とするとζろは電源リップルによ
る影響が低減され、閉ループ電圧利得の目標値からの逸
脱が低減され九半ｉ体集積回路を提供することｋある。

第２図は本実舅の一実施例による半導体集積回路（１０
）の回路図を示し、破纏工０内゛部め全てめ電子部品は
１個の半導体チッ′プ内部に集積化されている。ＩＯの
１ｌＩＩＰ端子には入カーツープＩｊレグキャパシタＯ
２を介し文人力信号ｖ話が印加され、２番端子より増幅
日力信号マ　　が得ら′れる。３番端子には電源電圧’
ｃｃが−ｍ−ａれ、４番端子は振亀電位Ｋｌｌ絖され、
５番端子は電源リップル除去用コンデンサ０．を介し’
Ｃｌｉ地電位ＩＩｃＩＩＩＩされている。

ＩＯは基準電圧供給回路１Ｇと増＠１１１１とｉ含んで
いる。基準電圧供給回路１０はバイアス抵抗几１　＃　
Ｒ１ｅ　ダイオード接続トランジスタＱ、。

Ｑ３．工ずツタツォロワ・トランジス’Ｑ＊　＊　Ｑ４
１館ｌ定電ＲＩｔ　Ｏ８＊　としてのトランジスタＱ１
１゜第２定電流源０８曹としてのトランジスタＱ１ｔを
含んで−る。

基準電圧供給−路１Ｇは畜らに、）ランジスタＱｔｓ・
・・Ｑ”１１砥抗Ｒ，、Ｒ，、ツェナー・ダイオードＺ
Ｄを含み、トランジスタＱ１ｍのコレクタ・−ニオツ＃
経路に定電流が流れる。従って、トランジスタＱｔｓｓ
　Ｑｔｓｅ　Ｑ□−Ｑｔｓ＜定電流が流れ、ＫＩ定電流
源０８１としてのトランジスタＱｏと筒型定電流源０８
．としてのトランジスタＱ１＊とに４同様に定電流が流
れる。

電源ｖｃｃとトランジスタＱｔｓのベースとの関に接続
された起動用抵抗ＴＬ４は、電源ｖ０の投入直後にトラ
ンジスタＱ工な比較的４１１一時間の間に導通を開始せ
しめる。

増幅器１１は、演算増幅回路ＡＭＰ、入力抵抗Ｒ１，第
１４′量抵抗Ｂ、、第２帰還抵抗８．とによって非反転
増幅回路の形ｌ１ｌＫ形成會れている。

すなわち、演算増幅回路ＡＭＰの非反転入力端子（ト）
は１書端子と入力抵抗Ｒ１の一端に一続され、その反転
入ガー子Ｈは第１帰還抵抗Ｒ６の一端と嬉２帰遺抵抗Ｒ
１の一端とＫｍＷｌされている。演算増幅回路ＡＭＰの
出力端子は２誉端子と第２＃ｌ）遺抵抗Ｒ９の他端とに
１ｍ続されている。

入力抵抗Ｒ１の他端と第１帰還抵抗凡、の他端とが基準
電圧供給回路１０の工ζツタフォロワ・トランジスタＱ
ｓ＝Ｑ＊の工２ツタＫＩＩ続されることｋよって、基準
電圧ｖｍｌが印加される。

演算増幅回路ムＭＦの出力ダイナＲｙクレンジを大きく
するため、基準電圧ｖｍｌは電源電圧ｖｃｃの中介のレ
ベルに設定ｓＫ’Ｃいる。

５番端子に接続され光電源リップル除去用コンデンサＯ
，Ｋよる効果を高めるためにはバイアス抵抗Ｒ１の抵抗
値はできるだけ高い値に設定される。

従って、バイアス抵抗Ｒ，、Ｒ，は２０にΩと互いに等
しくかつ比較的高い抵抗値に設定されている。なお、電
源リップル除去用；ンデンサ０゜は２００ＪＩＦの容量
値に設定されている。

バイアス抵抗Ｒ１，Ｒ，の抵抗値と無関係に第１定電流
源０８ｍとしてのトランジスタＱ□と第２定電流源０８
．としてのトランジスタＱ□に比較的大きな定電流が流
されて−る。この定電流の電流値１．はトランジスタＱ
ｎのコレクタ・ニオッダ経路に流れる定電流と等しくな
怜、下式のよ５に定められる。

従って、ダイオード接続トランジスタＱ、、Ｑ。

と工２ツタフォ四ワ・トランジスタＱｓ　＝　Ｑａとに
も比較的大きな定電流が流れるため、これらトランジス
タＱｓ　＝　Ｑｔ　−Ｑｓ　−Ｑａの非ｌｌ１１交流工
電ツタ抵抗ｒ６は小さな値に設定されることができる。

上記の実施例によれば、下記の如き理由によつ【初期の
目的を達成することができる。

すなわち、電源電圧ｖｃｃＫ１１まれる交流リップルに
よる基準電圧Ｖ□７．■、の変動を低減すゐためにバイ
アス抵抗Ｒ１の抵抗値が大きな値に設定されているに４
かかわらず、定電流源Ｏ８，。

０８　ｔ　Ｋ　ヨう”Ｃ）　９　ンジスタＱ＠　＊　Ｑ
ａ　＊　Ｑｉ　ｅＱ４＆Ｃ比較的大きな定電流が流１れ
て−るためこれらトランジスタｑｔ、Ｑ＊、Ｑ畠、Ｑ４
の非線型交流二定ツタ抵抗ｒ、は小さな値に設定される
ことができる。従つズ、増幅器１１の閉ループ電圧利得
は実質的に第１帰還抵抗Ｒ・と第２帰還抵抗Ｒ７とによ
って設定され、トランジスタＱ、。

Ｑｍ　、　Ｑａ　−Ｑａの非１ｔｕｉ交流エミツタ抵抗
ｒ６の影響は無視されることができる。　゛第３図は本
発明の他の実施例による半導体集積回路の回路図を示し
、第２図と同一のものは同一の参照記号を付してその詳
細な説明を省略して、特ｖｃＪ％なる点につい曵説明す
ゐ。゛基準電圧供給回路１０はさらに他の工ｉｓタフォ
ロ９・トランジスタＱｓ　、　Ｑｌ　−Ｑｖ　−Ｑ・を
含むことｋよって基準電圧Ｖ、、、　Ｖ□を発生する。

ＩＯ内ＩＩＫは他の増幅＠１２が配置され、増幅器１１
と同様に演算増幅回路λＭＰＮ、抵抗Ｒ１゜１％、、Ｒ
，、によって構成されている。

他の入力信号マｉ□は入力カップリング命ヤパク＃Ｏｓ
と６讐端子とを介して演算増ｅｇｕｕｓムＭＰＮの非反
転入力端子（−ｔｏｅ印加され、増幅出力信号マ。、、
が７畳端子より得られる。

増幅器１１．１２相互のクロストークな低減す、るため
に、トランジスタＱｔ　＝　Ｑｍのコレクタとペースと
の聞に他のトランジスタＱｅ　＝　Ｑｔ・のペース・工
建ツタ接合がそれぞれ配置されている。

一方、トランジス’Ｑｓ　ｅ　Ｑｌの：！ｖエミッター
スとの間が、直接短絡された場合は５曹端子が電源シラ
プル除去用コンディサＯＩＫよって交流的ＫＩＩ地され
ているｋもかかわらず、増幅器１１゜１２の関に無視で
きな−クロストークが生じる。

すなわち、増幅器１１の交流信号はトランジスタＱ、の
エイツタ・ベース接合とトランジスタＱｖのベース・エ
ンツタ接合とを介して、またトランジスタＱａの工建ツ
タ・ベース接合とトランジスタＱ、のベース・エミッタ
接合とを介して増幅器１２へ不所望に伝達される。

トランジスタＱ、のエミッタは交流的＃ＩｃＩＩ地され
て匹るので、第４１１囚を参照して、トランジスタＱ、
の工建ゲタに伝達される増幅１）１１の交流信号電圧ｖ
６によるトランジスタＱ、のベース電位の変動電圧成分
ｖｃ１を検討する。

第４図（至）は第４装置の等価回路、であって、トラン
ジスタＱｔ　＝　Ｑｓは非ａｍニー電ツタ抵抗ｆｅｅベ
ース拡がり抵抗、コレクタ電流源によ”って置換されて
いる。ただし、１ｂ８．　’ｂｓはトランジスタＱ、、
Ｑｌのベース電流、１゜１．−３はＱｔ　−Ｑｓの工２
ツタ電流、ｈｆｅはＱｌ−Ｑｌのエイツタ接地電流増幅
率である。

第４図ａＷＣ＞％／％ては、下記の電流方程式が成立す
る番 ’ｂｅ　＝Ｉｅ　−（ｈｆ、　＋　１　）　＋ｂ、　　
　・・・・・・・・・（２）直流定電流ｌ・は交流信号
解析において無視できるので、上記（２）式は下記のよ
うに変９＃されることかで幹る。

ｔｂ、　−（ｂｌ、　＋　１　）　’ｂｘ　　　・・・
・・・・・・・・・（３）一方、第４ｓ＠においては、
下記のよ５なキルにホックの法則が成立する。

マｃｓ”’ｅ”ａｓ”ｂ”ｂｌ　　　　’ｂ”ｂｓ−’
＊”ａｍ”＝　ｒ＠”　（ｈｆｅ　＋　１　）　・ｔｂ
、　＋　Ｑ、−ｔｂ。

＋　ｒｂ・（ｋｆ、ｊｌ）・’ｂ＊　＋ｒ、（ｋｆ、＋
１）’１ｂ。

＝　（ｒｂ”　（ｈｆ、＋２）＋ｒ、（ｈｆ、＋１）”
（ｈｆ、＋２））”ｂｌ・・・・＊＊ｉ＊・・・・・・
・（４１とζろで、トランジス＃Ｑ、のベース電位の変
動電圧成分マ、３は、下記のよ８に与えられる。

１ｃｚ　”　ｒｂＩＩｌ　ｂｌ　＋　ｒｅ　”　ｉ　＊
　＠−ｒｂ・ｌｂ、＋ｒ、・（ｈ（、＋１）ｉｂ。

’　＝（ｆｂ＋　ｒｅ　＃　（ｈｆｅ　＋　１）ト’ｂ
ｔこれに対し、本実＠に従って、第５回内に示すように
トランジス、りＱ、、Ｑ、・を追加した場合に、トラン
ジスタＱ１のエミッタに伝達される増幅器１１の交流信
号電圧ｖｃ１によるトランジスタＱ。

のベース電位の変動電圧成分マａｍ’を検討する。

第５図（至）は第５回置の等優回路であって、トランジ
スタＱ、は非線型ニオツタ抵抗ｒ０．ベース拡がり抵抗
ｆｂ、：２レクタ電流源によって置換されている。ただ
し、’ｂｅｅ　ｔ、、、　ｈｆｅはそれぞれトランジス
タＱ、のペース電流、エミッタ電流。

工！ツタ接地電流増幅率である。

第５ｓ＠においては、下記の電流方程式が成立する。

’ｂｅ冨Ｉ、　−ｈ、、・鑑す、　　　・・・叩・・・
・・（６）直流定電流Ｉｏは゛交流信号解析ＫＴｈいて
無視で幹るので、上記（６）式は下記のように変形され
ることができる。

’ｂｓ＝−ｈｆｅ・１ｂ、　　　　　　　　・・・・・
・・・・・・・（７）′従って、トランジスタＱ、の工
建ツタ電流１．。

は下式で与えられる。

量。、＝　（ｈｆ、＋１）・ｉｂ、＝　　　（ｈｆ、＋
１）・ｈｆ、・’ｂｘ・・・・・・・・・・・・（８） また、トランジスタＱ、のベース電流’ｂｓは下式で与
えられる。

ｊｂ、　＝＝ｇ　ｌ。、−一□−−（ｈｆｅ鵞十ｈｆ、
＋１）・Ｉｂ１・・・・・・（９）一方、第５１１６Ｋ
＞−ては、下記のようなキルにホッフの法則が成立する
。

マＣ，ｍｆ、、°盈ａｓ＋ｒｂ”　’ｂｘ　　　’ｂ”
　’ｂ＊ゴｅ”６ｍ＝ｒ、φ（１１ｆ＊＋１）”ｉｂｓ
＋ｒｂ１１１ｂ１”　’ｂ”　（ｈｆａ”　＋ｈｆ、”
　ｌ）”　’ｂｌ＋ｒ、・（ｈｆ、＋１）・ｃｈ、＠鵞
＋ｈ（、＋１）・’ｂｔ”　（’ｌ）”　（ｈｆｅ”＋
ｂ１ｍ＋２）＋ｒｅ　・（ｈｆｅ＋　１　）”（ｈｆａ
”＋ｋｆ、＋２））・直す。

・・・・・・・・・・・・・・・鱒 ところ−Ｑ、　）ランジスタＱ、のベース電位の変動電
圧成分マ。、′は、下記のように与えられる。

ｖｃ＊’＝　’ｂ”ｂｔ”ｅ”＠１ ””　（ｒｂ＋ｒ、・（ｈｌｅ＋１）卜’ｂｓ従って、
上記（５）式と上記（１１）式との比較から明らかなよ
うに、本発明に従ってトランジスタＱ、。

Ｑ、６を追加することによってトランジスタＱｍｅＱ４
のベース電位の変動電圧成分をトランジスタＱ＝−Ｑｔ
・のエンツタ接地電流増幅率ｈｆｅ分の１に低減するこ
とができ、増＠５１１．１２の間のクロストークな無視
できるレベルまで低減することができる。

トランジスタＱ−−Ｑｓ・の両エンツタ間には抵抗Ｂ１
１が接続されることにより両）ランジスタＱ、、Ｑ、。

に十分な直流バイアス電流を流すことができるので、ト
ランジスタＱ＠　ｅ　Ｑｔｓのエミッタ接地電流層−率
ｈｆｅを十分大きな値に設定することができる。

上述した本発明の他の実施例にお−て増＠器１１．１ｍ
の間のり田ストークを低減する目的を達成するために＄
Ｐ％Ａ″Ｃは、下記の如きＩＮ！形夷細形態を採用する
ことができる。

すなわち、この変形実施形態ＩＣｊｈいてはバイアス抵
抗Ｒ１，Ｒ，ｓＰよびトランジスＩ　Ｑｔｔ　＊　Ｑｔ
雪ヲ削除し、トランジスタＱ、のコレクタと電源ｖｃａ
との間ＫＩｋのバイアス抵抗を接続し、トランジスタＱ
、のコレクタと接地電位との間に別のバイアス抵抗な接
続する。

しかしながら、上記の変形実施形態においては電源リッ
プルの影響を低減するためｋは上述の他のバイアス抵抗
と上述の別のバイアス抵抗の抵抗値を高める必要があり
、この揚台は増幅器１１゜１１！の閉ループ電圧利得が
それぞれ所定の■標値よりトランジスタＱｓ　−Ｑｓ　
−Ｑｓ　−Ｑ４の非線−交流ｉミッタ抵抗ｒ、の分だけ
逸脱する。

したがって、この逸脱の分だゆ骨量抵抗８．。

Ｒ１の抵抗値を小さく設定する仁とｋよって、増幅器１
１．１２の閉ループ電圧利得を適切に設定することがで
きる。

上述した本発明はその基本的技術思想の範ｌ！Ｉにおい
て、下記の如を変形が可能である。

（１）　　ツェナーダイオードＺＤのかわりに、順方向
直列接続ダイオードを接続する。

（２）第１定電流源ＯＳ、、第２定電流源０８．として
のバイポーラトランジスタＱｓｓ＊　Ｑｔｔの猶１わり
ＫＭ０８ＦＥＴ又はＪＩＢＴの如き電界効果トランジス
タを接続する。

（３）トランジスタ９１重ｅ　Ｑｔｓｔ　　Ｑｔｓｔ　
Ｑｓａｅ　Ｑｌｌ＃＼ Ｑｔｓのニオツタに互％ＡＫ等しい工建ツタ抵抗を接続
する。

【図面の簡単な説明】

第１ｍは本実＠に先立って本発明者によって検討され九
基準電圧供給回路の回路図を示し、第２図は本発明の一
実施例による半導体集積回路の回路図を示し、第３図は
本発明の他の実施例による半導体集積回路の回路図を示
し、第４回内及び（至）は本発明の詳細な説明するため
の等価回路図を示し、第５図（５）良び■は本発明の詳
細な説明するための等価回路図を示す。 ＩＯ・・・集積回路、Ｑｔ・・・Ｑ、ａ・・・トランジ
スタ、凡、・・・Ｒ１，９・・抵抗、ＺＤ・・・ツェナ
ーダイオード。 ０、・・・０．・・・コンデンサ。 第　　１　　図　　　　　　１　２　　区第　　３　図 ｒ。 ４８− 第　　４　　図 （％）　　　　　　　　　　、　　　　　、　　　　　
（７３）第　　５　　図 （Ａ）　　’　　　　（８）

Claims (1)

1. 【特許請求の範囲】 １、半導体集積回路は；、 （ａ）　　第１バイアス抵抗（Ｒ１）；伽）　第２バイ
   アス抵抗（Ｒ１）； （Ｃ）　　第１導電型のダイオード接続の第１トランジ
   スタ（Ｑ、）：　　　　　　　　　６ （（１）　　第２導電型のダイオード接続の第２トラン
   ジスタ（Ｑｌ）； （ｅ）　　第１導電源の菖３トランジスタ＜Ｑｓ）；（
   ｆ）　　第！導電蓋の第４トランジスタ（Ｑ４）；（−
   第１定電流源（０８ｔ）；幹よび （加　第２定電流源（０８，）を具備しく１）　　上町
   第１バイアス抵抗（Ｒ１）と上記第２バイアス抵抗（＆
   、）とが電１１（ＶＣ，）とＩＩ地電位との間に直列接
   続され、 （２）上記第１バイアス抵抗（Ｒ３）と上記第２バイア
   ー抵抗（Ｒ・）と０共通−統点は電源ｖ′−′ル除去用
   端子（■）Ｋｌ！絖され； （３）上記第１トランジスタ（Ｑ、）と上記第２トラン
   ジスタ（Ｑ、）とは上記共通接続点に！Ｉ絖され；　　
   　　　　・ （４）　　ＪＪｉＪｌ　）ランジスタ（Ｑ、）のコレク
   タは上記第１定電流源（０８ｔ）を介して上記電源（Ｖ
   ｃｃ）Ｋ接続され、上記第２トランジスタ（Ｑ、）のコ
   レクタは上記第２定電流源（０８，）を介して接地電位
   に接続され；　・　　、。 （５）　　上記第１　）ランジスタ（Ｑ、）のベースと
   上記第２トランジスタ（Ｑ、）のベースとは上記第３ト
   ランジスタ（Ｑ、）のペースと上記第４トランジスタ（
   Ｑ４）のペースとｋそれぞれ接続１れ；（６）上記第３
   トランジス＃（Ｑｌ）のコレクタとＪＪＨＥ４）ランジ
   スタ（Ｑ、）のコレクタとは上記電源（Ｖｃｃ）と接地
   電位とにそれぞれ接続され；（７）　　上記第３トラン
   ジスタ（Ｑｓ）のニオツタと上記第４トランジスタＣ−
   Ｑ、　）のニオツタとが共通接続畜れることにより鋏共
   通エギフタより基準電圧（ＶＢ、）が発生されることを
   特徴とする半導体集積回路。 １　半導体集積回路は： 偵）　第１バイアス手段（０８１）； 伽）　第２バイアス手段（０８ｉ； （ｃ）　　第１導電型の第１トランジスタ（Ｑｔ）；（
   ｄ）　　籐３導電瀝の第２トランジスタ（Ｑｌ）；（ｅ
   ）　　ＩＩＥＩ導電蓋の第３トランジスタ（Ｑｓ）；げ
   ）　第２導電型の第４トランジスタ（Ｑａ）：（ｇｌ　
   　第１導電型の第５トランジスタ（Ｑｉ；（ｈ）　　菖
   ２導電摺の第６トランジスタ（Ｑｓ）：（轟）　　第１
   導電型の第７トランジスタ（ＱＳ）；および （ｊ）　　落２導電薯の第８トランジスタ（Ｑｔ・）を
   真備し、 （１）上記第１トランジスタ（Ｑｌ　）のニオツーと上
   記第２トランジスタ（Ｑｌ）のエミッタとは共通に電源
   リップル除去用端子（＠）Ｋｌｌｌ！され；（２）上記
   第１トランジスタ（Ｑｌ　）の′：１％／クタは上記第
   １バイアス手＊（Ｏｓｔ　　）を介して電源ｃＶｃｃ）
   ｋＩ［Ｉ続され、上記第２トランジスタ（Ｑ、）のコレ
   クタは上記第２バイアス手段（ＯＬ）を介して接地電位
   に接続され； （３）　　上記縞１．第３．第５トランジスタ（Ｑ、。 Ｑ、、Ｑｌ）の各ベースは共通ｋＩＩ続され、上記第２
   ．第４．第６トランジスタ（Ｑｌ　−Ｑａ−Ｑｉ）の各
   ベースは共通ＩＩｃＩＩ絖され； （４）上記第１トランジスタ（Ｑ、）のコレクタとベー
   スとは第７トランジスタ（Ｑｌ）のベース・エミッタ接
   合を介して接続され、上記第２トランジスタ（Ｑｌ）の
   コレクタとベースとは鎮８トランジスタ（Ｑ、＠）のベ
   ース・ニオツ＃接合ヲ介して接続され： （５）上記第３トランジスタ（Ｑ、）のエミッタと上記
   第４トランジスタ（Ｑａ）のエミッタとが共通接続され
   ることｋより該共通ニオツタより基準電圧（Ｖ、□）が
   発生され： （６）上記第５トランジ、スー（Ｑ、）のニオツタと上
   ＩＬＪＨｉ）ランジスタ（Ｑｉ・）の工２ツタとが共通
   接続畜れることｋより蚊共通エンツタより他の基準電圧
   （ｖｌＮ）が発生されることを特徴とする半導体集積回
   路。