JPS58501531A - ビデオデイスプレイのフリツカ無し順序デイザ画像発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ビデオディスプレイのフリッカ無し 順序ディザ画像発生装置 本発明は一般にビデオ信号処理に関し、特にインタレース・フォーマット形ディ スプレイの順序ディザ画像の処理に関する。

２、従来技術の記述 デジタル伝送の利点を生かすためには、アナログ形式で得られるビデオ信号を量 子化する必要がある。通常の量子化では、量子化器の出力レベルは、その入力信 号の全範囲に対して一様な間隔を持っている。たとえば、符号化は行なわない場 合、高品質画像を得るために最小６４レベルに量子化した信号を送るためには６ 個の２進デジツトすなわちビットを必要とする。

伝送すべきビット数を減少させるために、レベル数を減少させようという強い要 請がある。たとえば、量子化ステップ幅を２倍にすれば、レベル数は半分になシ 、伝送ビット速度は、サンプル当シロビットから５ビツトに減る。これを行なう と、画像品質は劣化し、領域がぼけるとともに、輝度がゆつくりと変化する。

また、このような劣化により、地図の等高線と良く似′？！表昭５８−５０１５ ３１（２） た曲線が表われ、等高線化と呼ばれている。

等高線化の悪影響を除去するために、人力信号にディザ信号を加えることによっ てレベル数を増加するのと同じ効果が得られる。順序ディザ、あるいは単にディ ザと呼ばれているものは、ビデオ信号処理技術の１つであり、グレイレベル、す なわち連続的に階調が変化しうる機能を持った２レベルデイスプレイシステムを 実現する。２レベルデイスプレイシステムは通常画素（ＰＥＬ）のマトリクスを 含み、この画素は密に並んだディスプレイセルに対応し、また各セルは２つの可 視状態の一方にある。すなわち、各ディスプレイセルは、完全に付勢されたオン 状態であるか、あるいは完全に消勢されたオフ状態であるかのいずれかにある。

ディザ処理によシ、どのセルをオンにし、どのセルをオフにするかが決定される 。ディザしきい値が各ＰＥＬに割当てられている。ＰＥＬの輝度が割当てられた ディザしきい値よりも大きいと、対応するディスプレイせルはオンにされる。そ うでないとオフにされる。

順序ディザは主として２レベルデイスプレイシステムのために開発されたもので あるが、通常のブラウン管（ｃＲ’ｒ）を２レベルモードで動作させてディザ画 像を表示するのも適している。このような構成をとると、必要な伝送帯域幅とデ ィスプレイのハードウェアコストとを最小化できる。

（３） しかし、通常のＣＲＴシステムはインクレース画面を使用しているために問題が 生じる。ディザ画像をインタレース画面に表示すると、ディザマトリクスのしき い値が空間的に分布する方法をとっているために、各フレーム毎の２つの画面の 輝度が異ってしまう。この結果、表示される画像には大きなフリッカが生じる。

このフリッカを最小にする１つの技術として、ディザ画像のＰＥＬ群の平均輝度 に比例する輝度を持つように各ＰＥＬを励起するものがある。このような構成は 、受信器がＰＥＬ群の平均輝度の表示ができる場合には成功するが、他の装置で はこの方法を用いるためには受信器の改造が必要である。

発明の要旨 順序ディザ画像を、２レベル画素を用いたインタレース画面に表示する方式が開 発された。この方式においては、送信側でＰＢＬを垂直に対をなすようにし、受 信器の改造は必要としない。インタレース画面上でＰＥＬを行として配置し、各 ＰＢＬを、隣接する行にある同じ輝度のＰＢＬと垂直方向に対にすることによシ 、ディスプレイにおけＺ・フリッカは除去された。

図面の簡単な説明 第１図はディザディスプレイ送信装置の第１の実施例の主要な機能要素のブロッ ク図であり、第２図は各サンプル点に割当てられた実際の、およ（４） び実効的しきい値の順序ディザマトリクスを２つ示しておシ、 第６図はフリッカ除去のために、本発明に従って順序ディザ信号のＰ　Ｂ、　Ｌ を結合する１つの方法を示しており、 第４図は画像領域のＰＥＬのマトリクスおよびＰＥＬの２次元ブロックへのグル ープ化を示しておシ、第５図はディザディスプレイ装置の第２の実施例の主要な 機能要素と、これら要素の一般的相互関係とを示すブロック図である。

詳細な説明 第１図はディザディスプレイ装置を示し、送信器１００、ディザ発生器１２５お よび伝送チャネル１５０が示されている。送信器１００には、画像を走査してア ナログビデオ信号を発生するカメラ１０１が含まれている。

送信器１００は、さらに、クロック１０５およびディザ発生器１２５を含んでお シ、とのディザ発生器は後述するように、第２図のマトリクス２１０に示すよう なディザしきい値のマトリクスを発生する。これらのディザしきい値は、比較器 １１０において、カメラ１０１で作られたアナログビデオ信号と比較される。比 較器１１０の出力は、カメラ１０１によって走査された画像の順序づけられたデ ィザ表示であり、行メモリ１１１および１１２、エンコーダ１１５、および出力 マルチプレクサ１１６を介して伝送チャネルに送出される。

次にディザ発生器１２５についてより詳しく述べる。この発生器には、６ビツト 行カウンタ１６０、ディザアドレス発生器１６５．８ビツト６４語の読出し専用 メモリ（ＲＯＭ）１４０、およびデジタルアナログ変換器１４５が含捷れている 。これらの要素はクロック１０５によって制御される。このクロックは、ディス プレイ送信装置のだめの、水平および垂直同期の両方と、サンプリングクロック タイミング信号とを発生する。

行カウンタ１６０とアドレス発生器１６５とは、クロック１０５からの垂直同期 パルスによる各走査の開始時にゼロに初期化される。行カウンタ１３０は、次い で、クロック１０５からの水平同期パルスの各々により１だけ増分される。アド レス発生器１６５は６ビツトタウンタから成り、サンプリングクロックタイミン グ信号のパルスがクロック１０５から受信される度に増分される。このサンプリ ングクロックタイミング信号は、カメラ１０１が各水平行を走査するときに、は ぼ８００回カメラの出力をサンプリングするのにも使われる。

アドレス発生器１６５は行カウンタ１３０によって制御され、行カウンタ１６０ によって与えられる２進数から計数を開始、する。この開始計数値により、特表 昭５８−５０１５３１（３） まず８つのアドレスが作られる。次にサンプリングクロックタイミング信号パル スを８個受信し終えると、アドレス発生器１３５はその開始計数値にリセットさ れ、以後、その行走査の間、同じ８個のアドレスを発生し続ける。次の水平同期 パルスが発生すると、行カウンタ１６０が１だけ増分され、アドレス発生器１３ ５に対する新しい開始計数値を発生する。このようにして、アドレス発生器１６ ５は新しい８個のアドレスを発生し、これはその行走査の間繰返される。このプ ロセスは垂直方向についても繰返される。８行分の走査が終るとアドレス発生器 は最初の開始計数値にリセットされ、最初に発生したのと同じ８個のアドレスを 再び発生する。このプロセスは１ページの走査が完了するまで各行について繰返 される。

アドレス発生器１６５はＲＯＭ１４０のための制御信号を発生する。このＲＯＭ は、順序づけられたディザマトリクスのだめの基準しきい値を、予め定めた位置 に依存する値としてデジタル形式で蓄えている。第２図にマトリクス２１０で示 したこのディザしきい（直は、デジタルアナログ（Ｄ／Ａ）変換器１４５によっ てアナログ信号に変換される。アドレス発生器１３５がメモリ１４０内の新しい 語位置を選択すると、異った８ビツトコードがＤ／Ａ変換器１４５に印加され、 カメラ１０１からのビデオ信号と比較するだめの新しく７） いしきい値電圧が作られる。しきい値電圧の利得およびｄｃレベルは、Ｄ／Ａ変 換器１４５において調整可能であり、しきい値の値の範囲を、カメラ１０１から のビデオ信号の電圧範囲に整合させることができる。

比較器１１０でカメラ１０１からの信号と比較する前にデジタルしきい値をアナ ログ形式に変換するのは、カメラ１０１からのビデオ人力信号がアナログ形式で あるためである。しかし、この人力信号をアナログではなくデジタルし、Ｄ／Ａ 変換器を除去することもできることはいうまでもない。

比較器１１０で、カメラ１０１からのビデオ人力信号は、現在発生しているディ ザしきい値レベルと比較される。もしビデオ信号のレベルが特定のしきい値レベ ルより太きいと、比較器１１０の出力に論理１が発生する。逆に、ビデオ信号の レベルが等定のしきい値レベルより小さいと、論理ゼロが発生する。この比較性 、作られるディザしきい値レベルの各々について行われる。この結果作られるデ ィザデジタル［言号流、すなわち順序ディザ信号は２つの別々の行メモリ１１１ および１１２の第１のものに印加される。

画像の１行全体を表わすＰＥＬ群が、２つの１６００素子行バッファメモリ１１ １および１１２の各々に蓄えられる。この行メモリは、サンプリングクロック信 号で動作するために、第１の行メモリ１１１内の隣接（８） する素子対の各々は、走査された画像の第１の行の同じサンプル値を蓄えている 。このことは第２の行メモリ１１２についても同じでアシ、このメモリ１２上の 例では走査された画像の第２の行を表わすサンプルを蓄えている。第６図の図式 ６１０および３２０は、行メモリ内のデータと、データがいかに取り出されるか を示しており、本発明の実施例を理解するのに有用である。

画像の牙１のラスク線を送信するために、図式口１０内のＰＢＬサンプルＡが出 力マルチプレクサ１１６により行メモリ１１１から読み出される。次にＰＥＬサ ンプルＥが、マルチプレクサ１１３によって行メモリ１１２から読み出される。

このような行メモリの切り換えがディスプレイの第１の行全体が読み出されるま で続けられる。全体が読み出された後、データの新しい行（第３の走査行）が行 メモリ１１１に読み込まれ、一方、現在行メモリ１１１にあるデータは行メモリ １１２へ転送される。次にデータの第２行は、第１行と同じように行メモリから 読み出される。マルチプレクサはディスプレイのページ全体が読み出されるまで 行メモリの切り換えを継続する。この結果、エンコーダ１１５へ人力されるＰＥ Ｌの構成は図式３２０のようになる。

これかられかるように、同じ輝度のＰ　ＥＬが隣接する行に対をなして配置され 、これによって、インターレ（９） 一ス形ディスプレイの順序ディザ画像のフリッカが防止されている。出力マルチ プレクサ１１３からのディザビット流と、水平および垂直同期パルスとがエンコ ・　−ダ１１５で結合され、任意の望ましい伝送フォーマットに符号化すること ができる。符号化された信号は、伝送チャネル１５０を介して受信器（図示して いない）に送られる。

再び第２図において、図式２１０に示したディザマトリクスは、牙１図のディス プレイ送信装置に適したものである。０乃至６３の振幅値に相当する明るさのレ ベルの範囲を示しているしきい値は、それらに割当てられたサンプル点に図示さ れている。このディザ基準しきい値は、再生される画像の像全体を満足なものに するために用いられ、まだ本装置においてグレーレベルを近似するため知用いら れるものである。前述のような行メモリ１１１および１１２の動作を考慮すれば 明らかなように、ＲＯＭ１４０に蓄えられ、図式２１０によって示されているデ ィザしきい値は、実効的には図式２２０に示されているマトリクスになる。この 結果、ディスプレイ装置は同じ輝度範囲内に２倍のサンプル点が割当てられてい るかのように動作する。

第１図に示したようなディザディスプレイ送信システムで用いられるディザマト リクスは、用途に応じて６４素子以上あるいは以下とすることができる。ディ（ １０） 特表昭５８−５０１５３１（４） ザマトリクス当りの素子数を多くすると、像の空間解像度を劣化させることが〈 再生される像のグレーレベルの数を増加できるという利点がある。

第４図は、画像領域４００内のＰＥＬのブロックを任意にグループ化したものを 示している。このグループ化は、１６×８のＰＥＬ４０２を含むブロック４０１ を複数個含むものである。Ｐ　Ｅ　Ｌはこの方法でグループ化され、ディスプレ イ送信装置の画像領域を定義している。ブロック４０１は、行ごとに１００ブロ ツクを含む複数のブロック行４０６として配置されている。

ブロック行４０６の各々は、ＰＥＬの走査線４０４を８本含んでいる。各ブロッ ク行４０３において、ブロック４０１にはアドレスＯ乃至９９が付され、エンコ ーダ１１５においては線４０５で示しだように左から右に順に処理される。実効 順序ディザマトリクスおよびそれらに割当てられた点は、第２図の図式２２０に 示されたものとなシ、ＰＥＬ４０２のブロック４０１が重なったものとみること ができる。

以上の説明はディザディスプレイ送信装置の一実施例に関するものである。しか し、本装置に対し、本発明の原理に従って種々の修正を施すことが可能である。

このような変更の一つとして、牙５図に示す装置があげられる。この装置におい ても、ビデオディスプレイ−のだめのほとんどフリッカのない順序ディザ画像を 得（１１） ることかできる。

第５図の回路と第１図の回路では４、同じ基本的要素が用いられている。このこ とと、第１図の回路については詳細に説明していることから、第５図の回路につ いては本質的に異なる部分、および前記の説明からは動作が十分に明確でない部 分の要素のみについて詳細に説明する。第５図においてディスプレイ送信装置が 図示され、送信器５００、ディザ発生器５２５、および伝送チャネル５５０が示 されている。送信器５００には画像を走査し、アナログビデオ信号源となるカメ ラ５０１が含まれている。送信器５００はさらに、クロック５０５およびディザ 発生器５２５を含んでおりこの発生器は第２図のマトリクス２２０に示したディ ザしきい値マトリクスを直接発生する。これらのディザしきい値は比較器５１０ においてカメラ５０１で作られたアナログビデオ信号と比較される。比較器５１ ０の出力は、カメラ５０１によって走査された画像の順序ディザ表示であり、エ ンコーダ５１５を介して伝送チャネル５５０に印加される。

ディザ発生器５２５は６ビツト行カウンタ５６０゜ディザアドレス発生器５３５ ．１６ビツト１２８語の読出し専用メモリ５４０、およびデジタルアーナログ変 換器５４５を含んでいる。これらの裂果は、ディスプレイ送信装置のために水平 および垂直同期信号とサン（１２） プリングクロックタイミング信号とを発生するクロック５０５によって制御され る。

動作中、行カウンタ５３０およびアドレス発生器５３５は、各走査の開始時にお いてクロック５０５からの垂直同期パルスによってゼロに初期化される。次に、 行カウンタ５３０は、クロック５０５からの水平同期パルスの各々によって１だ け増分される。アドレス発生器５３５は７ビツトカウンタから成り、クロック５ ０５からサンプリングクロックタイミング信号のパルスが受信される度に増分さ れる。サンプリングクロックタイミング信号は、さらに、カメラ５０１が各水平 行を走査するときにカメラの出力をほぼ１６００回サンプリングする。アドレス 発生器５６５はは行カウンタ５ろＯによって制御され、行カウンタ５３０から与 えられる２進数からその計数を開始する。この開始計数値からまず１６個のアド レスが作られる。次に、１６個のサンプリングクロックタイミング信号パルスを 受信し終えると、アドレス発生器５６５はその開始計数値にリセットされ、行走 査の間、同じ１６個のアドレスの発生を続ける。次の水平同期パルスが発生する と、行カウンタが１だけ増分され、新しい開始計数値をアドレス発生器５６５に 与える。この値に対し、アドレス発生器５３５は新しい１６個のアドレスを発生 し、その行走査中これを繰返す。このプロセスは垂直方向に対（１５） しても繰返される。８行の走査が終ると、アドレス発生器は最初の開始計数値に リセットされ、最初の１６個のアドレスの発生が繰シ返される。このプロセスは 相続く行に対して続けられ、１ペ一ジ全体が走査されるまで続けられる。

アドレス発生器５３５はメモリ５４０に制御信号を印加する。このメモリは順序 ディザマトリクスのために、予め定めた位置に応じて決まる基準しきい値をデジ タル形式で蓄えている。読出し専用メモリ５４０は６４個の異ったしきい値レベ ルの１６×８のマトリクスを発生し、走査される画像の各サンプルに対し新しい しきい値を与える。このマトリクスは、等しい値のしきい値が隣接する水平行上 に対をなすよう配置され、多くの場合、輝度の面で垂直に対をなすＰＥＬをディ スプレイ送信出力に印加する。また、この対をなす構成は、マトリクスが繰返さ れる場合も連続的となるように配置されている。たとえば、この構成を用いてい る牙４図の２次元のブロックでは、垂直端のしきい値は、隣接する２次元ブロッ ク内の等しい値のしきい値と対を成すように構成される。

ディザしきい値の値が、カメラ５０１からのビデオ入力信号との比較の前にデジ タルアナログ変換器４４５によってアナログ形式に変換されるのは、カメラ５０ １からの信号もアナログ形式であるためである。この比特表昭５８−５０１５３ １（５） 較は、比較器５１０を用い、ビデオ入力信号と現在発生しているディザしきい値 レベルとを比較することによって行われる。ビデオ信号のレベルが特定のしきい 値レベルより大きいと、論理１が比較器５１０の出力に発生する。逆に、ビデオ 信号のレベルが特定のしきい値レベルより小さいと論理０が発生する。この比較 は、発生したディザしきい値レベルの各々について行われる。結果として得られ る順序ディザ信号は、クロック５０５からの水平および垂直同期信号とともにエ ンコーダ５１５に印加される。エンコーダ５１５は、この信号を任意の伝送フォ ーマットに符号化して伝送チャネル５５０から受信器へ送出する。

Claims (1)

【特許請求の範囲】
1. １．　ディスプレイの隣接する行のインタレース形走査によって形成されるディ ザビデオ画像内のフリッカを除去するだめに、走査された画像からビデオ信号を 発生する手段（ｉｏｉ）と、 ディザしきい値信号を発生する手段（１２５）と、該ビデオ信号と該ディザしき い値信号とを比較して該走査された画像の順序ディザ表示を発生する手段とを含 む装置において、 同じ輝度のディザ表示の対をディスプレイの隣接する行に並置する手段（１１１ −１１３）を特徴とする装置。 ２、　インタレース走査される複数の行からなるディスプレイのためのディザ画 像を処理するために、複数の画素を表わす入力信号を発生するステップと、ディ ザ画像しきい値のマトリクスを表わす信号を発生するステップと、 該マトリクス画像しきい値信号を該入力信号と比較するステップと、 該入力信号の瞬時輝度と該ディザ画像しきい値信号の大きさとによって決定され る輝度を持つディスプレイ点の順序づけられた複数の行を表わす信号を発生する ステップとを含む方法において、 １つの該行内の各ディスプレイ点を隣接する行内で（１６） 同じ輝度を持つディスプレイ点と並置するステップを含むことを特徴とする特許 （１）