JPS58501921A - チヤネル動作の測定のための方法及び装置 - Google Patents
チヤネル動作の測定のための方法及び装置Info
- Publication number
- JPS58501921A JPS58501921A JP81503569A JP50356981A JPS58501921A JP S58501921 A JPS58501921 A JP S58501921A JP 81503569 A JP81503569 A JP 81503569A JP 50356981 A JP50356981 A JP 50356981A JP S58501921 A JPS58501921 A JP S58501921A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- time
- clock
- central processor
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
- G06F11/3419—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment by assessing time
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/3485—Performance evaluation by tracing or monitoring for I/O devices
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/349—Performance evaluation by tracing or monitoring for interfaces, buses
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Measurement Of Unknown Time Intervals (AREA)
- Electric Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
チャネル動作の測定のための方法及び装置〔技術分野〕
本発明はチャネル動作のためにデータ処理システムの構成装置が使った時間を測
定するための方法及び装置に関する。
中央プロセッサは主記憶並びに主記憶中にあるシステム・プログラム及びユーザ
ー・プログラムを実行する演算装置(エンジン)を有する。チャネルは周辺装置
のl10(入力/出力)動作全処理するチャネル・プロセッサ及びチャネル記憶
全頁する。チャネル・プロセッサは主記憶中にあってコマンドから構成されたI
10プログラムを実行する。ユーザー・プログラム又はシステム・プログラムの
要求に応答してI10動作を始めるために、システム制御プログラムはI10命
令を実行する。例えば、I10命令及びI10動作を開始させるための関連プロ
トコルは、特定のI10装置、チャネル・プログラムか配置された主記憶中の記
憶位置、及びチャネルがデータを保存又は取り出すべき主記憶中の記憶位置を識
別する。後述するデータ処理システムにおいて、チャネル・プロセッサは、装置
及び関連データ経路が木用可能になる時に特定のタスクを処理するように■/○
装置全スケジュールする事に関係した動作も実行する。
本発明の主な目的は、チャネル動作に必要な時間を測定す(2)
るための新規且つ改良された方法及び装置を提供する事である。
データ処理システムにおける動作を監視又は測定する事に関して多くの有用な応
用かある。ありふれた例として、システムの使用者か中央プロセッサ又はシステ
ムの他の資源に接続した時間か普通印刷終了時に表示される。この情報は利用者
に課金する際に有用である。また、システム構成装置が有効に使われているか否
か全操作員が報告できるように、又はそれら構成装置が実行しているプログラム
の動作を測定するため(C1多くの異なったシステム構成装置の動作を測定する
事も知られている。この情報は、構成装置が過負荷状態になった時にシステムを
拡張するための計画に、又は構成装置の使用のより良いバランスを取るためにシ
ステムを再構成するために用いる事ができる。また測定データは、それ程良く使
われていない特定の構成装置でタスクを実行し且つ良く使われるデータ経路を避
けるように動的にタスク全スケジュールするためにも使用できる。
これらの測定を行なうために多くの技術か提案されておシ、それらの技術のある
ものは本発明の方法及び装置に適合している。本発明と特に関連のあるわけでは
ないが例えば、開発研究所において及びユーザーの事業所に設置されたシステム
においても、信号点に一時的なプローブを取υ付は又は監視すべき動作に関する
信号を伝達する信号線に同様に恒久的な(3) 特表昭58−501921(2
)接続を行なう事か普通に行なわれている。それらの信号線上のパルスは計数す
る事ができ、又タイマーを始動及び停止するのに用いる事ができる。
より関連のある例として、プロセッサ及びチャネルの機能を、中央プロセッサ上
を走るプログラムによって測定する事か行なわれている。プロセッサは時刻機構
を有し、測定プログラムは時刻機構にアクセスして、(監視プログラムに通知さ
れ得る)選択された動作に関する開始時刻及び累計時間を記録する。詳しくはI
BM社発行のrO8/VS2 MVSResource Management
Facility (、RMF)Genera] Inforthation
Manua] GC28−0921−2]を参照されたい。
動作を行なうプログラム中に置かれた特別の命令によって動作全監視する技術も
いくつか知られている。それらの命令は計時すべきプログラム中の特定の地点で
タイマーを始動させ、後の地点でタイマー全停止させる。同様に、計数すべき動
作に関するルーチンの一部全なす命令によってカウンタを増訂数する事も可能で
ある。例えはIBM TDB、1968年4月号、1700〜1706ページ、
米国特許第3766474号、同第3399298号及び同第4034353号
を参照されたい。
本発明の方法及び装置(r!、、サブチャネル起動と呼ばれる機(4)
械語命令によって開始されるチャネル動作に対して測定を行なうのに特に適して
いる。この動作において、命令及び関連プロトコルはサブチャネル及び関連I1
0装置並びにチャネル・プログラムの主記憶における位置をチャネルに知らせる
。
この情報はチャネルに渡され、チャネルはさもなければ中央プロセッサの制御プ
ログラムによって動作かスケジュールされディスバッチされるのと同じ一般的方
法に従ってI10動作をスケジュールする。そして次に初期選択が起きる。本発
明の1つの目的は、中央プロセッサにおけるサブチャネル起動の実行と、チャネ
ルにおいて後刻に独立的に起きる初期選択との間の遅延を測定する事である。こ
の測定動作のために、本発明は中央プロセッサの時刻機構と同期された時刻機構
を含む。中央プロセッサのオペレーティング・システムのI10監祈プログラム
には、中央プロセッサの時刻機構を読取り、その値をチャネルにアクセス可能な
適当な記憶位置に記憶させる手段か与えられる。初期選択を実行するチャネル・
プログラムには、チャネルの時刻機構を読取り、中央プロセッサに」二って記憶
された時刻機構の値を取シ出し、そして時間差を計算しその差を適轟々記憶位置
に記憶させる手段が与えられる。この時間は機能保留時間と呼ばれる。
初期選択の後、チャネルが動作の完了を知らせるために中央プロセッサに割シ込
み全かける壕で、典型的な場合装置はテトネルから切断されその後に再接続され
そして続行し、典型的な場合さらに切断される。チャネル動作完了の時点は(チ
ャネルが、チャネル終了と呼ばれるステータス・ビットをセットするので)チャ
ネル終了と呼ばれる。装置が接続された時間の累計は装置接続時間と呼ばれる。
本発明のシステムにおいて、チャネルは、サブチャネルの各利用者に課金する等
の用途に適した1つの形式で装置接続時間を提供し、そして手動又は自動的なチ
ャネル資源のプラニング又はスケジューIJングの用途に適した第2の形式でそ
の時間を累計する。
また本発明は、機能活動時間と呼ばれるサブチャネル起動とチャネル終了との間
の時間全測定するためにチャネル・プログラム中に手段を提供する。これらの測
定は直接的に有用であり、且つこれらは他の有用な機能を計算するために組み合
せて用いる事ができる。
チャネルは1特定のサブチャネルに前もって割り当てられている主記憶中のサブ
チャネル測定ブロック記憶位置に機能保留時間、機能活動時間及び装置接続時間
を記憶させるための手段を終了ステータス処理用ルーチン中に有する。(装置接
続時間は別個にサブチャネル・ステータス・ワードにも記憶される。)また本発
明は監視機能全付勢するためのチャネル監視セント(SCHM)と呼ばれる新規
な機械語命令を含む手段も提供する。この命令は、監視された時間値を記憶する
ためにチャネルが使用するサブチャネル測定ブロックの先頭アドレスを含む。チ
ャネルはこのアドレスを記憶するための手段を有(6)
する。このアドレスが全0(又は先頭アドレスとして決して使われない何らかの
所定の値)の時、チャネルはチャネル動作を測定しない。
また(チャネル監視セット命令によって測定機能が付勢される時)各サブチャネ
ル毎の測定機能を選択的に付勢又は滅勢するための手段も与えられる。サブチャ
ネル情報ブロックと呼ばれる各サブチャネル毎のデータ・ブロックは、監視動作
の6つのモードの1つを識別する2ビツトのフィールドを含む。(4つの可能な
符号の1つは使われ々い。)1つのモードでは監視機能はサブチャネルに関して
滅勢される。別のモードでは通常の装置接続時間だけか測定され、サブチャネル
・ステータス・ワード中に記憶される。別のモードでは説明した全てのサブチャ
ネル測定が収集され記憶セれる。
またサブチャネル情報ブロックは、チャネル監視セット命令中の先頭アドレスに
対するアドレス・オフセット即ちアドレス変位を記憶するようにも構成される。
チャネル・プログラムはサブチャネル測定ブロックをアクセスするために先頭ア
ドレスにそのオフセットを加算する手段を有する。
本発明の他の目的及び%徴は良好な実施例の説明から明確になるであろう。
第1図は時間が記録される点及び測定された時間間隔を示すI1010上タイミ
ング図である。
第2図は時間を記録する時にチャネルによって使用されるクロックの回路を示す
。
第3A図乃至第6D図はチャネルの構成装置及び代表的な測定動作における相互
接続信号を示す。
第4図はチャネル測定パラメータの記憶装置における形式及びそれらの記憶位置
に対するアドレスの関連システムを示す図である。
本発明は、中央プロセッサ(いくつかの演算装置を有し得る)が単一のチャネル
(やはシいくつかの演算装置を有し得る)と共に動作し各装置が(通常そうであ
るように)別個のサブチャネルを有するシステムに用いる事か好ましい。このシ
ステムにおいて、プロセッサはサブチャネル起動と呼ばれる命令によってI10
10上開始させる。この命令の実行時にチャネルは装置を識別する信号及び主記
憶中のチャネル・プログラムのアドレス変位与えられる(両ステップは通常のも
のである)。次に中央プロセッサはある独立な動作に自由に分岐する。第1図は
本発明のシステムの測定点の1つとしてサブチャネル起動を示している。
サブチャネル起動命令中の情報はチャネル記憶(しばしばバンブ記憶と呼ばれる
)中の待ち行列上に置かれ、チャネルは他のタスクがプロセッサによってスケジ
ュールされるのと同じ一般的方法に従ってサブチャネルのデータ経路を確立す(
8)
のに必要な資源をスケジュールする。この動作中にチャネルは初期選択と呼ばれ
る通常の方法に従って装置制御装置と接触する。第1図は成功した初期選択と呼
ばれるこの時点を示している。サブチャネル起動から成功した初期選択までの時
間は機能保留時間と呼ばれる。
機能保留時間は一般に激しく使われる装置に関しては長く、激しく使われない装
置に関しては短かいので有用である。例えば多数のディスク又は他の類似の装置
はシステム制御プログラムがユーザーのプログラムを一時的に割り振る記憶空間
のプールを提供し得る。−この測定は、現在機能保留時間のより短かい装置から
記憶空間を割り振るのに有用である。
成功した初期選択が行なわれると、チャネルは最初のコマンド全実行する。磁気
ディスクの動作の例では、このコマンドは読取り又は書込み動作のために特定の
トラックにディスク・ヘッドを位置付けるようにディスク制御装置に知らせる。
この機械的動作は比較的遅く、装置制御装置はこの動作に関してチャネルから切
断されるように通常プログラムされる。
第1図でこの点は「切断」と表示さ汎ている。装置がチャネル・プログラムのコ
マンドを実行する準備が整うと、再接続か行なわれる。典型的な場合、装置はサ
ブチャネル起動の後に数回、切断と再接続を行なうが、第1図は2回の代表的な
装置接続時間を示している。装置接続時間は各利用者毎に共通に測定される。後
に説明するように、図のシステムはこの(9)
機能を利用者に基づいて提供し、甘た各装置毎に累積接続時間を与える。
′また第1図はI1010上通常の点であるチャネル終了及び装置終了も示す。
サブチャネル起動からチャネル終了までの時間は本発明の装置によって測定され
、機能活動時間と呼ばれる。機能保留時間、機能活動時間及び装置接続時間は各
々個々に有用であるが、さらにそれらを組み合せて他の時間を計算する事ができ
る。
チャネル・クロック−第2図
チャネルには本発明の測定動作に用いられるクロック12か設置される。クロッ
クは、チャネル測定で望捷れる分解能に一致する間隔で信号線13上に周期的に
表われる歩進パルスによって増分されるように接続された多数のカウンタ段から
構成される。
チャネル・クロックは関連プロセッサの時刻機構14と同期される。このシステ
ムの時刻機構は、クロックの現在の値が記憶される主記憶中の64ビツトの一記
憶位置のアドレスを含むりpツク記憶命令によって読取る事ができる。詳しくは
’、’ IBM 5yst、em / 370 Pr1nciples ofO
peration : GA 22−70 D O”の141.142ページを
参照されたい。この時刻機構は多数のカウンタ段及び時間単位を表わす増分でカ
ウンタ全歩進させる発振器15も有する。カウンタの1段はチャネル測定に望1
れる分解能の(10)
程度に適したものとして選択され、良好なシステムではこの間隔は124マイク
ロ秒である。信号線13はシステム・クロックの124マイクロ秒の出力全チャ
ネル・クロックの歩進入力に接続する。
システム・クロックのもう1つの時間信号はチャネル・クロック−t IJ上セ
ツトるために信号線17によって接続される。
この時間単位は良好なシステムでは8秒である。システム時刻機構からのリセッ
ト信号は、動作が部分的にはシステム時刻機構から部分的にはチャネル・クロッ
クから計時されるように、(初期リセット動作後)チャネル・クロックをシステ
ム時刻機構の対応する段と同一に保つ。このリセット接続は、異なったプロセッ
サ・システムが独立的に同期されるので、多重プロセッサ・システムの一部であ
る異なったチャネルのクロックも同期させる。(各プロセッサ・システム毎に1
つのチャネルか存在し、プロセッサ・システムは共通の制御プログラムの下で動
作する1つ以上のプロセッサを有する。)8秒は16ビツト値によって便利に表
現され、これは測定すべきI / O動作の事実上あらゆる可能なものを含むに
充分な長さである。
チャネル・クロックは命令又はチャネル・プロセッサのマイクロ命令によって読
取られるように構成され、そのクロック値は命令中に特定されたチャネル記憶の
記憶位置に記憶される。この構造はシステム時刻機構の構造に類似しておシ、第
2図に信号線18のクロック記憶信号、チャネル記憶20及びチャネル・クロッ
ク値を命令デコーダからの信号線22上のアドレスによって指定されたチャオル
記憶位置に転送するゲート21のシステムによって表わされている。
装置接続の測定−第6A図〜第3D図
この一連の図は、全部の測定動作の便利な例である装置接続時間を測定するチャ
ネルの構成装置を示す。チャネル記憶20、制御記憶25及び算術論理演算二二
ツ1−(ALU)26の動作はそ九らの装置の標準的動作から明らかであろう。
第3A図で初期選択が行なわれ、装置によって、サービス・インと呼ばれるタグ
信号線60上に表示される。この信号はチャネルに制御記憶25中のマイクロプ
ログラムを実行させる。他の点では普通のこのマイクロプログラムはチャネルク
ロック12を読取りその現在の値をチャネル記憶20中の仮に「計時開始」と呼
ぶ所定の記憶位置65にロードするための命令手段を含む。この記憶位置のアド
レス及び記憶動作を要求するフィールドは、普通のように、及び図面の信号線6
5が表わすようにマイクロコード命令に持込まれる。このマイクロコードは信号
線1.8上にクロック記憶信号も供給する。
従って、装置再接続に関係する通常のルーチン中の適当な時点でチャネル時間か
記憶される。チャネル・プロセッサの速さはチャネル・クロックの分解能と比較
すると非常に速い(12)
ので、この測定動作がサービス・インを処理するためのルーチン中のどの場所に
配置されようと普通わずかの差しか生じない。
サービス・イン信号の下降は通常装置切断全通知し、チャネルにこの条件に応答
するためのルーチンを開始させる。第3B図、第3C図及び第3D図の方法及び
装置において、この普通のルーチンはチャネル・クロックを読取シ、第3A図の
段階で記憶されていた値とその値との差を取り、そして「累計」と呼ばれるチャ
ネル記憶の所定の記憶位置64にその差を記憶するためのマイクロ命令手段を含
む。図面はこの動作を実行し得る種々の方法の代表的なものを示す。
第3B図に示されるステップでマイクロ命令又は一連のマイクロ命令は、チャネ
ル・クロックを読取シ、クロック値をALU26の一方の入力に加え1.またチ
ャネル記憶20から第6A図の動作で記憶されたクロック値を取り出し、この値
QALU26の他方の入力に加え、そしてALU26に制御して減算を実行させ
差をレジスタ68又はチャネル記憶20中の等価な記憶位置にロードする。
第6C図は制御記憶への「次ステツプ」信号が示すように、この動作の続きであ
る。この動作において以前の癲絖/切断系列に関する累計時間を保持しているチ
ャネル記憶中の「累計」記憶位置がアクセスされる。この値とレジスタ68中の
差は加算されレジスタろ9に記憶される。チャネルの動作が(16)
第ろ9図の段階に至ると、レジスタろ9の和はチャネル記憶の累計記憶位置34
に記憶される。装置が再接続及び切断を続けると、第3A図〜第3D図の動作が
反復され装置接続時間が累計記憶位置に累計される。
レジスタ68中の差が負値になるように第3A図及び第6B図のステップの間で
チャネル・クロックをリセットしてもよい事に注意されたい。この場合チャネル
・クロックのリセット値C%定の例では8秒)がその負値に加算される。負値に
関してテスト4行ない8秒を加算するか又は加算し々いための通常の技法は特別
の例を示さ々いでも容易に理解される装置再接続及び装置切断に関する動作の詳
細々例から、第1図の他の点における測定に関する方法及び装置は簡単な説明だ
けで理解できる。サブチャネル起動時刻はサブチャネル起動全実行するルーチン
中の通常の命令によって中央プロセッサによシ記録さ朴る。時刻機構の計時値は
、中央プロセッサ及びチャネルにとってアクセス可能な便利な記憶位置、例えば
さもなければオペレティング・システムに割り当てられている主記憶中の記憶位
置又はチャネル記憶中の記憶位置等に記憶させる事ができる。中央プロセッサの
この動作は第3A図に示される動作の対応物と考える事ができる。(このルーチ
ンは中央プロセッサの制御プログラムによってのみ実(14)
行されユーザー・プログラムによっては実行され々い事に注意されたい。)成功
した初期選択は「サービス・イン」の立ち上りによって知らされ、関係するチャ
ネル・ルーチンは第3B図、第6C図及び第6D図において装置接続時間につい
て説明した方式に従ってチャネル・クロックを読取りそれからサブチャネル起動
の時刻をさし引くための手段を含む。
チャネル終了は装置によってチャネルに知らされ、この信号に応答してチャネル
はチャネル・クロックを読取υ、機能保留時間に関して説明した方法に従って機
能活動時間を計算する。!、たチャネルは既に説明したように装置接続時間も更
サブチャネル測定動作は中央プロセッサがチャネル監視セント(SCHM)と呼
ばれるI10命令を実行する時に起きる。第4図のブロック40が示すように、
この命令はオペレーション・コードのための16ビツトのフィールド並びにベー
スB2及び変位D2の形のアドレスのための16ビ7)のフィールドから成るあ
pふれた形式を有する。命令が中央プロセッサによって美行される時、チャネル
はブロック41に示すようにアドレス全記憶する。このアドレスは(もしも全O
でなければ)、測定されるべき各サブチャネル毎に測定データカ記憶されるべき
中央プロセッサの主記憶4ろの記憶位置を指示する。
第4図は測定パラメータを記憶するための形式全示す。各サブチャネルは測定パ
ラメータのために4ワードの記憶位置(各62ビツト)45.46.47及び4
8を有する。捷た各チャネルは所望の付加的な測定7<ラノークのための4つの
付加的なワード(図示せず)の拡張測定領域も有す乙。測定パラメータか主記憶
にロードされた時、それらはデータ処理システムの動作及び構成において有用な
形式でそれらを印811するRFM等のプログラムにアクセス可能である。”t
iノ(ラメータは、既に述べたようにシステム資源を割り振る)゛ログラムによ
って利用する事もできる。
チャネル記憶20にチャネルはサブチャネル情報ブロック(SCI(IB)と呼
ばれるサブチャネル毎のブロックケ維持する。このブロックは特定のサブチャネ
ルに関する測定ブロックを指示するためにレジスタ41中のアドレスと組み合さ
れるアドレス・オフセラトラ含む。この種のアドレス指定は広く使わ詐ており、
詳細な説明は要しない。5CHI Bはチャネル記憶20の任意の便利な記憶位
置に割り当てる事かできる。
さらにチャネルはサブチざネル毎にサブチャネル・ステータス・ワード(図示せ
ず)も維持する。これは例えばCCWアドレスを含み、一般にチャネル・ステー
タス・ワードと類似している。装置接続時間もこのステータス・ワードに記憶さ
れる。
(16)
チャネル監視セット命令のアドレス・フィールドか全部0にセットされる時、測
定動作は禁止される。従ってこの命令は迎]定を可能にする1つの形と測定を禁
止する第2の形とを持つものと考えられる。チャネル・ハードウェアにおいて測
定ハこのアドレスによってセットされ全Oのアドレスによって又はチャネル・プ
ロセッサの制御ワード中にセットされる対応するビットによってリセットされる
ラッチによシ付勢される。第4図に関して説明したマイクロプログラム・ルーチ
ンは、このステータス全テストし測定命令を実行するか又はチャネル監視セット
によって確立された条件に従ってそれを迂回するよ、−うに分岐する命令を含む
。オペレーティング・システムにおいて、チャネル監視セット命令を含むルーチ
ン及び5CHIBi準備する関連ルーチンは、オペレーティング、システムが利
用可能な機能を提供又は提供しないように選択的に制御]されるのと同じ方法で
特定の測定に関して付勢又は減勢される。
2つの測定モードの1つを付勢するため又は測定のために各ザブチャネル全減勢
するための手段も設けられている。サブチャネルに関するこの条件はその5CH
IB中の2ビツトのフィールドによって制御され、このフィールドはチャネル監
視セット命令に関して説明した技法によってテストされる。
1つのモードではサブチャネルは第4図の主記憶46に示した測定のため及びサ
ブチャネル・ステータス・ワード中の装(17)
置接続時間を報告するために付勢される。言いかえると、サブチャネル・ステー
タス・ワードの装置接続時間だけか測定゛チャネル終了時のチャネルの正規の動
作の一部として、チャネルは(SCHIBにセットされたモード及びチャネルが
測定のために付勢されたか否かに従って)装置接続時間、機能保留時間、及び機
能活動時間全記憶するマイクロプログラム手段を含む。さらにチャネルは第4図
に示すサンプル・カウント及び5SCHカウントを取り出し、増計数し再記憶す
る。5SCHカウントは装置接続時間か記憶される毎にいずれの活性な測定モー
トにおいても増計数される。サンプル・カウントは、機能活動時間及び機能保留
時間か記憶さ詐る時にだけ記憶される。マイクロプログラムの条件は詳細な説明
を行なわなくても明白であろう。
他の実施例
チャネル及び中央プロセッサのハードウェアは特にIBM6081に対応してい
るか、本発明のチャネル・クロック及び通常のプローセッサ・り、ロックへの接
続は種々のプロセッサ及びチャネル設計に応用できる。このプロセッサは単一の
チャネルを有するか、本発明は概念上2以上のチャネルを有するシステムにも応
用できる。本発明の他の態様は、さもなければ正規のチャネルのマイクロプログ
ラム中に新しいマイク(18)
ロブログラム・ルーチンを含める事によって説明された。本発明のある応用にお
いて、データ処理システムの構成装置に別個に取p付けら詐るモニタに関してし
ばしば行なわれるように動作の発生を知らせるタグ線からタイミングを開始及び
/又は停止させる事が望ましいかもしれない。実際のマイクロプログラムは種々
の方式で実施される。従って当業者は本発明に関して多くの応用及び本発明の技
術思想の範囲内の適当な変型を認めるであろう。
国際調査報告
Claims (1)
- 【特許請求の範囲】 時刻機構を有する中央プロセッサ、チャネル・クロックを有するチャネル、測定 システムの分解能を定める間隔でチャネル・クロック全増訂数させるために中央 プロセッサの時刻機構に接続された手段、及び監視すべき最長のチャネル動作に 対応する間隔でチャネル・クロックをリセットするために中央プロセッサの時刻 機構に接続された手段と、中央プロセッサ中にあって、中央プロセッサの時刻機 構の値を所定の記憶位置に記憶する手段を含むチャネル動作を起動する手段と、 チャネル中にあって、上記チャネル動作中の所定の地点でチャネル・クロックを アクセスする手段と、チャネル中にあって、中央プロセッサの時刻機構の記憶さ れた値とチャネル・クロックの値との減算を行ない中央プロセッサがチャネル動 作を起動した時刻からチャネル動作が所定の地点に至った時刻までの時間間隔を 計算する手段とを具備した チャネル測定システム。 (1)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US1981/001373 WO1983001524A1 (en) | 1981-10-13 | 1981-10-13 | Method and apparatus for measurements of channel operation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58501921A true JPS58501921A (ja) | 1983-11-10 |
| JPS6226737B2 JPS6226737B2 (ja) | 1987-06-10 |
Family
ID=22161469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP81503569A Granted JPS58501921A (ja) | 1981-10-13 | 1981-10-13 | チヤネル動作の測定のための方法及び装置 |
Country Status (7)
| Country | Link |
|---|---|
| EP (2) | EP0090804A1 (ja) |
| JP (1) | JPS58501921A (ja) |
| AU (2) | AU7804381A (ja) |
| CA (1) | CA1175573A (ja) |
| DE (1) | DE3280053D1 (ja) |
| ES (1) | ES8402092A1 (ja) |
| WO (1) | WO1983001524A1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2197096B (en) * | 1986-10-29 | 1990-08-01 | Burroughs Corp | Microcode monitor |
| US5778194A (en) * | 1996-04-08 | 1998-07-07 | Symbios, Inc. | Method and apparatus for measuring performance of a computer bus |
| US6070206A (en) * | 1997-03-31 | 2000-05-30 | Lsi Logic Corporation | Method and apparatus for terminating a bus |
| US6061806A (en) * | 1997-05-12 | 2000-05-09 | Lsi Logic Corporation | Method and apparatus for maintaining automatic termination of a bus in the event of a host failure |
| US6029216A (en) * | 1997-06-27 | 2000-02-22 | Lsi Logic Corporation | Auto-termination method and apparatus for use with either active high or active low terminators |
| US6092131A (en) * | 1997-07-28 | 2000-07-18 | Lsi Logic Corporation | Method and apparatus for terminating a bus at a device interface |
| US8117614B2 (en) | 2006-05-19 | 2012-02-14 | International Business Machines Corporation | Extract CPU time facility |
| GB2440216A (en) * | 2006-05-19 | 2008-01-23 | Ibm | Computer program for calculating the (accumulated) processing time for tasks |
| US8639858B2 (en) | 2010-06-23 | 2014-01-28 | International Business Machines Corporation | Resizing address spaces concurrent to accessing the address spaces |
| US8505032B2 (en) | 2010-06-23 | 2013-08-06 | International Business Machines Corporation | Operating system notification of actions to be taken responsive to adapter events |
| US8478922B2 (en) | 2010-06-23 | 2013-07-02 | International Business Machines Corporation | Controlling a rate at which adapter interruption requests are processed |
| US8615645B2 (en) | 2010-06-23 | 2013-12-24 | International Business Machines Corporation | Controlling the selectively setting of operational parameters for an adapter |
| US8650337B2 (en) | 2010-06-23 | 2014-02-11 | International Business Machines Corporation | Runtime determination of translation formats for adapter functions |
| US8566480B2 (en) | 2010-06-23 | 2013-10-22 | International Business Machines Corporation | Load instruction for communicating with adapters |
| US8468284B2 (en) | 2010-06-23 | 2013-06-18 | International Business Machines Corporation | Converting a message signaled interruption into an I/O adapter event notification to a guest operating system |
| US8621112B2 (en) | 2010-06-23 | 2013-12-31 | International Business Machines Corporation | Discovery by operating system of information relating to adapter functions accessible to the operating system |
| US8572635B2 (en) | 2010-06-23 | 2013-10-29 | International Business Machines Corporation | Converting a message signaled interruption into an I/O adapter event notification |
| US9195623B2 (en) | 2010-06-23 | 2015-11-24 | International Business Machines Corporation | Multiple address spaces per adapter with address translation |
| US8510599B2 (en) | 2010-06-23 | 2013-08-13 | International Business Machines Corporation | Managing processing associated with hardware events |
| US8650335B2 (en) * | 2010-06-23 | 2014-02-11 | International Business Machines Corporation | Measurement facility for adapter functions |
| US9342352B2 (en) | 2010-06-23 | 2016-05-17 | International Business Machines Corporation | Guest access to address spaces of adapter |
| US9213661B2 (en) | 2010-06-23 | 2015-12-15 | International Business Machines Corporation | Enable/disable adapters of a computing environment |
| US8626970B2 (en) | 2010-06-23 | 2014-01-07 | International Business Machines Corporation | Controlling access by a configuration to an adapter function |
| US8635430B2 (en) | 2010-06-23 | 2014-01-21 | International Business Machines Corporation | Translation of input/output addresses to memory addresses |
| US8504754B2 (en) | 2010-06-23 | 2013-08-06 | International Business Machines Corporation | Identification of types of sources of adapter interruptions |
| US8549182B2 (en) | 2010-06-23 | 2013-10-01 | International Business Machines Corporation | Store/store block instructions for communicating with adapters |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3540003A (en) * | 1968-06-10 | 1970-11-10 | Ibm | Computer monitoring system |
| US3588837A (en) * | 1968-12-30 | 1971-06-28 | Comcet Inc | Systems activity monitor |
| US3763474A (en) * | 1971-12-09 | 1973-10-02 | Bell Telephone Labor Inc | Program activated computer diagnostic system |
| US3771144A (en) * | 1972-07-24 | 1973-11-06 | Ibm | Clock for computer performance measurements |
| US3748650A (en) * | 1972-08-21 | 1973-07-24 | Ibm | Input/output hardware trace monitor |
| US3818458A (en) * | 1972-11-08 | 1974-06-18 | Comress | Method and apparatus for monitoring a general purpose digital computer |
| US3906454A (en) * | 1973-05-18 | 1975-09-16 | Bell Telephone Labor Inc | Computer monitoring system |
| US4034353A (en) * | 1975-09-15 | 1977-07-05 | Burroughs Corporation | Computer system performance indicator |
| US4126895A (en) * | 1975-12-29 | 1978-11-21 | International Standard Electric Corporation | Data processing system with monitoring and regulation of processor free time |
| US4166290A (en) * | 1978-05-10 | 1979-08-28 | Tesdata Systems Corporation | Computer monitoring system |
-
1981
- 1981-10-13 AU AU78043/81A patent/AU7804381A/en not_active Abandoned
- 1981-10-13 JP JP81503569A patent/JPS58501921A/ja active Granted
- 1981-10-13 EP EP19810903022 patent/EP0090804A1/en not_active Withdrawn
- 1981-10-13 WO PCT/US1981/001373 patent/WO1983001524A1/en not_active Ceased
-
1982
- 1982-09-02 DE DE8282108074T patent/DE3280053D1/de not_active Expired - Lifetime
- 1982-09-02 EP EP19820108074 patent/EP0076921B1/en not_active Expired
- 1982-09-30 AU AU88894/82A patent/AU548288B2/en not_active Ceased
- 1982-10-05 ES ES516222A patent/ES8402092A1/es not_active Expired
- 1982-10-12 CA CA000413263A patent/CA1175573A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6226737B2 (ja) | 1987-06-10 |
| AU8889482A (en) | 1983-04-21 |
| DE3280053D1 (de) | 1990-01-11 |
| EP0090804A1 (en) | 1983-10-12 |
| ES516222A0 (es) | 1984-01-01 |
| EP0076921B1 (en) | 1989-12-06 |
| EP0076921A2 (en) | 1983-04-20 |
| AU7804381A (en) | 1983-05-05 |
| AU548288B2 (en) | 1985-12-05 |
| CA1175573A (en) | 1984-10-02 |
| WO1983001524A1 (en) | 1983-04-28 |
| EP0076921A3 (en) | 1985-12-18 |
| ES8402092A1 (es) | 1984-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4497022A (en) | Method and apparatus for measurements of channel operation | |
| EP0076921B1 (en) | Method and system for time measurements of data processing channels | |
| US5265240A (en) | Channel measurement method and means | |
| US5047919A (en) | Method and apparatus for monitoring software execution in a parallel multiprocessor computer system | |
| US6539500B1 (en) | System and method for tracing | |
| US4511960A (en) | Data processing system auto address development logic for multiword fetch | |
| EP0067324B1 (en) | Software correlating hardware monitor system | |
| EP0671691B1 (en) | Storage controller and bus control method for use therewith | |
| US4503495A (en) | Data processing system common bus utilization detection logic | |
| US6678777B2 (en) | Integrated real-time performance monitoring facility | |
| US7774647B2 (en) | Method for counting instructions for logging and replay of a deterministic sequence of events | |
| US3763474A (en) | Program activated computer diagnostic system | |
| US5581794A (en) | Apparatus for generating a channel time-out signal after 16.38 milliseconds | |
| US20050216617A1 (en) | Obtaining queue measurement data for a range of logical control unit queues | |
| US5920689A (en) | System and method for low overhead, high precision performance measurements using state transitions | |
| JPH02249055A (ja) | マルチプロセッサ・システムのジョブの割当方法 | |
| CN101533366A (zh) | 一种服务器性能数据采集与分析的方法 | |
| US4470115A (en) | Input/output method | |
| Canon et al. | A virtual machine emulator for performance evaluation | |
| Deniston | SIPE: A TSS/360 software measurement technique | |
| Abrams | A tool to aid in model development and validation | |
| US5913073A (en) | Input/output driver for benchmark testing | |
| Baskin et al. | A modular computer sharing systems | |
| SE524799C2 (sv) | Förfarande och dataprogram för debuggning av en programkod | |
| JPH0553881A (ja) | ログアウト方式 |