JPS5851269B2

JPS5851269B2 - デイスプレイ装置

Info

Publication number: JPS5851269B2
Application number: JP51108820A
Authority: JP
Inventors: 憲司金子
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1976-09-13
Filing date: 1976-09-13
Publication date: 1983-11-15
Also published as: JPS5335331A

Description

【発明の詳細な説明】記憶装置における各界なるアドレス位置に書込まれてい
る記憶情報を、一定周期の読出しアドレスレジスタから
のアドレス信号により指定して記憶装置より読出し、そ
れが陰極線管へ与えられるべき映像信号となるようにし
て、陰極線管の表示面上の所要の位置へ順次に画像とし
て映出するようにしたディスプレイ装置は、陰極線管の
螢光面（表示面）上に各種の表示形態での情報の表示が
可能であるために、マン・マシンのインターフェースと
して極めて有効なものであり、特に、陰極線管の表示面
上に所要の図形やグラフ等が表示されるようになされた
いわゆるグラフィックディスプレイ装置は、所要の情報
を人間のパターン認識作用が充分に活用できるような状
態で表示できるために、極めて有用なディスプレイ装置
とされているのであるが、これには、電子計算機、その
他の外部装置とのインターフェースが複雑なものとなっ
たり、記憶情報の処理のためのソフトウェアに困難さが
伴なったりして勢いコスト高なものとなっていたために
、需要の割には普及されてはいないというのが現状であ
る。

上記したグラフィックディスプレイ装置の問題点を、従
来のグラフィックディスプレイ装置の一例のものの概略
構成を示す第１図のブロック図を参照して説明すると次
のとおりである。

第１図において１は記憶装置であり、以下の説明でこの
記憶装置１は、記憶装置１における各界なるアドレス位
置に書込まれている記憶情報を、読出しアドレスレジス
タからの一定周期のアドレス信号の指定により記憶装置
１から読出し、陰極線管の表示面上に水平方向の解像度
と垂直方向の解像度とが共に２５６体）であるような
再生画像を映出し得るようなビット数の記憶容量、すな
わち、２５６２ビツト（１０２４ビツトをＩＫビットと
すると、２５６２ビットは６４にビットである）の記
憶容量を有するものとされている。

、また、前記した記憶装置１に対する情報の書込み時に
記憶装置１の書込みアドレスを指定する書込みアドレス
信号と、記憶装置１からの記憶情報の読出し時に記憶装
置１の読出しアドレスを指定する一定周期の読出しアド
レス信号とは、アドレス信号切換回路２によって切換え
られて、同一の導線群１０を介し記憶装置１に供給され
るようになされている。

すなわち、アドレス信号切換回路２に対して端子６を介
して外部装置から供給されている書込みアドレス信号と
、端子Ｉを介して読出しアドレスレジスタから供給され
ている読出しアドレス信号とは、端子５を介して帰線消
去期間に与えられる切換信号の制御によるアドレス信号
切換回路２の切換え動作によって時分割式に記憶装置１
に供給されるようになされており、外部装置から端子８
及びメモリ入力制御回路３を介して記憶装置１に与えら
れる情報の記憶装置１への書込みは、帰線消去期間内に
外部装置から端子９及び書込み制御回路４を介して記憶
装置１へ与えられる書込み制御信号の制御の下で、書込
みアドレス信号によって指定された記憶装置１中の指定
のアドレス位置へ行なわれ、また、記憶装置１からの記
憶情報の読出しは、帰線消去期間以外の期間中に、読出
しアドレス信号によって記憶装置１中のアドレス位置が
順次に指定されることによって行なわれる。

さて、陰極線管の表示面上へ表示される再生画像が、水
平、垂直の両方向について共に２５６体）の解像度を有
するものとなされるためには、記憶装置１から読出され
た１ビツトの記憶情報は、映像信号中で約２００ナノ秒
の時間長を有する信号となされていなければならない。

記憶装置１がｌビットの記憶情報を２００ナノ秒以下で
読出すことができる機能を備えている場合、例えば、記
憶装置１としてバイポーラ半導体ＰＡＭが使用されてい
たような場合には、記憶装置１の１ビツトの記憶情報の
読出し時間を２００ナノ秒以下とすることができるから
、記憶装置１に対する読出しアドレス信号をビット単位
の読出しアドレ子信号として、記憶装置１の記憶情報を
１ビツトづつ順次に読出して時系列信号とし、導線１１
を介して直接に所要の映像信号として送出することがで
きるが、記憶装置１がリードサイクルの長いものであっ
た場合には、記憶装置１からビット単位に読出した記憶
情報が直ちに所要の映像信号とはならないから、この場
合には、記憶装置１からの記憶情報の読出しを語単位で
行なって、それを並列直列変換器（例えば、ＴＴＬデジ
タルＩＣによる並列入力直列出力シフトレジスタを用い
てもよい）によって所要の映像信号に変換するなどの手
段が必要とされる。

前記した記憶装置１における読出しの態様が、ビット単
位に行なわれるのか、あるいは語単位に行なわれるのか
の相違によって、端子７に供給されるべき読出しアドレ
ス信号の形態は互に異なったものとなる。

上記した従来のディスプレイ装置では、記憶装置に対す
る情報の書込みに際して外部装置から供給する書込みア
ドレス信号を発生させるのに複雑なソフトウェアが必要
とされる他、外部装置とディスプレイ装置との間の接続
装置の構成が複雑となりコスト高になるなどの点が問題
となり、その改善が要望されていた。

上記の点を改善するために記憶装置に対する情報の書込
みに際して必要とされる記憶装置の書込みアドレスを、
外部装置から直接に指定するようなことはせず、外部装
置からはディスプレイ装置に設けたアップダウンカウン
タで構成した水平方向の書込みアドレスレジスタ及びア
ップダウンカウンタで構成した垂直方向の書込みアドレ
スレジスタに対して、増加（インクリメント）情報や減
少（デクリメント）情報だけを与えて、ディスプレイ装
置における水平、垂直方向の書込みアドレスレジスタへ
順次に書込みアドレス信号を作り出して行くようにする
ことにより、外部装置からディスプレイ装置に対して与
えるべき情報を簡単に得ることができるようにして、ソ
フト側の負担が軽くなるようにし、また、外部装置から
ディスプレイ装置に対して情報を与えるために必要とさ
れる接続装置の構成を簡単なものとして、コストの低減
が達成できるようにした第２図示のようなディスプレイ
装置が考えられた。

第２図に示す既提案のディスプレイ装置において、既述
した第１図示のディスプレイ装置における構成部分と対
応する構成部分には第１図で使用した図面符号と同一の
図面符号を付しである（なお、この点は後述する本発明
のディスプレイ装置を示す第３図についても同様である
）。

、第２図（後述する第３図についても同じ）において、
１は記憶装置であり、この記憶装置１における各界なる
アドレス位置に書込まれている記憶情報の読出しは、端
子Ｔに供給されている一定周期の読出しアドレス信号が
アドレス信号切換回路２及び導線群１０を介して記憶装
置１に与えられることにより順次に指定されたアドレス
毎に行なわれる。

読出しアドレス信号の指定により記憶装置１から読出さ
れた情報に基づいて、陰極線管の表示面上に水平方向の
解像度と垂直方向の解像度とが共に２５６（本）である
ような再生画像を映出し得るような映像信号を作り出す
のには、記憶装置１としてその記憶容量が６４にビット
以上のものが必要とされ、また例えば６４にビットの記
憶容量を有する記憶装置１から読出した記憶情報により
、水平、垂直の両方向の解像度が共に２５６であるよう
な再生画像を映出しうるような映像信号を得るのには、
記憶装置１における各記憶情報をビット単位で読出し、
しかも前記のビット単位で読出された各情報が、それぞ
れ再生画像中における１絵素と対応する時間長を有し、
かつ、それらが時間軸上に相次いで配列された状態の信
号として線１１へ送出されるようにしたり、あるいは、
記憶装置１から語単位に読出された情報を線１１を介し
て並列直列変換器に与え、前記の並列直列変換器から１
ビツトづつ次々に送出される各信号が、それぞれ再生画
像中における１絵素と対応する時間長を有し、かつ、そ
れらが時間軸上に相次いで配列された状態の信号となる
ようにするのである。

記憶装置１からの記憶情報の読出しに当って用いられる
読出しアドレス信号の形態は、記憶装置１からの記憶情
報の読出しが、ビット単位に行なわれるのが、あるいは
語単位に行なわれるのかに応じて相違するが、倒れにし
ても端子７には前記した読出しの形態に応じた読出しア
ドレス信号が供給されるようになされているのである。

前記のアドレス信号切換回路２は、それに端子７に供給
されている読出しアドレス信号と、書込みアドレスレジ
スタＷＡＲから供給される書込みアドレス信号とを、端
子１２に与えられる切換制御信号に応じて切換えて、読
出しモード時にはアドレス信号切換回路２を介して読出
しアドレス信号が記憶装置１に与えられるように、また
、書込みモード時にはアドレス信号切換回路２を介して
書込みアドレス信号が記憶装置１に与えられるようにす
る。

外部装置から端子８及びメモリ入力制御回路３を介して
記憶装置１に与えられる情報の書込みモード時における
記憶装置１への書込みは、外部装置から端子９及び書込
み制御回路４を介して記憶装置１へ与えられる書込み制
御信号の制御の下で、前記した書込みアドレス信号によ
って指定された記憶装置１中の指定のアドレス位置へ行
なわれる。

書込みアドレスレジスタＷＡＲは、Ｎ進のアップダウン
カウンタよりなる水平方向のアドレスレジスタ１４（水
平方向のアドレスカウンタ１４）と、Ｍ進のアップダウ
ンカウンタよりなる垂直方向のアドレスレジスタ１５（
垂直方向のアドレスカウンタ１５）とによって構成され
ており、これらの水平、垂直方向のアドレスカウンタ１
４゜１５は、端子１３に供給されるリセットパルスによ
って計数値がリセットされうるようになされている。

前記した水平（垂直）方向のアドレスカウンタ１４（１
５）は、端子＋Ｘ（＋ｙ）に１個の信号（増加信
号）が加えられる度毎に、その計数値が「１」づつ増加
し、また、端子−Ｘ（−ｙ）に１個の信号（減少信
号）が加えられる度毎に、その計数値が「１」づつ減少
し、さらに、予め定められた最大の計数値に達した後に
、なおも増加信号が加えられた場合にはキャリー信号を
出し、さらにまた、計数値が零の状態の際に減少信号が
加えられた場合にはボロー信号を出す。

書込みモード時に記憶装置１に指定されるべきアドレス
位置の数を、水平方向のアドレスとして２５６、垂直方
向のアドレスとして２５６とした場合には、水平方向の
アドレスカウンタ１４及び垂直方向のアドレスカウンタ
１５としては、共にそれらの最大の計数値が２５６のも
のを使用すればよく、前例の場合における水平、垂直の
アドレスカウンタ１４．１５は、それぞれ８ビツトのア
ップダウンカウンタを使用できる。

上記のように、既提案のディスプレイ装置においては、
書込みモード時に記憶装置における情報の書込みアドレ
スを指定する書込みアドレス信号が、所要の水平方向の
アドレスの数を最大の計数値とするようなアップダウン
カウンタよりなる水子方向のアドレスカウンタ１４と、
所要の垂直方向のアドレスの数を最大の計数値とするよ
うなアップ”ダウンカウンタよりなる垂直方向のアドレ
スカウンタ１５とによって作られるようになされている
ので、外部装置からディスプレイ装置の書込みアドレス
レジスタＷＡＲにおける水平、垂直のアドレスカウンタ
１４．１５に対して、増加信号あるいは減少信号を与え
るだけで、書込みアドレスレジスタＷＡＲの内容を次々
に更新することができるのであり、したがって、既提案
のディスプレイ装置においては、第１図を参照して説明
した従来のディスプレイ装置における諸問題点がすべて
良好に解消されるのである。

さて、上記した第２図示のような構成を備えた既提案の
ディスプレイ装置においては、ディスプレイ装置におけ
る書込みアドレスレジスタＷＡＲの水平、垂直方向のア
ドレスカウンタ１４．１５の端子＋ｘ、＋ｙに対して次
々に所要の増加信号を与え、また、端子−Ｘ、−）’に
月して次々に所要の減少信号を与えて、書込みモード時
に書込みアドレスレジスタＷＡＲの内容を次々に更新す
ることにより、読出しモード時に一定の周期の読出しア
ドレス信号で指定され、記憶装置１から順次に読出され
た記憶情報に基づいて得られた映信信号によって、陰極
線管の表示面上に所要の図形等を容易に映出させること
ができるのであるが、記憶装置１から順次に読出された
記憶情報に基づいて得られた映信信号によって陰極線管
の表示面（第４図中のＡ）中に図形が描かれて行く時に
、初めに例えば第４図における陰極線管の表示面Ａ中の
ａ点と対応するアドレスを示すような計数値にあった水
平、垂直方向のアドレスカウンタ１４゜１５の計数値は
、その後に水平、垂直方向のアドレスカウンタ１４．１
５の端子＋ｘ、＋ｙに対し連続的に増加信号が供給され
た場合には、書込みアドレスレジスタＷＡＲの水平方向
のアドレスカウンタ１４の計数値が最大値に達するまで
は再生画像とし、て第４図中のａ点→ｂ点へと右斜上方
への直線画体を現わし得るような書込みアドレス信号の
更新が行なわれ、次いで、なお引続いて水平、垂直方向
のアドレスカウンタ１４．１５の端子＋ｘ、＋ｙに対し
て増加信号の供給が行なわれると、水平方向のアドレス
カウンタ１４はその計数値が最大値に達した後に直ちに
Ｏに戻り、再び１゜２．３・・・のように計数を行なう
ことになるから、本来、第４図中のａ点からｂ点を経て
図中でａｂ線の延長上の点線図示のように右斜上方に延
長されたものとして表示されるべき画像は、第４図中の
ｂ点からＣ点へと急速に移動した後に、Ｃ点から右斜上
方のｄ点の方へと延びる直線として現われることになる
。

上記とは逆に、書込みアドレスレジスタＷＡＲにおける
端子−ｙ、−Ｘに対し連続して入力が加えられた場合に
は、例えば第４図中のｄ点からＣ点を経て図中で７τ線
の延長上の点線図示のように、左斜下方に延長されたも
のとして表示されるべき画体は、水平方向のアドレスカ
ウンタ１４の計数値が最小値に達した後に直ちに最大の
計数値に変わるために、第４図中の０点からｂ点へと急
速に移動した後に、ｂ点から左斜下方のａ点の方へと延
びる直線として稗われることになる。

上記のように第２図示の回路配置では、書込みアドレス
レジスタＷＡＲに対する計数入力が、アドレスカウンタ
の計数値をその最大値よりも超えさせるようなものであ
った場合、及びその最小値よりも減少させるようなもの
であった場合（最小値よりも超えさせるようなものであ
った場合）に、書込みアドレスレジスタの内容が、本来
、連続的な図形の再生画像として陰極線管の表示面上に
表示されるべきものを、不連続的な図形の再生画像とし
て陰極線管の表示面上に表示させてしまうようなものと
されてしまうために、ディスプレイの効果上に不具合い
なことが起こり、特に、例えば、同一の表示面上に複数
個の図形を同時的に表示させる場合などに大きな問題と
なる。

本発明は、第４図をも参照して述べた上記した問題点を
解決しつるディスプレイ装置を提供するものであって、
第３図にその一実施例を示す。

すなわち、第３図に示すの本発明のディスプレイ装置で
は、書込みアドレスレジスタＷＡＲにおける水平、垂直
方向のアドレスカウンタ１４．１５のそれぞれにオーバ
ーフロー回路１６．１７．を設け、水平、垂直方向のア
ドレスカウンタ１４．１５の何れか一方のもの、あるい
は双方のものの計数値が最大の計数値または最小の計数
値を超えた場合に、前記のアドレスカウンタ１４・、１
５のキャリーあるいはボローによって、前記したオーバ
ーフロー回路１６．１７を動作させ、オーバーフロー回
路１６．１７の出力の論理和出力を各オーバーフロー回
路１６．１７の出力側に接続されたオア回路１８より得
て、前記のオア回路１８からの出力を書込み制御回路４
に与えることにより、書込みアドレスレジスタＷＡＲに
おける水平、垂直方向のアドレスカウンタ１４．１５か
らキャリー信号あるいはボロー信号が出された後は、記
憶装置１に対する情報の書込みが禁止されるようにして
、上記した第２図示の回路配置について既述したような
問題点を解消しているのである。

上記したオア回路１８の出力は、端子１９を介して外部
装置に対してステータス信号として送出されるが、外部
装置においては前記のステータス信号によって例えばオ
ーバーフローの表示を行ない、それに基づいて外部装置
側において、ディスプレイ装置における書込みアドレス
レジスタＷＡＲに対する計数入力の態様を変更するなど
して、ディスプレイ装置の陰極線管の表示面上に、表示
を意図した本来の図形が正常に現われるようにするため
の手段を採ることなどを可能とする。

以上の説明から明らかなように、本発明のディスプレイ
装置においては、ディスプレイ装置中にアップダウンカ
ウンタで構成された水平、垂直方向のアドレスカウンタ
を設けるという極めて簡単な構成により、既述した従来
装置で問題となっていたような問題点を解消させること
ができ、また、水平、垂直方向のアドレスカウンタのそ
れぞれにオーバーフロー回路を設けることにより、不具
合いな再生画像がディスプレイ装置の陰極線管の表示面
上に現われることがないようにすると共に、オーバーフ
ロー回路の出力をステータス信号として外部装置に与え
て、外部装置において適当な処置をとったりすることを
可能にしたものであり、本発明によれば簡単な構成で、
かつ、外部装置との接続構成も簡単で、しかも、ソフト
ウェアの負担の軽いディスプレイ装置を安価に提供する
ことができる。

【図面の簡単な説明】

第１図は従来のディスプレイ装置の１例のもののブロッ
ク図、第２図は既提案装置のブロック図、第３図は本発
明のディスプレイ装置の各界なる実施態様のもののブロ
ック図、第４図は書込みアドレスレジスタにおけるアド
レスカウンタの内容を説明するための表示面上の再生画
像の１例図である。１・・・・・・記憶装置、２・・・・・・アドレス信号
切換回路、３・・・・・・メモリ入力制御回路、４・・
・・・・書込み制御回路、５〜９．１２、１５、１
９．＋Ｘ、−Ｘ。＋ｙ、−ｙ・・・・・・端子、１０・・・・・・導線群
、１１・・・・・・紐線、１４・・・・・・水平方向の
アドレスカウンタ、１５・・・・・・垂直方向のアドレ
スカウンタ、１６，１７・・・・・・オーバーフロー回
路、１８・・・・・・オア回路、ＷＡＲ・・・・・・書
込みアドレスレジスタ。

Claims

【特許請求の範囲】１記憶装置に書込まれた記憶情報が記憶装置から一定
の周期で読出された後に陰極線管へ与えられるべき映像
信号となされるようなディスプレイ装置であって、記憶
装置の書込みアドレスを指定する書込みアドレス信号と
、記憶装置の読出しアドレスを指定する読出しアドレス
信号とがアドレス信号切換回路を介して記憶装置に与え
られるようにすると共に、陰極線管の表示面上に映出さ
せるべき再生画像が、その水平方向の分解能がＮで、ま
た垂直方向の分解能がＭである時には、水平方向の書込
みアドレスレジスタをＮ進のアップダウンカウンタによ
って構成し、また垂直方向の書込みアドレスレジスタを
Ｍ進のアップダウンカウンタによって構成してなるディ
スプレイ装置において、Ｎ進のアップダウンカウンタで
構成された水平方向のアドレスレジスタ及びＭ進のアッ
プダウンカウンタで構成された垂直方向のアドレスレジ
スタの計数値がアップ方向で最大値からＯに変化すると
きに発生するキャリー信号、または前記の計数値がダウ
ン方向でＯから最大値に変化するときに発生するボロー
信号によって動作するオーバーフロー回路を前記した各
アドレスレジスタのそれぞれに設け、前記の各アップダ
ウンカウンタのキャリー信号あるいはボロー信号によっ
てオーバーフロー回路が動作した時に、オーバーフロー
回路の出力により記憶装置への情報の書込みが禁止され
るようにしたディスプレイ装置。２記憶装置に書込まれた記憶情報が記憶装置から一定
の周期で読出された後に陰極線管へ与えられるべき映像
信号となされるようなディスプレイ装置であって、記憶
装置の書込みアドレスを指定する書込みアドレス信号と
、記憶装置の読出しアドレスを指定する読出しアドレス
信号とがアドレス信号切換回路を介して記憶装置に与え
られるようにすると共に、陰極線管の表示面上に映出さ
せるべき再生画像が、その水平方向の分解能がＮで、ま
た垂直方向の分解能がＭである時には、水平方向の書込
みアドレスレジスタをＮ進のアップダウンカウンタによ
って構威し、また垂直方向の書込みアドレスレジスタを
Ｍ進のアップダウンカウンタによって構成してなるディ
スプレイ装置において、Ｎ進のアップダウンカウンタで
構成された水平方向のアドレスレジスタ及びＭ進のアッ
プダウンカウンタで構成された垂直方向のアドレスレジ
スタの計数値がアップ方向で最大値からＯに変化すると
きに発生するキャリー信号、または前記の計数値がダウ
ン方向でＯから最大値に変化するときに発生するボロー
信号によって動作するオーバーフロー回路を前記した各
アドレスレジスタのそれぞれに設け、前記の各アップダ
ウンカウンタのキャリー信号あるいはボロー信号によっ
てオーバーフロー回路か動作した時に、オーバーフロー
回路の出力が外部装置へのステータス信号として与えら
れるようにしたディスプレイ装置。