JPS5851289B2 - デ−タ転送装置 - Google Patents

Description

【発明の詳細な説明】 本発明はデータ転送装置、詳しくはコンピュータから出
力されたデータを、直列的に接続された複数のデータバ
スを介して被制御機器側へ転送するようにしたデータ転
送装置に関するもので、その目的はデータ転送ミスが生
じた場合にはこれを自動的に検出して異常を報知すると
ともに、どのデータバスにおいてデータの転送ミスが生
じたかをコンピュータ側において容易にかつ迅速に検出
できるようにすることにある。

一般にコンピュータによって被制御機器の制御を行う場
合には、コンピュータによって演算されたデータをコン
ピュータ側に設けられたインタフェースと被制御機器側
に設けられたインタフェースとを介して被制御機器に与
えるようになっている。

したがって、コンピュータとインタフェース、インタフ
ェースとインタフェース、インタフェースと被制御機器
との間には当然接続ケーブルが必要となり、この接続ケ
ーブルに誘起される雑音信号がデータとして被制御機器
に与えられてしまうことがある。

このような誤ったデータが被制御機器に与えられたまま
で制御を続行すると被制御機器が誤動作を起こしてしま
うため、誤ったデータが転送された場合には異常として
検出する必要がある。

このため、従来では被制御機器の動作を検出してコンピ
ュータにフィードバックするとともに、コンピュータ側
ではデータを送出した後でフィードバックされた信号を
入力データとして読込み、読込まれた信号と送出したデ
ータを比較して異常であるかを判定していた。

このような動作を行わせるには通常の出力命令のプログ
ラムの後に入力命令、判定命令のプログラムを組込めば
よいが、かかる動作をデータが送出される度に行わせる
とプログラムが長くなるばかりでなくコンピュータによ
る制御速度が遅くなってしまう欠点を有していた。

また、かかる従来のものでは、データの転送ミスが生じ
た場合にどの部分において転送ミスが生じたを知ること
はできず、異常箇所の発見に時間がかかる問題があった
。

本発明はかかる欠点をなくすためになされたもので、直
列的に接続される複数のデータバスのそれぞれ毎に、各
データバス上に出力されたデータと受信手段によって受
信されたデータとを比較することによってデータの転送
ミスを検出する比較手段を設けるとともに、この複数の
比較手段を異なる出力命令の実行に応じてコンピュータ
から出力される複数の出力信号のそれぞれに応答して順
番に作動させるようにし、どの出力命令実行時にデータ
の転送ミスが検出されたかによって転送ミスが発生した
データバスを特定できるようにしたことを特徴とするも
のである。

まず、単一のデータバスにおけるデータ転送ミスを検出
する回路について説明する。

第１図において１はコンピュータ、２はコンピュータ１
側に設けられたインタフェース、３は被制御機器４側に
設けられたインタフェースで、コンピュータ１より出力
される間欠的なデータはデータバスＤＢ１を介してイン
タフェース２に与えられる。

このインタフェース２はコンピュータ１より送出される
間欠的なデータを記憶して連続的なデータとして出力す
るもので、この連続的なデータはデータバスＤＢ２を介
して被制御機器側のインタフェース３に与えられる。

この被制御機器側のインタフェース３は例えばバッファ
アンプ３０とＡＤ変換器３１とで構成されており、デー
タバスＤＢ２を介して与えられたデータをアナログ信号
に変換して被制御機器４に与える。

これにより被制御機器４はコンピュータ１より送出され
たデータに基づいて制御される。

前記コンピュータ１は主にプログラムカウンタ１０、メ
モリ１１．インストラクションデコーダ１２、演算器１
３、出力レジスタ１４から構成されており、プログラム
カウンタ１０によってメモリ１１の１つのアドレスが指
定されると、指定されたアドレスに記憶されているプロ
グラムが読出される。

そして、この読出されたプログラムはインストラクショ
ンデコーダ１２によって解読され、読出されたプログラ
ムが出力命令であれば出力信号ＤＯＡが出力される。

この出力信号ＤＯＡは演算器１３とアンドゲートＡＧ１
に与えられるようになっており、演算器１３に出力信号
ＤＯＡが与えられると、演算器１３からは演算結果に基
づく制御データが出力され出力レジスタ１４に与えられ
る。

また前記アンドゲートＡＧ１には図示しないタイミング
信号発生回路より信号ＩＲＱが第２図すに示すように実
行サイクルのＣＬ６〜ＣＬＩ Ｏの間に与えられるよう
になっており、このアントゲ−１−ＡＧ、に信号ＩＲＱ
が与えられると、インストラクションデコーダ１２より
送出された出力信号ＤＯＡがインタフェース２に与えら
れる。

出力レジスタ１４は図示しないタイミング信号発生回路
よりロード信号ＬＯ，ＡＤが第２図ａに示すように実行
サイクルＣＬ６のタイミングで与えられると、演算器１
３より出力されたデータを読込んで一時記憶し、この記
憶されたデータを出力するもので、この出力レジスタ１
４より出力されたテ゛−タは後述するゲートＧ、を介し
てデータバスＤＢ。

に出力されインタフェース２に与えられる。

このインタフェース２は主にバッファアンプ２０．２２
と受信レジスタ２１とから構成されており、コンピュー
タ１から出力されたデータはバッファアンプ２０を介し
て受信レジスタ２１に与えられる。

この受信レジスタ２１はコンピュータより出力信号ＤＯ
Ａが与えられると、コンピュータ１より与えられたデー
タを読込んで記憶するもので、この記憶されたデータは
バッファアンプ２２を介してデータバス上ダクト出力さ
れインタフェース３に与えられる。

さらに前記コンピュータ１とインタフェース２には本発
明の特徴であるデータ転送の異常を検出する回路が設け
られており、この回路はコンピュータ１に設けられたゲ
ートＧ１、インバータＩＮＶ、比較器１６、アンドゲー
トＡＧ２、フリップフロップＦＦとインタフェース２に
設けられたタイマ２３、ワンショット回路２４、ゲート
Ｇ２とによって構成されている。

タイマ２３はコンピュータ１より出力される出力信号Ｄ
ＯＡによって付勢されるタイマで、このタイマ２３がタ
イムアツプすると、ワンショット回路２４より一定時間
幅ｔｗのエコーバック信号ＥＢが出力される。

そして、このエコーバック信号ＥＢはゲートＧ２とアン
ドゲートＡＧ２とに与えられ、インバータＩＮＶを介し
てゲートＧ１に与えられるようになっている。

したがって、コンピュータ１より出力信号ＤＯＡが送出
されるまではゲートＧ、が開かれており、コンピュータ
１より出力信号ＤＯＡが送出されて一定時間後にエコー
バック信号ＥＢが送出されると、ゲートＧ１は閉じられ
ゲートＧ２が開かれる。

これにより、受信レジスタ２１より出力されているデー
タはゲートＧ２を介してデータバスＤＢ、にフィードバ
ックされる。

比較器１６は出力レジスタ１４から出力されるデータと
テ゛−タバスＤＢ１に出力されているデータを比較する
もので、両者が一致していない場合には不一致信号ＤＩ
Ｆが出力されアンドゲートＡＧ２の一方の入力端子に与
えられる。

また、このアンドゲートＡＧ２の他方の入力端子には前
記したようにエコーバック信号ＥＢが与えられるように
なっているため、このアンドゲートＡＧ２はエコーバッ
ク信号ＥＢが出力されている間、すなわち受信レジスタ
２１によって受信されたデータがデ゛−タバスＤＢ１に
出力されている間のみ開かれ、比較器１６から出力され
た不一致信号ＤＩＦがフリップフロップＦＦのセット端
子Ｓに与えられる。

このフリップフロップＦＦはセット端子Ｓに不一致信号
ＤＩＦが与えられるとセットしてこれを記憶するもので
、セットした場合には出力端子Ｑより異常信号ＥＲＲＯ
Ｒが送出され図示しない異常報知器によって異常が報知
される。

また、このフリップフロップＦＦの出力端子Ｑは、プロ
グラムカウンタ１０の歩進信号を制御するアントゲ−Ｉ
−ＡＧ３に与えられるようになっており、異常が生じた
場合にはこのアンドゲートＡＧ３を閉じてプログラムカ
ウンタ１０の歩進を停止させる。

これにより、コンピュータ１による被制御機器４の制御
は停止され被制御機器４の誤動作を防止する。

次に以上の横取によるデータ転送装置の動作を説明する
。

今、図示しない起動スイッチによりコンピュータ１の運
転が開始されたとすると、プログラムカウンタ１０によ
って指定されたアドレスのプログラムが、第２図に示す
読出しサイクルＣＬ２のタイミングでメモリ１１から読
出される。

そして、この読出されたプログラムはインストラクショ
ンデコーダ１２によってＣＬ４のタイミングで解読され
、解読されたプログラムが出力命令である場合には出力
信号ＤＯＡが送出され、演算器１３から出力レジスタ１
４に制御データが与えられる。

このようにして読出しサイクルを終了し実行サイクルに
入ると、ＣＬ５のタイミングで出力レジスタ１４にロー
ド信号ＬＯＡＤが与えられる。

これにより出力レジスタ１４は演算器１３より出力され
ているデータを読込んで一時記憶し、記憶されたデータ
を出力する。

この時、信号ＩＲＱはまだ送出されていないため、出力
信号ＤＯＡはインタフェース２に与えられず、エコーバ
ック信号ＥＢも送出されない。

したがって、ゲ゛−トＧ、は開かれたままとなっており
、出力レジスタ１４から出力されたデ゛−夕はゲ゛−１
−Ｇ、、デ゛−タバスＤＢ、、バッファアンプ２０を介
して受信レジスタ２１に与えられる。

そして、ＣＬ６のタイミングで信号ＩＲＱがアントゲ゛
−）ＡＧ、に与えられると、出力信号ＤＯＡが受信レジ
スタ２１に与えられるため、出力レジスタ１４から出力
されたデータが受信レジスタ２１にて読込まれる。

そして、この読込まれたデータがバッファアンプ２２、
データバスＤＢ２を介してインタフェース３に与えられ
、被制御機器４にデータに応じた信号が与えられる。

コンピュータ１より出力信号ＤＯＡが出力されると、こ
の出力信号ＤＯＡはタイマ２３にも与えられるため、タ
イマ２３は付勢される。

そして、このタイマ２３が設定時間ｔｓだけ経過した後
でタイムアツプすると、ワンショット回路２３より第２
図ｄに示すような時間幅ｔｗのエコーバック信号ＦＢが
送出される。

なお、タイマ２３の設定時間ｔｓは受信レジスタ２１が
データの読込みを終了する時間より長く設定すればよく
、エコーバック信号ＢＢの時間幅ｔｗは比較器１６によ
ってデータの一致が判別されるのに必要な時間より長け
ればよい。

エコーバック信号ＥＢが送出されると前記したようにゲ
ートＧ１が閉じられ、ゲートＧ２とアンドゲートＡＧ２
が開かれる。

これにより、受信レジスタ２１より送出されるデータが
ゲートＧ２、データバスＤＢ１を介して比較器１６に与
えられる。

この時、転送されたデータに異常がなければ比較器１６
から不一致信号ＤＩＦは出力されることはなく、プログ
ラムカウンタ１０は歩進じて次のプログラムが実行され
る。

しかし、データバスＤＢ１に雑音電圧が誘起したり、バ
ッファアンプ２０、受信レジスタ２１等が故障して、出
力レジスタ１４より送出したデータと受信レジスタ２１
より送出されているデータが異っている場合には、これ
が比較器１６にて判別され、比較器１６から第２図ｅに
示すような不一致信号ＤＩＦが出力される。

そして、この不一致信号ＤＩＦがアンドゲートＡＧ２を
介してフリップフロップＦＦに与えられフリップフロッ
プＦＦをセットする。

これによりプログラムカウンタ１０の歩進は停止され被
制御機器４の制御は停止される。

また、図示しない異常報知回路によって異常が報知され
る。

以上本発明の実施例を図面に基づいて説明する。

第３図において、コンピュータ１は第１図に示すものと
ほぼ同様の構成となっているが、インタフェース２には
、受信レジスタ２１とデータバスＤＢ２との間に設けら
れたゲ゛−トＧ３と、インタフェース３より与えられる
エコーバック信号ＥＢを反転してゲートＧ３に与えるイ
ンバータ■Ｎ■２と、受信レジスタ２１から出力された
データとデータバスＤＢ２に出力されているデータを比
較する比較器２５と、この比較器２５をエコーバック信
号送出時のみ有効にするアンドゲートＡＧ４が設けられ
ている。

また、インタフェース３には、コンピュータ１より出力
信号ＤＯＢが与えられるとインタフェース２より出力さ
れたデータを読込んで記憶し、この記憶されたデータを
出力する受信レジスタ３２と、出力信号ＤＯＢによって
付勢されるタイマ３３と、このタイマ３３のタイムアツ
プによって有効にされ、一定時間幅のエコーバック信号
ＥＢを送出するワンショット回路３４と、このエコーバ
ック信号ＥＢによって開かれ受信レジスタ３２より出力
されているデータをデ′−タバスＤＢ２ヘフィードバッ
クするゲートＧ４とが付加されている。

さらに、ワンショット回路３４から送出されたエコーバ
ック信号ＥＢはインタフェース２のインバータＩＮＶ２
とアンドゲートＡＧ４にも与えられるようになっている
。

したがってインタフェース２からインタフェース３にデ
ータが与えられている状態でコンピュータ１より出力信
号ＤＯＢが送出されると、与えられたデータが受信レジ
スタ３２に読込まれるとともにタイマ３３が付勢される
。

このタイマ３３が付勢されると一定時間が経過した後で
エコーバック信号ＥＢが送出されるため、ゲートＧ３が
閉じられるとともにゲートＧ４が開かれ、受信レジスタ
３２によって読込まれたデータがゲートＧ４を介してデ
ータバスＤＢ２にフィードバックされる。

これにより、インタフェース２の受信レジスタ２１から
送出されたデータとインタフェース３の受信レジスタ３
２によって読込まれたデータとが比較器２５によって比
較される。

そして、インタフェース２とインタフェース３との間で
データ転送の異常が生じ、送出したデータと受信された
データが異なる場合にはこれが比較器２５によって判別
され、不一致信号ＤＩＦがアンドゲートＡＧ４を介して
コンピュータ１に送出される。

このコンピュータ１に送出された不一致信号ＤＩＦはオ
アゲートＯＲを介してフリップフロップＦＦのセット端
子Ｓに与えられるようになっているため、このフリップ
フロップＦＦはセットされ、プログラムカウンタ１０の
歩進が停止されるとともに異常が報知される。

以上のように本実施例では、コンピュータ１より出力信
号ＤＯＡが出力されると、コンピュータ１からインタフ
ェース２ヘデータが転送されるとともに、この間に生じ
たデータ転送の異常検出が行われ、出力信号ＤＯＢが出
力されると、インタフェース２からインタフェース３ヘ
データが転送されるとともに、この間に生じたデータ転
送の異常が検出されるのである。

したがって、出力命令ＤＯＡの次に出力命令ＤＯＢをプ
ログラムしておけば、コンピュータ１カラインタフエー
ス２へのデータ転送と異常のチェック、インタフェース
２からインタフェース３へのデータ転送と異常のチェッ
クが自動的に行われる。

そして、もしデータ転送の異常が生じた場合でもプログ
ラムカウンタ１０の内容から出力命令ＤＯＡが実行され
た後で停止したのか、出力命令ＤＯＢが実行された後で
停止したのかを調べれば、データ転送の異常がコンピュ
ータ１とインタフェース２との間で生じたのか、インタ
フェース２と３の間で生じたのかが直ちに判断でき、異
常個所の検出時間を大幅に短縮できる。

なお、コンピュータ１に多数のインタフェースが接続さ
れていて、どのインタフェースが異常であるかを自動的
検出したい場合には、コンピュータ１内に各インタフェ
ースに対応したレジスタを設けるとともに各インタフェ
ースより送出される不一致信号ＤＩＦを記憶するように
し、プログラムカウンタ１０を停止させないで、異常検
出プログラムで前記レジスタの内容をサーチするように
すればよい。

以上述べたように本発明においては、直列的に接続され
る複数のデータバスのそれぞれ毎に、各データバス上に
出力されたデータと受信手段によって受信されたデータ
とを比較することによってデータの転送ミスを検出する
比較手段を設けるとともに、この複数の比較手段を異な
る出力命令の実行に応じてコンピュータから出力される
複数の出力信号のそれぞれに応答して順番に作動させる
ようにしたので、どの出力命令を実行した時点で転送ミ
スが検出されたかにより、転送ミスの発生したデータバ
スを容易に特定でき、異常箇所を短時間に発見できる利
点がある。

【図面の簡単な説明】

第１図は単一のデータバスにおける転送ミスを検出する
ようにしたデータ転送装置を示すブロック図、第２図は
第１図における各信号のタイミングを示す図、第３図は
本発明の実施例を示すブロック図である。 １・・・・・・コンピュータ、２，３・・・・・・イン
タフェース、１４・・・・・・出力レジスタ、１６，２
５・・・・・・比較器、２Ｌ３２・・・・・・受信レジ
スタ、２３ 、３３・・・・・・タイマ、２４，３４・
・・・・・ワンショット回路、ＡＧｌ、ＡＧ２．ＡＧ３
．ＡＧ４・・・・・・アンドゲート、ＦＦ・・・・・・
フリップフロップ、Ｇ１．Ｇ２．Ｇ３．Ｇ４・・・・・
・ゲート、■Ｎ■、■Ｎ■２・・・・・・インバータ。

Claims (1)

【特許請求の範囲】
1. １ コンピュータから出力されるデータを直列的に接続
   された複数のデータバスを経由して被制御機器に転送す
   るようにしたデータ転送装置において、前記複数のデー
   タバスのそれぞれに対応して、各データバスの始端に接
   続され転送すべきデータをデータバスに出力するデータ
   出力手段と、各データバスの後端に接続されデータバス
   に送出されたデータを受信するデータ受信手段と、この
   データ受信手段によって受信されたデータと前記のデー
   タ出力手段より出力されたデータとを比較し一致しない
   場合には信号を送出する比較手段とを設けるとともに、
   異なる出力命令の実行によって前記コンピュータから異
   なるタイミングで出力される複数の出力信号のそれぞれ
   に応答して前記複数のデータバスのそれぞれに対応して
   設けられた複数の比較手段を順番に有効にする制御手段
   と、前記複数の比較手段のいずれかより信号が出力され
   た場合はこれを記憶して前記コンピュータに異常信号を
   送出する記憶手段とより構成されることを特徴とするデ
   ータ転送装置。